JP6086055B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6086055B2
JP6086055B2 JP2013244325A JP2013244325A JP6086055B2 JP 6086055 B2 JP6086055 B2 JP 6086055B2 JP 2013244325 A JP2013244325 A JP 2013244325A JP 2013244325 A JP2013244325 A JP 2013244325A JP 6086055 B2 JP6086055 B2 JP 6086055B2
Authority
JP
Japan
Prior art keywords
solder
terminal
groove
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013244325A
Other languages
English (en)
Other versions
JP2015103713A (ja
Inventor
卓矢 門口
卓矢 門口
崇功 川島
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013244325A priority Critical patent/JP6086055B2/ja
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to DE112014005420.8T priority patent/DE112014005420B4/de
Priority to CN201480064023.7A priority patent/CN105917463B/zh
Priority to KR1020167013533A priority patent/KR101812908B1/ko
Priority to PCT/IB2014/002403 priority patent/WO2015079294A2/en
Priority to US15/036,089 priority patent/US9953905B2/en
Priority to TW103139563A priority patent/TWI543306B/zh
Publication of JP2015103713A publication Critical patent/JP2015103713A/ja
Application granted granted Critical
Publication of JP6086055B2 publication Critical patent/JP6086055B2/ja
Priority to US15/590,572 priority patent/US9824961B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
基板上に半導体素子及び端子が実装された半導体装置として、例えば、車両に搭載され、電力制御等の機能を有する半導体装置が知られている。この半導体装置では、基板と半導体素子とは第1のはんだ層を介して固定され、基板と端子とは第2のはんだ層を介して固定されている。
特開2013−34029号公報
しかしながら、上記の半導体装置では、半導体素子と端子とが近くに配置されているため、基板と端子とを接合する第2のはんだ層がはんだ付けの際に半導体素子側に流出し、半導体素子と導通して半導体装置の正常な動作を妨げる場合があった。
本発明は上記の点に鑑みてなされたものであり、はんだ層を構成するはんだが他の部材側に流出することを防止可能な半導体装置を提供することを課題とする。
本半導体装置は、基板と、前記基板の一方の側に第1のはんだ層を介して固定された半導体素子と、前記基板の一方の側に第2のはんだ層を介して固定された端子と、前記基板の一方の側において、前記半導体素子の前記端子側に設けられたはんだ流出防止部と、を有し、前記はんだ流出防止部は、前記基板の一方の側に設けられた溝であり、前記端子の前記半導体素子側の端部は、屈曲して前記溝に挿入され、前記はんだ流出防止部と前記半導体素子との距離が、前記第1のはんだ層の厚さよりも長いことを要件とする。
開示の技術によれば、はんだ層を構成するはんだが他の部材側に流出することを防止可能な半導体装置を提供できる。
第1の実施の形態に係る半導体装置を例示する断面図である。 第1の実施の形態に係る半導体装置を例示する平面図である。 はんだの量と溝の体積について説明する図である。 溝の形状の他の例を示す平面図である。 第2の実施の形態に係る半導体装置を例示する断面図である。 第3の実施の形態に係る半導体装置を例示する断面図である。 第3の実施の形態に係る半導体装置を例示する平面図である。 第4の実施の形態に係る半導体装置を例示する断面図である。 第4の実施の形態に係る半導体装置を例示する平面図である。 第5の実施の形態に係る半導体装置を例示する断面図である。 第5の実施の形態に係る半導体装置を例示する平面図である。 第6の実施の形態に係る半導体装置を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
図1は、第1の実施の形態に係る半導体装置を例示する断面図である。図2は、第1の実施の形態に係る半導体装置を例示する平面図である。但し、図2では、図1に図示されている部材の一部のみを示している。又、図1は、図2のA−A線に沿う断面を示している。
図1及び図2を参照するに、半導体装置1は、大略すると、基板10と、半導体素子20と、封止樹脂30と、端子41及び42とを有する。基板10は、絶縁層11と、第1配線層12と、第2配線層13とを有する。
なお、本実施の形態では、便宜上、端子41側を上側又は一方の側、第2配線層13側を下側又は他方の側とする。又、各部位の端子41側の面を上面又は一方の面、第2配線層13側の面を下面又は他方の面とする。但し、半導体装置1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層11の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層11の一方の面の法線方向から視た形状を指すものとする。
絶縁層11は、例えば、セラミックス等の絶縁材料から形成されている。絶縁層11をセラミックスから形成する場合、材料としては、例えば、窒化珪素(Si)、酸化アルミニウム(Al)、窒化アルミニウム(AlN)等を用いることができる。但し、絶縁層11の材料はセラミックスには限定されず、絶縁性樹脂やガラス等を用いてもよい。絶縁層11の平面形状は、例えば、一辺が30〜50mm程度の正方形や長方形等とすることができる。絶縁層11の厚さは、例えば、0.2〜1.5mm程度とすることができる。
第1配線層12は、絶縁層11の一方の面に、例えば、ろう付け等により接合されている。第1配線層12は、絶縁層11の一方の面の全面に設けられてもよいし、例えば、絶縁層11の一方の面の外縁部を露出するように設けられてもよい。第1配線層12の材料としては、例えば、銅(Cu)やアルミニウム(Al)等を用いることができる。第1配線層12の厚さは、例えば、0.2〜1mm程度とすることができる。
なお、第1配線層12がアルミニウム(Al)等のはんだの濡れ性が悪い材料からなる場合には、第1配線層12の表面に、はんだの濡れ性がよいニッケル(Ni)や金(Au)等の表面処理膜(めっき膜等)を形成すると好適である。
第1配線層12には、絶縁層11の一方の面を露出する溝12x(貫通溝)が設けられている。溝12xは、半導体素子20の端子42側に設けられている。溝12xは、本発明に係るはんだ流出防止部の代表的な一例である。溝12xの平面形状は、例えば、半導体素子20とは反対側に開口するコの字型とすることができる。
溝12xと半導体素子20との距離dは、はんだ層51の厚さtよりも長く設定されている。例えば、はんだ層51の厚さtが0.1mmであれば、半導体素子20と端子42を導通させない為には、溝12xと半導体素子20との距離dとしては、少なくとも0.15mm程度みておく必要がある。但し、距離dは厚さtよりも長ければ、いくら長くしてもよい。
溝12xと半導体素子20との距離dを、はんだ層51の厚さtよりも長く設定する理由は、以下の通りである。すなわち、はんだのフィレットは通常、45°〜90°程度の傾斜角となるので、はんだ層51のフィレットの先端は、最大でも半導体素子20の端面からはんだ層51の厚さtと同程度までしか伸びない。
そこで、溝12xと半導体素子20との距離dを、はんだ層51の厚さtよりも長く設定すれば、はんだ層51のフィレットが溝12xに到達して溝12x内のはんだ層53と導通することを防止できる。
なお、以上の理由から理解できるように、半導体素子20の下面側の電極(はんだ層51の上面と接する部分)が半導体素子20の外縁よりも小さい場合には、距離dの起点は半導体素子20の下面側の電極の溝12xに最も近い部分とすることが適切である。本願では、このような場合も含めて、溝12xと半導体素子20との距離dと表現する。
一方、はんだ層53を構成するはんだが、はんだ層51に到達しないことも要求されるが、これに関しては、はんだ(硬化してはんだ層53となるもの)の量と溝12xの体積との関係が重要である。これについては、後述する。
第2配線層13は、絶縁層11の他方の面に、例えば、ろう付け等により接合されている。第2配線層13は、絶縁層11の他方の面の全面に設けられてもよいし、例えば、絶縁層11の他方の面の外縁部を露出するように設けられてもよい。第2配線層13の材料としては、例えば、銅(Cu)やアルミニウム(Al)等を用いることができる。第2配線層13の厚さは、例えば、0.2〜1mm程度とすることができる。
なお、第2配線層13がアルミニウム(Al)等のはんだの濡れ性が悪い材料からなる場合には、第2配線層13の表面に、はんだの濡れ性がよいニッケル(Ni)や金(Au)等の表面処理膜(めっき膜等)を形成すると好適である。
半導体素子20は、基板10の第1配線層12上の所定の素子実装領域に実装されている。半導体素子20の下面側の電極は、はんだ層51を介して、第1配線層12と電気的に接続されている。半導体素子20は、例えば、インバータ回路を構成するIGBT(絶縁ゲート・バイポーラ・トランジスタ)等の動作時に発熱する電力用のスイッチング素子である。半導体素子20の発する熱は、基板10を介して放熱される。第2配線層13側に放熱部品を設け、更に放熱性を向上してもよい。このように、半導体装置1では、半導体素子20の発する熱を片面側(下面側)から放熱するので、半導体装置1を片面冷却モジュールということができる。
封止樹脂30は、基板10、半導体素子20、端子41及び42を被覆するように設けられている。封止樹脂30は、例えば、フィラーを含有するエポキシ系樹脂等の絶縁性材料を用いて、トランスファーモールド等により形成できる。封止樹脂30を設けることにより、半導体素子20等を湿気や汚染物質等から保護できる。なお、第2配線層13の下面、端子41及び42の一部は、封止樹脂30から露出している。
端子41は、半導体素子20と電気的に接続されている。端子41の一端側は、はんだ層52を介して、半導体素子20の上面側の電極と接合されている。端子41の他端側は、封止樹脂30から外部に露出している。端子41は、例えば、銅(Cu)等からなるリードフレーム基材を加工して形成されたものである。
端子42は、第1配線層12と電気的に接続されている。端子42の一端側の先端部には接続部42aが設けられており、一端側の先端部から他端部にかけては曲げ部42bが設けられている。接続部42aから曲げ部42bまでが第1配線層12への接続面となっており、接続面ははんだ層53を介して、第1配線層12と接合されている。端子42の一端側は、溝12xの上部に固定されている。
端子42の接続部42aは、平面視において溝12xと重複する位置に固定されていることが好ましい。端子42の接続部42aが、平面視において溝12xと重複せず、溝12xよりも基板10の外縁側に位置していると、余剰のはんだと溝12xの距離が長くなり、余剰のはんだが溝12xに入り難くなるからである。一方、端子42の接続部42aが、平面視において溝12xと重複せず、溝12xよりも半導体素子20側に位置していると、余剰のはんだが溝12xから半導体素子20側に流出するおそれがあるからである。
端子42の他端側は、封止樹脂30から外部に露出している。端子42は、例えば、銅(Cu)等からなるリードフレーム基材を加工して形成されたものである。はんだ層53は、溝12xに入り込み、半導体素子20から遠ざかる方向に第1配線層12上に延在し、更に端子42の曲げ部42bの下面を被覆(バックフィレット)するように形成されている。
このように、溝12xが設けられているため、端子42を第1配線層12にはんだ付けする際に、溶融状態のはんだ(硬化してはんだ層53となるもの)の量が多くても、余剰のはんだは溝12x内に入り込む。又、余剰のはんだの一部は、端子42の曲げ部42bの下面でバックフィレットとなる。これにより、余剰のはんだが半導体素子20側の第1配線層12上に流れ出さないため、はんだ層53がはんだ層51や半導体素子20と繋がることを防止できる。又、端子42の曲げ部42bの下面に形成されたバックフィレットにより、端子42と第1配線層12との接続信頼性を向上できる。
溝12xを形成するには、予め溝12xとなる貫通孔を形成した第1配線層12を絶縁層11にろう付けすればよい。或いは、貫通孔を形成していない第1配線層12を絶縁層11にろう付けした後、第1配線層12上に溝12xとなる部分を開口するレジストを形成し、レジスト内に露出する第1配線層12をエッチングで除去して溝12xを形成してもよい。
ここで、はんだ(硬化してはんだ層53となるもの)の量と溝12xの体積について説明する。端子42を第1配線層12にはんだ付けする場合、ばらつき要因としては、主に以下のものが考えられる。第1の要因としては、端子42側と第1配線層12側の接合面積のばらつきである。第2の要因としては、端子42と第1配線層12との接合厚(端子42と第1配線層12の対向する平面間のはんだ層53の厚さ)のばらつきである。第3の要因としては、はんだ(硬化してはんだ層53となるもの)の量のばらつきである。
まず、第1の要因の接合面積が最小、第2の要因の接合厚が最小、第3の要因のはんだの量が最大である場合を考える。この場合、「はんだの余剰分≦溝12xの体積の最小値」となるように溝12xの体積を決定すればよい(図3(a)の状態)。なお、溝12xの体積の最大値は寸法の制約等により決定されるが、最大値に制限はない。
次に、第1の要因の接合面積が最大、第2の要因の接合厚が最大、第3の要因のはんだの量が最小である場合を考える。この場合、はんだの余剰分が発生しないようにはんだの量の最小値を決定すればよい(図3(b)の状態)。
以上のように、第1から第3の要因を考慮して、設計値(接合面積、接合厚)を満足するように、はんだ(硬化してはんだ層53となるもの)の量と溝12xの体積を調整することにより、余剰のはんだが溝12xから半導体素子20側に流出することを防止できる。
なお、はんだ(硬化してはんだ層53となるもの)の量と溝12xの体積の調整がなされていれば、必ずしも溝12xの平面形状はコの字型としなくてもよい。溝12xの平面形状は、例えば、図4に示すように直線状(I字型)であってもよい。或いは、溝12xの平面形状は、例えば、半導体素子20とは反対側に開口するC字型等であってもよい(図示せず)。
〈第2の実施の形態〉
図5は、第2の実施の形態に係る半導体装置を例示する断面図である。図5を参照するに、半導体装置1Aは、端子42が端子43に置換された点が半導体装置1(図1等参照)と相違する。なお、図5において、既に説明した実施の形態と同一構成部についての説明は省略する。
端子43は、第1配線層12と電気的に接続されている。端子43の一端側の先端部には接続部43aが設けられており、一端側の先端部から他端部にかけては曲げ部43bが設けられている。接続部43a(後述の屈曲部43cも含む)から曲げ部43bまでが第1配線層12への接続面となっており、接続面は、はんだ層53を介して、第1配線層12と接合されている。端子43の一端側は、溝12xの上部に固定されている。
端子43の接続部43aは、先端部に、第1配線層12に略平行な方向から第1配線層12に略垂直な方向に屈曲した屈曲部43cを備えている。そして、屈曲部43cは溝12xに挿入され、屈曲部43cの先端面は溝12x内に露出する絶縁層11の一方の面と接している。このようにすることで、端子43の接続部43aの先端部(屈曲部43c)は、平面視において溝12xと重複する位置に固定される。
端子43の他端側は、封止樹脂30から外部に露出している。端子43は、例えば、銅(Cu)等からなるリードフレーム基材を加工して形成されたものである。はんだ層53は、溝12xに入り込み、半導体素子20から遠ざかる方向に第1配線層12上に延在し、更に端子43の曲げ部43bの下面を被覆(バックフィレット)するように形成されている。
なお、溝12xの平面形状は、図2に示すものでも図4に示すものでもよく、或いは、それ以外のものでもよい。
第2の実施の形態では、第1の実施の形態の効果に加えて更に以下の効果を奏する。すなわち、端子43の接続部43aの先端部に屈曲部43cを設けたことにより、特別な冶具を用いることなく、基板10に対して端子43を容易に位置決めできる。
又、屈曲部43cの先端面が溝12x内に露出する絶縁層11の一方の面と接しているため、屈曲部43cの長さLにより、はんだ層53の厚さが決定される。そのため、はんだ層53の厚さの精度を向上できる。
〈第3の実施の形態〉
図6は、第3の実施の形態に係る半導体装置を例示する断面図である。図7は、第3の実施の形態に係る半導体装置を例示する平面図である。但し、図7では、図6に図示されている部材の一部のみを示している。又、図6は、図7のA−A線に沿う断面を示している。
図6及び図7を参照するに、半導体装置1Bは、第1配線層12に溝12xが設けられていない点、及び、第1配線層12上に絶縁材60が配された点が半導体装置1(図1等参照)と相違する。なお、図6及び図7において、既に説明した実施の形態と同一構成部についての説明は省略する。
絶縁材60は、例えば、絶縁性の接着剤等により、第1配線層12の上面に固定されている。絶縁材60は、半導体素子20の端子42側に設けられている。絶縁材60は、本発明に係るはんだ流出防止部の代表的な一例である。絶縁材60の材料としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。或いは、絶縁材60は、金属等の導電材の表面を絶縁膜で被覆したもの等でもよい。絶縁材60の平面形状は、例えば、直線状(I字型)とすることができるが、図2と同様なコの字型やC字型(図示せず)等であってもよい。
絶縁材60と半導体素子20との距離dは、はんだ層51の厚さtよりも長く設定されている。例えば、はんだ層51の厚さtが0.1mmであれば、半導体素子20と端子42を導通させない為には、絶縁材60と半導体素子20との距離dとしては、少なくとも0.15mm程度みておく必要がある。但し、距離dは厚さtよりも長ければ、いくら長くしてもよい。
絶縁材60の高さは、はんだ層53の高さに端子42の厚さを加えた値よりも高くされている。端子42の一端側の先端部は、絶縁材60の側面と接している。このように、第1配線層12の上面から突起する絶縁材60を設けたことにより、端子42をはんだ付けする際に、端子42の一端側の先端部が絶縁材60の側面と接して位置決めされる。そのため、特別な冶具を用いることなく、基板10に対して端子42を容易に位置決めできる。
又、絶縁材60は、第1配線層12の上面から突起しているため、端子42を第1配線層12にはんだ付けする際に、溶融状態のはんだ(硬化してはんだ層53となるもの)の量が多くても、余剰のはんだを堰き止めることができる。又、余剰のはんだの一部は、端子42の曲げ部42bの下面でバックフィレットとなる。これにより、余剰のはんだが半導体素子20側の第1配線層12上に流れ出さないため、はんだ層53がはんだ層51や半導体素子20と繋がることを防止できる。又、端子42の曲げ部42bの下面に形成されたバックフィレットにより、端子42と第1配線層12との接続信頼性を向上できる。
〈第4の実施の形態〉
図8は、第4の実施の形態に係る半導体装置を例示する断面図である。図9は、第4の実施の形態に係る半導体装置を例示する平面図である。但し、図9では、図8に図示されている部材の一部のみを示している。又、図8は、図9のA−A線に沿う断面を示している。
図8及び図9を参照するに、半導体装置1Cは、第1配線層12の上面が表面処理膜70で被覆され、表面処理膜70の一部に第1配線層12の上面を露出する開口部70xが設けられた点が半導体装置1(図1等参照)と相違する。なお、図8及び図9において、既に説明した実施の形態と同一構成部についての説明は省略する。
本実施の形態では、第1配線層12をアルミニウム(Al)等のはんだの濡れ性が悪い材料で形成し、第1配線層12の上面をニッケル(Ni)や金(Au)等のはんだの濡れ性がよい表面処理膜70で被覆している。そして、表面処理膜70の半導体素子20の端子42側に開口部70xを設け、開口部70x内に第1配線層12の上面を露出させている。つまり、開口部70x内に露出する第1配線層12の上面の部分のみがはんだの濡れ性が悪い非はんだ領域12yとなり、その他の領域ははんだの濡れ性がよいはんだ領域となる。非はんだ領域12yは、本発明に係るはんだ流出防止部の代表的な一例である。
非はんだ領域12y(開口部70x)の平面形状は、例えば、矩形状とすることができる。或いは、非はんだ領域12yを更に長くし、表面処理膜70を端子41側の領域と端子42側の領域に二分するようにしてもよい。
非はんだ領域12yの端子42側の辺と半導体素子20との距離dは、はんだ層51の厚さtよりも長く設定されている。例えば、はんだ層51の厚さtが0.1mmであれば、半導体素子20と端子42を導通させない為には、非はんだ領域12yの端子42側の辺と半導体素子20との距離dとしては、少なくとも0.15mm程度みておく必要がある。但し、距離dは厚さtよりも長ければ、いくら長くしてもよい。
第1配線層12の上面に開口部70xを有する表面処理膜70を形成するには、例えば、以下のようにすればよい。まず、絶縁層11の一方の面に第1配線層12(アルミニウム等)が設けられ他方の面に第2配線層13が設けられた基板10を準備する。そして、第1配線層12の上面の開口部70xを形成したい部分に、レジスト膜やマスキングテープ等のマスクを形成する。そして、第1配線層12の上面に、例えば、めっき法により、ニッケル(Ni)や金(Au)等の表面処理膜70を形成し、その後マスクを除去する。これにより、第1配線層12の上面に開口部70xを有する表面処理膜70が形成され、開口部70x内が非はんだ領域12yとなる。
このように、非はんだ領域12yが設けられているため、端子42を第1配線層12にはんだ付けする際に、溶融状態のはんだ(硬化してはんだ層53となるもの)の量が多くても、余剰のはんだは非はんだ領域12yには濡れ広がらず、端子42の曲げ部42bの下面でバックフィレットとなる。これにより、余剰のはんだが半導体素子20側の第1配線層12上に流れ出さないため、はんだ層53がはんだ層51や半導体素子20と繋がることを防止できる。又、端子42の曲げ部42bの下面に形成されたバックフィレットにより、端子42と第1配線層12との接続信頼性を向上できる。
〈第5の実施の形態〉
図10は、第5の実施の形態に係る半導体装置を例示する断面図である。図11は、第5の実施の形態に係る半導体装置を例示する平面図である。但し、図11では、図10に図示されている部材の一部のみを示している。又、図10は、図11のA−A線に沿う断面を示している。
図10及び図11を参照するに、半導体装置1Dは、溝12xが溝12zに置換された点が半導体装置1(図1等参照)と相違する。なお、図10及び図11において、既に説明した実施の形態と同一構成部についての説明は省略する。
第1配線層12には、第1配線層12を貫通しない溝12zが設けられている。溝12zは、半導体素子20の端子42側に設けられている。溝12zは、本発明に係るはんだ流出防止部の代表的な一例である。溝12zの平面形状は、例えば、枠型(額縁型)とすることができる。溝12zと半導体素子20との距離dは、はんだ層51の厚さtよりも長く設定されている。例えば、はんだ層51の厚さtが0.1mmであれば、半導体素子20と端子42を導通させない為には、溝12zと半導体素子20との距離dとしては、少なくとも0.15mm程度みておく必要がある。但し、距離dは厚さtよりも長ければ、いくら長くしてもよい。なお、はんだ(硬化してはんだ層53となるもの)の量と溝12zの体積の調整に関しては、第1の実施で形態で説明した溝12xの場合と同様である。
溝12x(図1等参照)では底部に絶縁層11の一方の面が露出していたため、溝12x内ははんだの濡れ性が悪い状態となっていたが、溝12z内ははんだの濡れ性がよい状態となっている。すなわち、第1配線層12が銅(Cu)等のはんだの濡れ性がよい材料からなる場合には、溝12z内にも銅(Cu)等のはんだの濡れ性がよい材料が露出する。又、第1配線層12がアルミニウム(Al)等のはんだの濡れ性が悪い材料からなる場合には、溝12zを形成後にはんだの濡れ性がよい表面処理膜を形成するので、溝12z内にもはんだの濡れ性がよい表面処理膜が露出する。
第1配線層12に溝12zを形成するには、例えば、以下のようにすればよい。まず、絶縁層11の一方の面に第1配線層12が設けられ他方の面に第2配線層13が設けられた基板10を準備する。そして、溝12zの形状に対応する凸部を有する金型を用いて第1配線層12をプレス加工する(この際、溝12zが第1配線層12を貫通しないように制御する)。これにより、第1配線層12に溝12zが形成される。その後、必要に応じて、溝12z内を含む第1配線層12の上面に、例えば、めっき法により、ニッケル(Ni)や金(Au)等の表面処理膜を形成する。
第5の実施の形態では、第1の実施の形態の効果に加えて更に以下の効果を奏する。すなわち、溝12z内がはんだの濡れ性がよい状態となっているため、端子42を第1配線層12にはんだ付けする際に、毛細管現象により、溶融状態のはんだが積極的に溝12z内に入り込み、余剰のはんだを容易に吸収できる。なお、溝12zの平面形状は枠型(額縁型)でなくてもよく、図2に示すものでも図4に示すものでもよく、或いは、それ以外のものでもよい。要は、溝12z内がはんだの濡れ性がよい状態となっていれば、毛細管現象により、本実施の形態に特有の効果が得られる。
〈第6の実施の形態〉
図12は、第6の実施の形態に係る半導体装置を例示する断面図である。図12を参照するに、半導体装置1Eは、半導体素子20上にはんだ層52を介して金属ブロック80が設けられており、金属ブロック80が、はんだ層54を介して、基板10Aに固定されている点が半導体装置1(図1等参照)と相違する。但し、基板10Aは、便宜上別符号としているが、基板10と同一構成の基板である。なお、図12において、既に説明した実施の形態と同一構成部についての説明は省略する。
半導体素子20の発する熱は、基板10及び10Aを介して放熱される。基板10及び10Aの夫々の第2配線層13側に放熱部品を設け、更に放熱性を向上してもよい。このように、半導体装置1Eでは、半導体素子20の発する熱を両面側(上面側及び下面側)から放熱するので、半導体装置1Eを両面冷却モジュールということができる。
半導体装置1Eにおいて、基板10Aの第1配線層12には、第1配線層12を貫通しない溝12z(第5の実施の形態参照)が設けられている。基板10Aの溝12zが毛細管現象により余剰のはんだを吸収するため、金属ブロック80を基板10Aに固定するはんだ層54は溝12z外には流出していない。
このように、溝12zを端子以外の部分に適用してもよい。溝12x等の他の実施の形態で示したはんだ流出防止部についても同様である。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、各実施の形態は、適宜組み合わせることができる。例えば、第1の実施の形態において、溝12xの半導体素子20側に絶縁材60を配置してもよい。これにより、余剰のはんだが半導体素子20側の第1配線層12上に流出することを、より確実に防止できる。
1、1A、1B、1C、1D、1E 半導体装置
10、10A 基板
11 絶縁層
12 第1配線層
12x、12z 溝
12y 非はんだ領域
13 第2配線層
20 半導体素子
30 封止樹脂
41、42、43 端子
42a、43a 接続部
42b、43b 曲げ部
43c 屈曲部
51、52、53、54 はんだ層
60 絶縁材
70 表面処理膜
70x 開口部
80 金属ブロック

Claims (6)

  1. 基板と、
    前記基板の一方の側に第1のはんだ層を介して固定された半導体素子と、
    前記基板の一方の側に第2のはんだ層を介して固定された端子と、
    前記基板の一方の側において、前記半導体素子の前記端子側に設けられたはんだ流出防止部と、を有し、
    前記はんだ流出防止部は、前記基板の一方の側に設けられた溝であり、
    前記端子の前記半導体素子側の端部は、屈曲して前記溝に挿入され、
    前記はんだ流出防止部と前記半導体素子との距離が、前記第1のはんだ層の厚さよりも長い半導体装置。
  2. 基板と、
    前記基板の一方の側に設けられた配線層と、
    前記配線層の上面を被覆する、前記配線層よりもはんだの濡れ性がよい表面処理膜と、
    前記表面処理膜の上面に第1のはんだ層を介して固定された半導体素子と、
    前記表面処理膜の上面に第2のはんだ層を介して固定された端子と、
    前記基板の一方の側において、前記半導体素子の前記端子側に設けられたはんだ流出防止部と、を有し、
    前記はんだ流出防止部は、前記表面処理膜に設けられた開口部内に露出する前記配線層の上面であり、
    前記はんだ流出防止部と前記半導体素子との距離が、前記第1のはんだ層の厚さよりも長い半導体装置。
  3. 前記端子の一端側は、前記溝の上部に固定されている請求項記載の半導体装置。
  4. 前記端子の一端側の接続部は、平面視において前記溝と重複する位置に固定されている請求項記載の半導体装置。
  5. 前記半導体素子、及び前記端子の一端側は、封止樹脂により封止され、
    前記端子の他端側は、前記封止樹脂から外部に露出している請求項1乃至の何れか一項記載の半導体装置。
  6. 前記第1のはんだ層と前記第2のはんだ層とは、電気的に接続された一の配線層に形成されている請求項1乃至の何れか一項記載の半導体装置。
JP2013244325A 2013-11-26 2013-11-26 半導体装置 Active JP6086055B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013244325A JP6086055B2 (ja) 2013-11-26 2013-11-26 半導体装置
CN201480064023.7A CN105917463B (zh) 2013-11-26 2014-11-11 半导体装置
KR1020167013533A KR101812908B1 (ko) 2013-11-26 2014-11-11 반도체 장치
PCT/IB2014/002403 WO2015079294A2 (en) 2013-11-26 2014-11-11 Semiconductor device
DE112014005420.8T DE112014005420B4 (de) 2013-11-26 2014-11-11 Halbleitervorrichtung
US15/036,089 US9953905B2 (en) 2013-11-26 2014-11-11 Semiconductor device
TW103139563A TWI543306B (zh) 2013-11-26 2014-11-14 半導體裝置
US15/590,572 US9824961B2 (en) 2013-11-26 2017-05-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013244325A JP6086055B2 (ja) 2013-11-26 2013-11-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2015103713A JP2015103713A (ja) 2015-06-04
JP6086055B2 true JP6086055B2 (ja) 2017-03-01

Family

ID=52023557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013244325A Active JP6086055B2 (ja) 2013-11-26 2013-11-26 半導体装置

Country Status (7)

Country Link
US (2) US9953905B2 (ja)
JP (1) JP6086055B2 (ja)
KR (1) KR101812908B1 (ja)
CN (1) CN105917463B (ja)
DE (1) DE112014005420B4 (ja)
TW (1) TWI543306B (ja)
WO (1) WO2015079294A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086055B2 (ja) * 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
JP6402281B1 (ja) * 2017-05-19 2018-10-10 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
JP6753498B1 (ja) 2019-09-19 2020-09-09 株式会社明電舎 エミッタ支持構造及び電界放射装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8802678A (nl) * 1988-11-01 1990-06-01 Du Pont Nederland Contactelement en contactelementsamenstel van elektrisch geleidend materiaal, in het bijzonder voor oppervlaktemontagetechniek.
JPH0677633A (ja) 1992-03-16 1994-03-18 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JPH06237073A (ja) 1993-02-10 1994-08-23 Noriyuki Yoshida 回路基板、半導体パッケージ、その取付け方法および配線パターンの修復方法
JPH07111370A (ja) * 1993-10-13 1995-04-25 Fuji Electric Co Ltd 半導体装置
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP3003617B2 (ja) * 1997-03-14 2000-01-31 日本電気株式会社 樹脂封止型半導体パッケージ
JPH10326810A (ja) * 1997-04-21 1998-12-08 Lsi Logic Corp 可撓性テープボールグリッドアレイパッケージ
JPH11284318A (ja) 1998-03-30 1999-10-15 Rohm Co Ltd 電子部品実装基板
JP3619708B2 (ja) * 1999-06-02 2005-02-16 株式会社日立製作所 パワー半導体モジュール
JP2000357861A (ja) 1999-06-14 2000-12-26 Toshiba Corp 電子回路装置
JP2001053432A (ja) * 1999-08-10 2001-02-23 Matsushita Electric Works Ltd フリップチップ実装構造
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2001257444A (ja) * 2000-03-09 2001-09-21 Auto Network Gijutsu Kenkyusho:Kk 電子部品の電気接続構造
US20050029666A1 (en) * 2001-08-31 2005-02-10 Yasutoshi Kurihara Semiconductor device structural body and electronic device
JP4765233B2 (ja) 2001-09-17 2011-09-07 日本電気株式会社 半導体パッケージの実装構造および半導体パッケージの実装方法
JP2003229627A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 光デバイスの実装方法及び光ヘッド装置
JP2004363216A (ja) * 2003-06-03 2004-12-24 Fuji Electric Holdings Co Ltd 半導体装置
JP4007304B2 (ja) 2003-10-14 2007-11-14 株式会社デンソー 半導体装置の冷却構造
JP2007027584A (ja) 2005-07-20 2007-02-01 Auto Network Gijutsu Kenkyusho:Kk 接続構造、回路構成体、およびその製造方法
JP4708941B2 (ja) 2005-09-20 2011-06-22 株式会社オートネットワーク技術研究所 接続構造、および回路構成体
JP2007088020A (ja) 2005-09-20 2007-04-05 Auto Network Gijutsu Kenkyusho:Kk 回路構成体
KR20080071431A (ko) * 2007-01-30 2008-08-04 엘지이노텍 주식회사 반도체 모듈 및 이의 베어 다이 실장 방법
DE112009000447B4 (de) 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2010087239A (ja) 2008-09-30 2010-04-15 Alps Electric Co Ltd 電子モジュール
JP5404025B2 (ja) * 2008-12-24 2014-01-29 京セラ株式会社 熱電変換モジュールの製法
JP5445344B2 (ja) * 2010-06-15 2014-03-19 三菱電機株式会社 電力用半導体装置
JP2012064855A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
WO2012073572A1 (ja) * 2010-12-03 2012-06-07 富士電機株式会社 半導体装置、および、半導体装置の製造方法
JP5691475B2 (ja) * 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法
JP5738226B2 (ja) * 2012-03-22 2015-06-17 三菱電機株式会社 電力用半導体装置モジュール
JP6086055B2 (ja) * 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
JP2015181142A (ja) * 2014-03-03 2015-10-15 新光電気工業株式会社 配線基板及びその製造方法、絶縁層の表面改質方法

Also Published As

Publication number Publication date
US20160293561A1 (en) 2016-10-06
CN105917463A (zh) 2016-08-31
WO2015079294A8 (en) 2016-06-16
US9824961B2 (en) 2017-11-21
KR20160075649A (ko) 2016-06-29
TWI543306B (zh) 2016-07-21
DE112014005420B4 (de) 2021-02-11
WO2015079294A3 (en) 2015-07-23
TW201526168A (zh) 2015-07-01
CN105917463B (zh) 2018-09-14
US20170243812A1 (en) 2017-08-24
WO2015079294A2 (en) 2015-06-04
JP2015103713A (ja) 2015-06-04
US9953905B2 (en) 2018-04-24
DE112014005420T5 (de) 2016-08-25
KR101812908B1 (ko) 2017-12-27

Similar Documents

Publication Publication Date Title
US8466548B2 (en) Semiconductor device including excess solder
JP6086055B2 (ja) 半導体装置
CN112166506B (zh) 半导体装置
US8198712B2 (en) Hermetically sealed semiconductor device module
US20070176266A1 (en) Semiconductor device
US11133271B2 (en) Semiconductor device
CN104821305A (zh) 半导体装置
US9991220B2 (en) Semiconductor device
JP6638620B2 (ja) 半導体装置
US20160113123A1 (en) Method for Soldering a Circuit Carrier to a Carrier Plate
US11552065B2 (en) Semiconductor device
JPWO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JP2019212808A (ja) 半導体装置の製造方法
JP2022143167A (ja) 半導体装置
JP2017050441A (ja) 半導体装置
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
US10971414B2 (en) Semiconductor device
JP2019009280A (ja) 半導体装置
JP2008172120A (ja) パワーモジュール
JP2022143166A (ja) 半導体装置
JP2022143168A (ja) 半導体装置
JP2023007028A (ja) 半導体装置
CN116072644A (zh) 树脂密封型半导体装置以及树脂密封型半导体装置的制造方法
JP2022027162A (ja) 半導体装置
JP2022143169A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170117

R151 Written notification of patent or utility model registration

Ref document number: 6086055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250