JP2004363216A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004363216A JP2004363216A JP2003157745A JP2003157745A JP2004363216A JP 2004363216 A JP2004363216 A JP 2004363216A JP 2003157745 A JP2003157745 A JP 2003157745A JP 2003157745 A JP2003157745 A JP 2003157745A JP 2004363216 A JP2004363216 A JP 2004363216A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead frame
- circuit pattern
- copper circuit
- dam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/77—Apparatus for connecting with strap connectors
- H01L2224/7725—Means for applying energy, e.g. heating means
- H01L2224/77272—Oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/84007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the strap connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/84385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】リードフレームを絶縁基板の銅回路パターンに半田接合する際に、両者の間に所要厚さの半田層を確保して信頼性の高い半田接合の実現を図る。
【解決手段】半導体チップを搭載する絶縁基板１の銅回路パターン２に内部配線用のリードフレーム４を半田接合した半導体装置において、前記リードフレームとの半田接合面域を包囲して銅回路パターンの表面に溶融半田の流れ出しを阻止する半田ダム６を形成するものとし、この半田ダムは銅回路パターン表面からの高さＨｄ を半田接合層の所要厚さｔ 以上の高さに定め、熱硬化性樹脂あるいは光硬化性樹脂で形成する。
【選択図】 図１
【解決手段】半導体チップを搭載する絶縁基板１の銅回路パターン２に内部配線用のリードフレーム４を半田接合した半導体装置において、前記リードフレームとの半田接合面域を包囲して銅回路パターンの表面に溶融半田の流れ出しを阻止する半田ダム６を形成するものとし、この半田ダムは銅回路パターン表面からの高さＨｄ を半田接合層の所要厚さｔ 以上の高さに定め、熱硬化性樹脂あるいは光硬化性樹脂で形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ） モジュールなど、リードフレームを用いて接続する半導体装置に関する。
【０００２】
【従来の技術】
頭記したＩＧＢＴモジュールとして、パッケージの金属ベース板上に載置した絶縁基板の銅回路パターン上に半導体チップをマウントした上で、半導体チップの上面電極，銅回路パターン，パッケージの外囲ケースから引き出した外部導出端子との相互間に配線する接続導体として、ワイヤの代わりにリードフレーム（板状導体）を採用して配線抵抗，ジュール発熱の低減化を図るようにした構成のものが知られている（例えば，特許文献１参照。）。
次に、従来の半導体装置に採用されているリードフレームの接続構造，およびその半田接合法を図３および図４で説明する。なお、各図において、１はアルミナ，窒化アルミ，窒化ケイ素などで作られた絶縁基板、２は絶縁基板１に直接接合法あるいはろう付け法などにより形成した銅回路パターン、３は半導体チップ（ＩＧＢＴ）、４はリードフレーム、５は半田である。
【０００３】
まず、図３において、銅回路パターン２にリードフレーム４を半田接合する際には、あらかじめリードフレームの半田接合面域に所定厚さの板半田を敷設するか，あるいは所定厚さのメタルマスクを用いてペースト状のクリーム半田をスクリーン印刷しておく（図３（ａ） 参照）。次に、リードフレーム４を治具で把持して半田接合するリードフレームの脚部４ａを半田５の上に押し当て、この状態で加熱炉に搬入して半田５を加熱溶融，徐冷，硬化させて銅回路パターン２に接合する（図３（ｂ） 参照）。なお、この場合にＳｎ−Ｐｂ系半田では加熱温度３００℃，Ｓｎ−Ａｇ系半田では加熱温度２５０℃として１０分加熱して半田５を溶融させる。
【０００４】
また、図４（ａ） は絶縁基板１の銅回路パターン２に半田マウントされている半導体チップ３の上面電極と基板上の別な銅回路パターンとの間にまたがって平角導体を逆Ｕ字形に屈曲形成したリードフレーム４を半田接合した接続構造を示している。ここで、リードフレーム４の両端脚部４ａと４ｂとの間には、半導体チップ３の厚さ，および該半導体チップを銅回路パターン２に接合した半田層の厚さ分を考慮に入れてあらかじめ所定の高低段差Ｈを設定してリードフレームを設計，製作している。
なお、図３（ｂ），図４（ａ） はリードフレーム４の正常な接合状態を表しており、リードフレーム４の脚部４ａの下面が接合相手部材である銅回路パターン２の表面（水平）と平行で所定のレベルＬ（図３参照）に保持され、かつ銅回路パターン２とリードフレーム４との間の半田層は均一な厚さｔを確保し、かつ適正な半田フィレットを形成している。なお、接合半田の層厚さｔは、半田５の熱抵抗，疲労寿命，リードフレーム４との接合強度などを勘案して最適な厚さ（５０〜１２０μｍ）に設計される。
【０００５】
【特許文献１】
特開２００２−７６２５４号公報
【０００６】
【発明が解決しようとする課題】
前記のように、銅回路パターン２にリードフレーム４を半田接合する際に、図３（ｂ） で表すような正常な状態で半田接合されれば問題ないが、従来の接続構造では実際の半田付け工程でリードフレーム４を理想的な状態に半田接合することが中々困難であり、加熱に伴う半田の溶融，流動が原因で半田接合部には図３（ｃ），（ｃ） ，あるいは図４（ｂ），（ｃ） で表すような接合不良が多く発生する。
すなわち、図３（ｃ） ではリードフレーム４が銅回路パターン２に半田接合されているものの、加熱により溶融した半田５が流動してリードフレーム４との接合面域から周囲に流れ出し、このために半田層の厚さｄ１ は所定の厚さｔ（図３（ｂ） 参照）よりも薄くなって必要な半田接合強度が確保できなくなるほか、リードフレーム４の位置も所定の設置レベルＬから下方に沈下してしまう不具合が生じる。
【０００７】
一方、図３（ｄ） では溶融半田の流れ出しに伴い、設置レベルＬに保持したリードフレーム４の脚部４ａが浮き上がり、該脚部の下面と硬化した半田層の上面との間に隙間ｇが生じ、このためにリードフレーム４が銅回路パターン２と正しく半田接合されなくなる。
また、図４の接合構造において、図４（ａ） に示した両端脚部４ａと４ｂとの間に設定した高低段差Ｈ（設計寸法）に対して、リードフレーム４の製作時における加工精度，曲げ角度などのばらつきが原因で図４（ｂ） あるいは図４（ｃ） で表すように高低段差がＨ１，Ｈ２（Ｈ１＞Ｈ＞Ｈ２）になると、リードフレーム４の脚部４ａ，４ｂの片方が半田５から浮き上がって相手側部材に半田付けされなくなる接合不良が生じる。
【０００８】
なお、上記した半田接合不良の防止策として、銅回路パターン２の半田接合面にあらかじめ配置しておく半田５を、加熱溶融の流れ出し分を考慮に入れた厚みに設定しておくことも行われているが、最近の半導体装置はパッケージの小型，高密度化から、絶縁基板１の銅回路パターン２上に設置される各種電子部品の相互間距離が縮小される傾向にあることから、半田量が多くなると接合面域から周囲に流れ出した溶融半田で銅回路パターンの間が短絡するといった問題もある。また、リードフレーム４についても、その加工精度を厳しく規定すると製作コストがアップする。
【０００９】
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、リードフレームを絶縁基板の銅回路パターンに半田接合する際に、所要厚さの半田層確保と併せて、リードフレームの加工精度のばらつきを吸収して信頼性の高い半田接合が実現できるように改良した半導体装置のリードフレーム接続構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、半導体チップを搭載する絶縁基板の銅回路パターンに内部配線用のリードフレームを半田接合した半導体装置において、
前記リードフレームとの半田接合面域を包囲して銅回路パターンの表面上に溶融半田の流れ出しを阻止する半田ダムを形成する（請求項１）ものとし、その半田ダムは具体的に次記態様で形成する。
（１） 半田ダムの銅回路パターン表面からの高さを、リードフレームに対応する所要の半田接合厚さ以上の高さに定める（請求項２）。
【００１１】
（２） 半田ダムの材質としては、半田接合温度に十分耐える耐熱性の熱硬化性樹脂（請求項３），あるいは紫外線照射で硬化する光硬化性樹脂（請求項４）を用いる。
上記の接続構造によれば、リードフレームの半田接合に際して、半田ダムで囲まれた銅回路パターン上の半田接合面域に配置した半田は、加熱溶融した状態になってもダムに阻止されて周囲に流れ出すことがなく、これにより徐冷，硬化した接合状態ではリードフレームと銅回路パターンとの間に所要厚さの半田層を確保でき、さらに半導体パッケージ内での高密度実装にも対応できる。
【００１２】
また、絶縁基板にマウントした半導体チップの上面電極と銅回路パターンの間にまたがって逆Ｕ字形に屈曲形成したリードフレームの両端脚部を半田接合する場合でも、前記半田ダムの内側には十分な半田量が確保されるので、リードフレームの加工精度のばらつきに起因する両端脚部の高低段差分も吸収してリードフレームと銅回路パターンとの間を確実に半田接合できる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図１，図２に示す実施例に基づいて説明する。なお、各実施例の図中で図３，図４に対応する部材には同じ符号を付してその説明は省略する。
〔実施例１〕
まず、図３の従来構造に対応する本発明の実施例を図１（ａ），（ｂ） に示す。この実施例においては、銅回路パターン２の表面に、リードフレーム４との半田接合面域を囲むように半田ダム６が形成されている。
【００１４】
この半田ダム６は熱硬化性樹脂あるいは光硬化性樹脂で作られ、そのダム高さＨｄ は半田層の熱抵抗，疲労寿命などを勘案して定めた所要の半田厚みｔよりも高い寸法に設定されている。なお、半田ダムの材質は半田接合の加熱温度で剥離や劣化が起こらない耐熱性の高い樹脂が用いられ、具体的にポリイミド樹脂， シリコーン系樹脂， エポキシ系樹脂， ウレタン系樹脂， フェノール系樹脂の熱硬化性， 光硬化性樹脂、感光性のポリスルホン樹脂などが挙げられる。そして、液状の樹脂をスクリーン印刷法などにより所定の厚さで銅回路パターン２の表面に塗布し、加熱処理（熱硬化性樹脂）もしくは紫外線照射（光硬化性樹脂）により硬化，接着させて半田ダム６を形成する。
【００１５】
また、リードフレーム４を半田接合する際には、あらかじめ半田ダム６の内側に板状あるいはクリーム状の半田５を配置した後、加熱炉で所定温度に加熱して半田５を溶融させ、かつリードフレーム４の脚部４ａを所定レベルＬに合わせて溶融半田に接するように保持し、この状態で徐冷して半田５を硬化させる。この場合に、溶融半田は周囲への流れ出しが阻止されて半田ダム６の内側に保持される。これにより、半田５が硬化した接合後の状態では、図１（ｂ） のようにリードフレーム４と銅回路パターン２の表面との間に所要厚さｔの半田層が確保されるほか、溶融半田の流出がないので配線パターンの高密度化にも対応できるようになる。
【００１６】
〔実施例２〕
図２（ａ），（ｂ） は図４の従来構造に対応する本発明の実施例を示すものであり、絶縁基板１の銅回路パターン２に半田マウントした半導体チップ３の上面電極と別な銅回路パターン２との間に配線した逆Ｕ字形リードフレーム４の脚部４ａを包囲するように銅回路パターン２の表面には実施例１（図１参照）と同様な半田ダム６が形成されている。
これにより、実施例１で述べたと同様に溶融半田の流れ出し防止の効果が奏せられるほか、逆Ｕ字形に屈曲形成したリードフレーム４の両端脚部４ａと４ｂとの間に設定した高低段差Ｈ（図１（ａ） 参照）が加工精度のばらつきのためにＨ２（Ｈ２ ＜Ｈ）になっても、半田ダム６の内側には十分な量の半田５が確保されるので、図４（ｄ） のようにリードフレームの脚部４ａが半田５から浮き上がることがなく、脚部の高低段差のばらつきを吸収して銅回路パターン２と確実に半田接合できる。
【００１７】
【発明の効果】
以上述べたように、本発明によれば、半導体チップを搭載する絶縁基板の銅回路パターンに内部配線用のリードフレームを半田接合した半導体装置において、前記リードフレームとの半田接合面域を包囲して銅回路パターンの表面に溶融半田の流れ出しを阻止する半田ダムを形成したことにより、
リードフレームの半田接合に際して、半田ダムで囲まれた銅回路パターン上の半田接合面域に配置した半田は、加熱溶融した状態になっても周囲に流れ出すことがなく、これにより徐冷，硬化した接合状態で所要厚さの半田層を確保できるとともに、半導体パッケージ内での高密度実装が可能となる。
【００１８】
また、絶縁基板にマウントした半導体チップの上面電極と銅回路パターンの間にまたがって逆Ｕ字形に屈曲形成したリードフレームの両端脚部を半田接合する場合でも、前記半田ダムの内側には十分な半田量が確保されるので、リードフレームの加工精度のばらつきに起因する両端脚部の高低段差の誤差分も吸収してリードフレームと銅回路パターンとの間を確実に半田接合できる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るリードフレーム接続構造の断面図で、（ａ），（ｂ） はそれぞれリードフレームの接合前，半田接合後の状態を表す図
【図２】本発明の実施例２に係るリードフレーム接続構造の断面図で、（ａ），（ｂ） はそれぞれリードフレームの両端脚部間に設定した高低段差が異なる場合の半田接合状態を表す図
【図３】図１に対する従来のリードフレーム接続構造図で、（ａ） はリードフレームの接合前、（ｂ） は正常な半田接合状態、（ｃ），（ｄ） はそれぞれ溶融半田の流れ出しに伴って生じた接合不良の発生状況を表す図
【図４】図２に対する従来のリードフレーム接続構造図で、（ａ） は正常な半田接合状態，（ｂ），（ｃ） はそれぞれリードフレームの両端脚部間の高低段差にばらつきがある場合に生じた接合不良の発生状況を表す図
【符号の説明】
１ 絶縁基板
２ 銅回路パターン
３ 半導体チップ
４ リードフレーム
４ａ，４ｂ 脚部
５ 半田
６ 半田ダム
【発明の属する技術分野】
本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ） モジュールなど、リードフレームを用いて接続する半導体装置に関する。
【０００２】
【従来の技術】
頭記したＩＧＢＴモジュールとして、パッケージの金属ベース板上に載置した絶縁基板の銅回路パターン上に半導体チップをマウントした上で、半導体チップの上面電極，銅回路パターン，パッケージの外囲ケースから引き出した外部導出端子との相互間に配線する接続導体として、ワイヤの代わりにリードフレーム（板状導体）を採用して配線抵抗，ジュール発熱の低減化を図るようにした構成のものが知られている（例えば，特許文献１参照。）。
次に、従来の半導体装置に採用されているリードフレームの接続構造，およびその半田接合法を図３および図４で説明する。なお、各図において、１はアルミナ，窒化アルミ，窒化ケイ素などで作られた絶縁基板、２は絶縁基板１に直接接合法あるいはろう付け法などにより形成した銅回路パターン、３は半導体チップ（ＩＧＢＴ）、４はリードフレーム、５は半田である。
【０００３】
まず、図３において、銅回路パターン２にリードフレーム４を半田接合する際には、あらかじめリードフレームの半田接合面域に所定厚さの板半田を敷設するか，あるいは所定厚さのメタルマスクを用いてペースト状のクリーム半田をスクリーン印刷しておく（図３（ａ） 参照）。次に、リードフレーム４を治具で把持して半田接合するリードフレームの脚部４ａを半田５の上に押し当て、この状態で加熱炉に搬入して半田５を加熱溶融，徐冷，硬化させて銅回路パターン２に接合する（図３（ｂ） 参照）。なお、この場合にＳｎ−Ｐｂ系半田では加熱温度３００℃，Ｓｎ−Ａｇ系半田では加熱温度２５０℃として１０分加熱して半田５を溶融させる。
【０００４】
また、図４（ａ） は絶縁基板１の銅回路パターン２に半田マウントされている半導体チップ３の上面電極と基板上の別な銅回路パターンとの間にまたがって平角導体を逆Ｕ字形に屈曲形成したリードフレーム４を半田接合した接続構造を示している。ここで、リードフレーム４の両端脚部４ａと４ｂとの間には、半導体チップ３の厚さ，および該半導体チップを銅回路パターン２に接合した半田層の厚さ分を考慮に入れてあらかじめ所定の高低段差Ｈを設定してリードフレームを設計，製作している。
なお、図３（ｂ），図４（ａ） はリードフレーム４の正常な接合状態を表しており、リードフレーム４の脚部４ａの下面が接合相手部材である銅回路パターン２の表面（水平）と平行で所定のレベルＬ（図３参照）に保持され、かつ銅回路パターン２とリードフレーム４との間の半田層は均一な厚さｔを確保し、かつ適正な半田フィレットを形成している。なお、接合半田の層厚さｔは、半田５の熱抵抗，疲労寿命，リードフレーム４との接合強度などを勘案して最適な厚さ（５０〜１２０μｍ）に設計される。
【０００５】
【特許文献１】
特開２００２−７６２５４号公報
【０００６】
【発明が解決しようとする課題】
前記のように、銅回路パターン２にリードフレーム４を半田接合する際に、図３（ｂ） で表すような正常な状態で半田接合されれば問題ないが、従来の接続構造では実際の半田付け工程でリードフレーム４を理想的な状態に半田接合することが中々困難であり、加熱に伴う半田の溶融，流動が原因で半田接合部には図３（ｃ），（ｃ） ，あるいは図４（ｂ），（ｃ） で表すような接合不良が多く発生する。
すなわち、図３（ｃ） ではリードフレーム４が銅回路パターン２に半田接合されているものの、加熱により溶融した半田５が流動してリードフレーム４との接合面域から周囲に流れ出し、このために半田層の厚さｄ１ は所定の厚さｔ（図３（ｂ） 参照）よりも薄くなって必要な半田接合強度が確保できなくなるほか、リードフレーム４の位置も所定の設置レベルＬから下方に沈下してしまう不具合が生じる。
【０００７】
一方、図３（ｄ） では溶融半田の流れ出しに伴い、設置レベルＬに保持したリードフレーム４の脚部４ａが浮き上がり、該脚部の下面と硬化した半田層の上面との間に隙間ｇが生じ、このためにリードフレーム４が銅回路パターン２と正しく半田接合されなくなる。
また、図４の接合構造において、図４（ａ） に示した両端脚部４ａと４ｂとの間に設定した高低段差Ｈ（設計寸法）に対して、リードフレーム４の製作時における加工精度，曲げ角度などのばらつきが原因で図４（ｂ） あるいは図４（ｃ） で表すように高低段差がＨ１，Ｈ２（Ｈ１＞Ｈ＞Ｈ２）になると、リードフレーム４の脚部４ａ，４ｂの片方が半田５から浮き上がって相手側部材に半田付けされなくなる接合不良が生じる。
【０００８】
なお、上記した半田接合不良の防止策として、銅回路パターン２の半田接合面にあらかじめ配置しておく半田５を、加熱溶融の流れ出し分を考慮に入れた厚みに設定しておくことも行われているが、最近の半導体装置はパッケージの小型，高密度化から、絶縁基板１の銅回路パターン２上に設置される各種電子部品の相互間距離が縮小される傾向にあることから、半田量が多くなると接合面域から周囲に流れ出した溶融半田で銅回路パターンの間が短絡するといった問題もある。また、リードフレーム４についても、その加工精度を厳しく規定すると製作コストがアップする。
【０００９】
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、リードフレームを絶縁基板の銅回路パターンに半田接合する際に、所要厚さの半田層確保と併せて、リードフレームの加工精度のばらつきを吸収して信頼性の高い半田接合が実現できるように改良した半導体装置のリードフレーム接続構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、半導体チップを搭載する絶縁基板の銅回路パターンに内部配線用のリードフレームを半田接合した半導体装置において、
前記リードフレームとの半田接合面域を包囲して銅回路パターンの表面上に溶融半田の流れ出しを阻止する半田ダムを形成する（請求項１）ものとし、その半田ダムは具体的に次記態様で形成する。
（１） 半田ダムの銅回路パターン表面からの高さを、リードフレームに対応する所要の半田接合厚さ以上の高さに定める（請求項２）。
【００１１】
（２） 半田ダムの材質としては、半田接合温度に十分耐える耐熱性の熱硬化性樹脂（請求項３），あるいは紫外線照射で硬化する光硬化性樹脂（請求項４）を用いる。
上記の接続構造によれば、リードフレームの半田接合に際して、半田ダムで囲まれた銅回路パターン上の半田接合面域に配置した半田は、加熱溶融した状態になってもダムに阻止されて周囲に流れ出すことがなく、これにより徐冷，硬化した接合状態ではリードフレームと銅回路パターンとの間に所要厚さの半田層を確保でき、さらに半導体パッケージ内での高密度実装にも対応できる。
【００１２】
また、絶縁基板にマウントした半導体チップの上面電極と銅回路パターンの間にまたがって逆Ｕ字形に屈曲形成したリードフレームの両端脚部を半田接合する場合でも、前記半田ダムの内側には十分な半田量が確保されるので、リードフレームの加工精度のばらつきに起因する両端脚部の高低段差分も吸収してリードフレームと銅回路パターンとの間を確実に半田接合できる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図１，図２に示す実施例に基づいて説明する。なお、各実施例の図中で図３，図４に対応する部材には同じ符号を付してその説明は省略する。
〔実施例１〕
まず、図３の従来構造に対応する本発明の実施例を図１（ａ），（ｂ） に示す。この実施例においては、銅回路パターン２の表面に、リードフレーム４との半田接合面域を囲むように半田ダム６が形成されている。
【００１４】
この半田ダム６は熱硬化性樹脂あるいは光硬化性樹脂で作られ、そのダム高さＨｄ は半田層の熱抵抗，疲労寿命などを勘案して定めた所要の半田厚みｔよりも高い寸法に設定されている。なお、半田ダムの材質は半田接合の加熱温度で剥離や劣化が起こらない耐熱性の高い樹脂が用いられ、具体的にポリイミド樹脂， シリコーン系樹脂， エポキシ系樹脂， ウレタン系樹脂， フェノール系樹脂の熱硬化性， 光硬化性樹脂、感光性のポリスルホン樹脂などが挙げられる。そして、液状の樹脂をスクリーン印刷法などにより所定の厚さで銅回路パターン２の表面に塗布し、加熱処理（熱硬化性樹脂）もしくは紫外線照射（光硬化性樹脂）により硬化，接着させて半田ダム６を形成する。
【００１５】
また、リードフレーム４を半田接合する際には、あらかじめ半田ダム６の内側に板状あるいはクリーム状の半田５を配置した後、加熱炉で所定温度に加熱して半田５を溶融させ、かつリードフレーム４の脚部４ａを所定レベルＬに合わせて溶融半田に接するように保持し、この状態で徐冷して半田５を硬化させる。この場合に、溶融半田は周囲への流れ出しが阻止されて半田ダム６の内側に保持される。これにより、半田５が硬化した接合後の状態では、図１（ｂ） のようにリードフレーム４と銅回路パターン２の表面との間に所要厚さｔの半田層が確保されるほか、溶融半田の流出がないので配線パターンの高密度化にも対応できるようになる。
【００１６】
〔実施例２〕
図２（ａ），（ｂ） は図４の従来構造に対応する本発明の実施例を示すものであり、絶縁基板１の銅回路パターン２に半田マウントした半導体チップ３の上面電極と別な銅回路パターン２との間に配線した逆Ｕ字形リードフレーム４の脚部４ａを包囲するように銅回路パターン２の表面には実施例１（図１参照）と同様な半田ダム６が形成されている。
これにより、実施例１で述べたと同様に溶融半田の流れ出し防止の効果が奏せられるほか、逆Ｕ字形に屈曲形成したリードフレーム４の両端脚部４ａと４ｂとの間に設定した高低段差Ｈ（図１（ａ） 参照）が加工精度のばらつきのためにＨ２（Ｈ２ ＜Ｈ）になっても、半田ダム６の内側には十分な量の半田５が確保されるので、図４（ｄ） のようにリードフレームの脚部４ａが半田５から浮き上がることがなく、脚部の高低段差のばらつきを吸収して銅回路パターン２と確実に半田接合できる。
【００１７】
【発明の効果】
以上述べたように、本発明によれば、半導体チップを搭載する絶縁基板の銅回路パターンに内部配線用のリードフレームを半田接合した半導体装置において、前記リードフレームとの半田接合面域を包囲して銅回路パターンの表面に溶融半田の流れ出しを阻止する半田ダムを形成したことにより、
リードフレームの半田接合に際して、半田ダムで囲まれた銅回路パターン上の半田接合面域に配置した半田は、加熱溶融した状態になっても周囲に流れ出すことがなく、これにより徐冷，硬化した接合状態で所要厚さの半田層を確保できるとともに、半導体パッケージ内での高密度実装が可能となる。
【００１８】
また、絶縁基板にマウントした半導体チップの上面電極と銅回路パターンの間にまたがって逆Ｕ字形に屈曲形成したリードフレームの両端脚部を半田接合する場合でも、前記半田ダムの内側には十分な半田量が確保されるので、リードフレームの加工精度のばらつきに起因する両端脚部の高低段差の誤差分も吸収してリードフレームと銅回路パターンとの間を確実に半田接合できる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るリードフレーム接続構造の断面図で、（ａ），（ｂ） はそれぞれリードフレームの接合前，半田接合後の状態を表す図
【図２】本発明の実施例２に係るリードフレーム接続構造の断面図で、（ａ），（ｂ） はそれぞれリードフレームの両端脚部間に設定した高低段差が異なる場合の半田接合状態を表す図
【図３】図１に対する従来のリードフレーム接続構造図で、（ａ） はリードフレームの接合前、（ｂ） は正常な半田接合状態、（ｃ），（ｄ） はそれぞれ溶融半田の流れ出しに伴って生じた接合不良の発生状況を表す図
【図４】図２に対する従来のリードフレーム接続構造図で、（ａ） は正常な半田接合状態，（ｂ），（ｃ） はそれぞれリードフレームの両端脚部間の高低段差にばらつきがある場合に生じた接合不良の発生状況を表す図
【符号の説明】
１ 絶縁基板
２ 銅回路パターン
３ 半導体チップ
４ リードフレーム
４ａ，４ｂ 脚部
５ 半田
６ 半田ダム
Claims (4)
- 半導体チップをマウントする絶縁基板の銅回路パターンに内部配線用のリードフレームを半田接合した半導体装置において、
前記リードフレームとの半田接合面域を包囲して銅回路パターンの表面に溶融半田の流れ出しを阻止する半田ダムを形成したことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、半田ダムの銅回路パターン表面からの高さを、所要の半田接合厚さ以上に定めたことを特徴とする半導体装置。
- 請求項１または２に記載の半導体装置において、半田ダムの材質が熱硬化性樹脂であることを特徴とする半導体装置。
- 請求項１または２に記載の半導体装置において、半田ダムの材質が光硬化性樹脂であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157745A JP2004363216A (ja) | 2003-06-03 | 2003-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157745A JP2004363216A (ja) | 2003-06-03 | 2003-06-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363216A true JP2004363216A (ja) | 2004-12-24 |
Family
ID=34051362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157745A Pending JP2004363216A (ja) | 2003-06-03 | 2003-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004363216A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8397977B2 (en) * | 2009-09-30 | 2013-03-19 | Apple Inc. | Solder containment brackets |
| WO2015079294A3 (en) * | 2013-11-26 | 2015-07-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2017017204A (ja) * | 2015-07-02 | 2017-01-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2022085083A (ja) * | 2020-11-27 | 2022-06-08 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2023243256A1 (ja) * | 2022-06-13 | 2023-12-21 | 富士電機株式会社 | 半導体装置 |
-
2003
- 2003-06-03 JP JP2003157745A patent/JP2004363216A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8397977B2 (en) * | 2009-09-30 | 2013-03-19 | Apple Inc. | Solder containment brackets |
| WO2015079294A3 (en) * | 2013-11-26 | 2015-07-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US9824961B2 (en) | 2013-11-26 | 2017-11-21 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US9953905B2 (en) | 2013-11-26 | 2018-04-24 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2017017204A (ja) * | 2015-07-02 | 2017-01-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2022085083A (ja) * | 2020-11-27 | 2022-06-08 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7422646B2 (ja) | 2020-11-27 | 2024-01-26 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US12080621B2 (en) | 2020-11-27 | 2024-09-03 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
| WO2023243256A1 (ja) * | 2022-06-13 | 2023-12-21 | 富士電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943443B2 (en) | Electronic circuit device including metallic member having installation members | |
| US8487419B2 (en) | Method of manufacturing semiconductor apparatus, the semiconductor apparatus, and ignitor using the semiconductor apparatus | |
| JP6697944B2 (ja) | 電力用半導体装置 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2000200870A (ja) | 半導体装置およびその製造方法 | |
| JP2007243106A (ja) | 半導体パッケージ構造 | |
| JP2009105209A (ja) | 電子装置及びその製造方法 | |
| JP2004363216A (ja) | 半導体装置 | |
| JP2011086821A (ja) | 半導体装置およびその製造方法 | |
| US8217515B2 (en) | Semiconductor mounting substrate and method for manufacturing the same | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2006278441A (ja) | 半導体装置およびその製造方法 | |
| JP2007258448A (ja) | 半導体装置 | |
| JP5763467B2 (ja) | 電子装置の製造方法及び電子装置 | |
| JP2004014870A (ja) | 回路モジュール及びその製造方法 | |
| JP4031385B2 (ja) | 電子部品の実装方法 | |
| JP2010267792A (ja) | 半導体装置およびその製造方法 | |
| JP2008103450A (ja) | モジュールの製造方法 | |
| JP7322369B2 (ja) | 半導体装置の製造方法 | |
| JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| WO2015174198A1 (ja) | 半導体装置とその製造方法 | |
| JP2008027935A (ja) | パワー半導体装置 | |
| JP7561969B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008277594A (ja) | 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム |