JP2017017204A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017017204A
JP2017017204A JP2015133195A JP2015133195A JP2017017204A JP 2017017204 A JP2017017204 A JP 2017017204A JP 2015133195 A JP2015133195 A JP 2015133195A JP 2015133195 A JP2015133195 A JP 2015133195A JP 2017017204 A JP2017017204 A JP 2017017204A
Authority
JP
Japan
Prior art keywords
solder
paste
electrode terminal
semiconductor device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015133195A
Other languages
English (en)
Other versions
JP6381489B2 (ja
Inventor
宏貴 園田
Hirotaka Sonoda
宏貴 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015133195A priority Critical patent/JP6381489B2/ja
Publication of JP2017017204A publication Critical patent/JP2017017204A/ja
Application granted granted Critical
Publication of JP6381489B2 publication Critical patent/JP6381489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】低コストで、かつ、はんだ量を増加させた場合のはんだ流れを防止し、絶縁基板と電極端子とのはんだ接合面の機械強度を向上させることが可能な技術を提供することを目的とする。【解決手段】半導体装置の製造方法は、絶縁基板４における電極端子７が接合される位置の周囲でありかつその位置の全周を囲む位置に、ペーストはんだ３と同じ融点となる組成を有する固体はんだである糸はんだ３ａを超音波接合で仮付けする工程（ａ）と、絶縁基板４における電極端子７が接合される位置に、ペーストはんだ３を塗布する工程（ｂ）と、ペーストはんだ３上に電極端子７を載置する工程（ｃ）と、ペーストはんだ３および糸はんだ３ａを加熱することで溶融させ、ペーストはんだ３および糸はんだ３ａを用いて電極端子７と絶縁基板４とを接合する工程（ｄ）とを備えている。【選択図】図２

Description

本発明は、電力用半導体装置（パワーモジュール）において、はんだ付けされる電極端子のはんだ接合プロセス技術に関するものである。
パワーモジュールでは、ＩＧＢＴ（Insulated−Gate Bipolar Transistor）等の半導体チップが搭載された回路付き絶縁基板（以下、「絶縁基板」という）と電極端子との間、および、絶縁基板と放熱板との間がはんだ（ペーストはんだ）で接合されている。そして、これらの構成体を囲うようにケースが接合され、ケース内部にシリコーンゲルなどが充填され、半導体チップと回路はワイヤで接続されている。
パワーモジュールは動作中の温度上昇によって、絶縁基板と電極端子とのはんだ接合面に応力(引っ張りまたは押し込み)が発生し、これによって電極端子が絶縁基板から剥離するなどの故障が発生するという問題があった。
絶縁基板と電極端子とのはんだ接合面の機械強度を向上させるため、はんだ量の増加が必要であるが、単純にペーストはんだを増量した場合、近接部品、および絶縁基板の下側に配置される絶縁材へのはんだ流れ(付着)が問題となる。すなわち、ペーストはんだは、はんだ粉末にフラックスを加えて所定の粘度にしたものであるが、はんだを溶融させるための加熱による昇温過程においてペーストはんだの粘度が低下する。これにより、はんだ溶融前にはんだ粉末が近接部品および絶縁材に到達し、その場で溶融してしまう。そのため、絶縁基板と電極端子とのはんだ接合面の機械強度を向上させることは難しかった。
例えば特許文献１には、はんだ流れを防止するための技術として、銅回路パターンの表面に、リードフレームとの半田接合面域を囲むように半田ダムが形成された半導体装置が開示されている。半田ダムは熱硬化性樹脂または光硬化性樹脂で作られ、そのダム高さは半田層の熱抵抗および疲労寿命などを勘案して定めた所要の半田厚みよりも高い寸法に設定されている。なお、半田ダムの材質は半田接合の加熱温度で剥離および劣化が起こらないように耐熱性の高い樹脂が用いられている。
特開２００４−３６３２１６号公報
しかしながら、特許文献１に記載の半導体装置では、はんだ溶解後のはんだ流れとリードフレーム（電極端子）の沈下を阻止することを目的として樹脂製の半田ダムが設けられ、はんだ量を増加させた場合には半田ダムの部品コストに加えてはんだ量の増加分の部品コストが増加し、半導体装置の製造コストが上昇してしまう。
そこで、本発明は、低コストで、かつ、はんだ量を増加させた場合のはんだ流れを防止し、絶縁基板と電極端子とのはんだ接合面の機械強度を向上させることが可能な技術を提供することを目的とする。
本発明に係る半導体装置の製造方法は、ペーストはんだを用いて電極端子と基板とを接合する半導体装置の製造方法であって、前記基板における前記電極端子が接合される位置の周囲でありかつその位置の全周を囲む位置に、前記ペーストはんだと同じ融点となる組成を有する固体はんだを超音波接合で仮付けする工程（ａ）と、前記基板における前記電極端子が接合される位置に、前記ペーストはんだを配置する工程（ｂ）と、前記ペーストはんだ上に前記電極端子を配置する工程（ｃ）と、前記ペーストはんだおよび前記固体はんだを加熱することで溶融させ、前記ペーストはんだおよび前記固体はんだを用いて前記電極端子と前記基板とを接合する工程（ｄ）とを備えるものである。
本発明によれば、半導体装置の製造方法は、基板における電極端子が接合される位置の周囲でありかつその位置の全周を囲む位置に、ペーストはんだと同じ融点となる組成を有する固体はんだを超音波接合で仮付けする工程（ａ）と、基板における電極端子が接合される位置に、ペーストはんだを配置する工程（ｂ）と、前記ペーストはんだ上に前記電極端子を配置する工程（ｃ）と、ペーストはんだおよび固体はんだを加熱することで溶融させ、ペーストはんだおよび固体はんだを用いて電極端子と基板とを接合する工程（ｄ）とを備える。
したがって、昇温過程におけるペーストはんだのはんだ流れを、固体はんだによって防止することができる。また、ペーストはんだの融点まで昇温したときにペーストはんだおよび固体はんだが溶融しこれらを用いて電極端子と基板とを接合するため、はんだ量が増加し基板と電極端子とのはんだ接合面の機械強度を向上させることができる。
さらに、固体はんだは、ペーストはんだと同じ融点となる組成を有するため、固体はんだがペーストはんだのはんだ流れの防止とはんだ量の増加に寄与する。これにより、部品コストを抑制することができ、基板と電極端子とのはんだ接合面の機械強度の向上を低コストで実現することができる。
実施の形態に係る半導体装置の製造方法において電極端子の接合部の加熱前の状態を示す平面図である。 図１のA-A断面図である。 実施の形態の変形例１に係る半導体装置の製造方法において電極端子の接合部の加熱前の状態を示す平面図である。 図３のB-B断面図である。 実施の形態の変形例２に係る半導体装置の製造方法において電極端子の接合部の加熱前の状態を示す平面図である。 図５のC-C断面図である。 前提技術に係る半導体装置の断面図である。
＜前提技術＞
最初に前提技術に係る半導体装置の製造方法について説明する。図７は、前提技術に係る半導体装置の断面図である。図７に示すように、半導体装置は、パワーモジュールであり、例えば２つのＩＧＢＴ等の半導体チップ１、ワイヤ２、例えば２つの絶縁基板４、絶縁基板４ａ、絶縁材５、放熱板６、電極端子７、ケース８、封止材９および蓋１０を備えている。
２つの絶縁基板４は、ＡｌＮ（窒化アルミニウム）からなる絶縁材５の上面に設けられ、絶縁材５の下面に絶縁基板４ａが設けられている。２つの半導体チップ１は、一方の絶縁基板４の上面にペーストはんだ３で接合され、ワイヤ２で電気的に接続されている。電極端子７は、他方の絶縁基板４の上面にペーストはんだ３で接合され、この絶縁基板４の上面に設けられた回路と半導体チップ１はワイヤ２で電気的に接続されている。
これらの構成体の側方を囲むケース８と、ケース８の下側に配置される放熱板６と、ケース８の上側に配置される蓋１０とで半導体装置の筐体を構成している。構成体（より具体的には絶縁基板４ａ）は、放熱板６の上面にペーストはんだ３で接合されている。ケース８の内部には、エポキシ樹脂またはシリコーンゲルからなる封止材９が充填されている。
半導体装置は動作中の温度上昇によって、絶縁基板４と電極端子７とのはんだ接合面に応力が発生し、これによって電極端子７が絶縁基板４から剥離するなどの故障が発生するという問題があった。
絶縁基板４と電極端子７とのはんだ接合面の機械強度を向上させるため、ペーストはんだ３を増量した場合、近接部品（例えばワイヤ２）および絶縁材５へのはんだ流れ(付着)が問題となる。すなわち、ペーストはんだ３は、はんだ粉末にフラックスを加えて所定の粘度にしたものであるが、ペーストはんだ３を溶融させるための加熱による昇温過程においてペーストはんだ３の粘度が低下する。これにより、ペーストはんだ３に含まれるフラックスがはんだ粉末とともに流れ出して、はんだ溶融前にはんだ粉末が近接部品および絶縁材５に到達し、ペーストはんだ３の融点に達したときに、その場ではんだ粉末が溶融してしまう。そのため、絶縁基板４と電極端子７とのはんだ接合面の機械強度を向上させることは難しかった。
本発明は、低コストで、かつ、はんだ量を増加させた場合のはんだ流れを防止し、絶縁基板４と電極端子７とのはんだ接合面の機械強度を向上させることが可能な技術であり、以下に詳細に説明する。
＜実施の形態＞
本発明の実施の形態について、図面を用いて以下に説明する。図１は、実施の形態に係る半導体装置の製造方法において電極端子の接合部の加熱前の状態を示す平面図であり、図２は、図１のA-A断面図である。
図１と図２を用いて、実施の形態に係る半導体装置の製造方法について説明する。最初に、絶縁基板４（基板）における電極端子７が接合される位置の周囲でありかつその位置の全周を囲む位置に、糸はんだ３ａ（固体はんだ）が超音波接合で仮付けされる（工程（ａ））。糸はんだ３ａは、ペーストはんだ３と同じ融点となる組成を有する。すなわち、糸はんだ３ａは、ペーストはんだ３と同じ温度で溶融し、ペーストはんだ３に溶け込むため、はんだ量の増量に寄与する。そのため、糸はんだ３ａの仮付け量は、はんだ量の増量分に合わせて設定される。ここで、固体はんだとは、所定の粘度を有するペースト状のはんだではなく固体状のはんだをいう。固体はんだとして採用される糸はんだは、例えば糸状に形成されたはんだの径方向中心部にフラックスを充填したものであり、ペーストはんだ３の融点よりも低い温度でははんだが流れ出さない。
次に、絶縁基板４における電極端子７が接合される位置、より具体的には、糸はんだ３ａで囲まれた位置に糸はんだ３ａの内周に沿って、ペーストはんだ３が塗布（配置）された後（工程（ｂ））、ペーストはんだ３上に電極端子７が載置（配置）される（工程（ｃ））。次に、ペーストはんだ３および糸はんだ３ａを加熱することで溶融させ、ペーストはんだ３および糸はんだ３ａを用いて電極端子７と絶縁基板４とが接合される（工程（ｄ））。
ここで、工程（ｄ）の詳細について説明する。ペーストはんだ３を溶融させるための加熱による昇温過程において、ペーストはんだ３の融点よりも低い所定温度のときにペーストはんだ３の粘度が低下し、ペーストはんだ３に含まれるフラックスがはんだ粉末とともに外側（糸はんだ３ａ側）に流れ出そうとするが、糸はんだ３ａによって阻止され、糸はんだ３ａで囲まれた位置に留まる。
昇温過程において、ペーストはんだ３の融点に達したときにペーストはんだ３に含まれるはんだ粉末と、糸はんだ３ａが溶融し始めるが、糸はんだ３ａは仮付けされた位置に保持されるため、ペーストはんだ３は糸はんだ３ａによって囲まれた位置で溶融する。そして、加熱によって溶融した糸はんだ３ａは、ペーストはんだ３に溶け込むため、はんだ量の増量に寄与する。ペーストはんだ３と糸はんだ３ａとが溶融した後、ペーストはんだ３と糸はんだ３ａとを冷却して硬化させると、電極端子７と絶縁基板４とが接合される。
なお、上記では、固体はんだとして糸はんだ３ａを採用した例を示したが、これに限定されることはない。図３と図４に示すように、固体はんだとしてリボンはんだ３ｂを採用しても良い。図３は、実施の形態の変形例１に係る半導体装置の製造方法において電極端子７の接合部の加熱前の状態を示す平面図であり、図４は、図３のB-B断面図である。
さらに、図５と図６に示すように、固体はんだとしてボールはんだ３ｃを採用しても良い。図５は、実施の形態の変形例２に係る半導体装置の製造方法において電極端子７の接合部の加熱前の状態を示す平面図であり、図６は、図５のC-C断面図である。固体はんだとして採用されるリボンはんだ３ｂは、例えばリボン状に形成されたはんだであり、また、固体はんだとして採用されるボールはんだ３ｃは、例えば球状に形成された複数のはんだであり、これらはペーストはんだ３の融点よりも低い温度でははんだが流れ出さない。固体はんだとしてリボンはんだ３ｂ、またはボールはんだ３ｃを採用した場合の半導体装置の製造方法は、糸はんだ３ａを採用した場合と同様であるため、説明を省略する。
以上のように、実施の形態に係る半導体装置の製造方法は、絶縁基板４における電極端子７が接合される位置の周囲でありかつその位置の全周を囲む位置に、ペーストはんだ３と同じ融点となる組成を有する固体はんだを超音波接合で仮付けする工程（ａ）と、絶縁基板４における電極端子７が接合される位置に、ペーストはんだ３を塗布する工程（ｂ）と、ペーストはんだ３上に電極端子７を載置する工程（ｃ）と、ペーストはんだ３および固体はんだを加熱することで溶融させ、ペーストはんだ３および固体はんだを用いて電極端子７と絶縁基板４とを接合する工程（ｄ）とを備える。
したがって、昇温過程におけるペーストはんだ３のはんだ流れを、固体はんだによって防止することができる。また、ペーストはんだ３の融点まで昇温したときにペーストはんだ３および固体はんだが溶融しこれらを用いて電極端子７と絶縁基板４とを接合するため、はんだ量が増加し絶縁基板４と電極端子７とのはんだ接合面の機械強度を向上させることができる。
さらに、固体はんだは、ペーストはんだ３と同じ融点となる組成を有するため、固体はんだがペーストはんだ３のはんだ流れの防止とはんだ量の増加に寄与する。これにより、部品コストを抑制することができ、絶縁基板４と電極端子７とのはんだ接合面の機械強度の向上を低コストで実現することができる。ここで、固体はんだがペーストはんだ３と同じ融点となる組成を有するとは、固体はんだとペーストはんだ３がほぼ同時に溶融することを意味しており、固体はんだとペーストはんだ３の融点が厳密に同じであることを意味するものではない。
以上のように、ペーストはんだ３のはんだ流れを防止するとともに、はんだ量を増加させて絶縁基板４と電極端子７とのはんだ接合面の機械強度を向上させることができるため、半導体装置の歩留り向上および耐久性の向上を図ることが可能となる。
工程（ｂ）は、固体はんだで囲まれた位置に固体はんだの内周に沿ってペーストはんだ３を塗布する工程であるため、ペーストはんだ３を正確な位置に塗布することができる。
固体はんだは、糸はんだ３ａ、リボンはんだ３ｂまたはボールはんだ３ｃであるため、一般的に流通している部材を用いることで部品コストを一層抑制することができる。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
３ ペーストはんだ、３ａ 糸はんだ、３ｂ リボンはんだ、３ｃ ボールはんだ、４ 絶縁基板、７ 電極端子。

Claims (3)

  1. ペーストはんだを用いて電極端子と基板とを接合する半導体装置の製造方法であって、
    （ａ）前記基板における前記電極端子が接合される位置の周囲でありかつその位置の全周を囲む位置に、前記ペーストはんだと同じ融点となる組成を有する固体はんだを超音波接合で仮付けする工程と、
    （ｂ）前記基板における前記電極端子が接合される位置に、前記ペーストはんだを配置する工程と、
    （ｃ）前記ペーストはんだ上に前記電極端子を配置する工程と、
    （ｄ）前記ペーストはんだおよび前記固体はんだを加熱することで溶融させ、前記ペーストはんだおよび前記固体はんだを用いて前記電極端子と前記基板とを接合する工程と、
    を備える、半導体装置の製造方法。
  2. 前記工程（ｂ）は、前記固体はんだで囲まれた位置に前記固体はんだの内周に沿って前記ペーストはんだを配置する工程である、請求項１記載の半導体装置の製造方法。
  3. 前記固体はんだは、糸はんだ、リボンはんだまたはボールはんだである、請求項１または請求項２記載の半導体装置の製造方法。
JP2015133195A 2015-07-02 2015-07-02 半導体装置の製造方法 Active JP6381489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015133195A JP6381489B2 (ja) 2015-07-02 2015-07-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015133195A JP6381489B2 (ja) 2015-07-02 2015-07-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017017204A true JP2017017204A (ja) 2017-01-19
JP6381489B2 JP6381489B2 (ja) 2018-08-29

Family

ID=57831041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015133195A Active JP6381489B2 (ja) 2015-07-02 2015-07-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6381489B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003909A (zh) * 2017-06-07 2018-12-14 三菱电机株式会社 半导体装置的制造方法
JP2019068025A (ja) * 2017-09-29 2019-04-25 現代自動車株式会社Ｈｙｕｎｄａｉ Ｍｏｔｏｒ Ｃｏｍｐａｎｙ 車両用電力モジュール
WO2023243256A1 (ja) * 2022-06-13 2023-12-21 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252614A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd プリント配線基板およびｂｇａパッケージ型半導体の実装構造
JP2004363216A (ja) * 2003-06-03 2004-12-24 Fuji Electric Holdings Co Ltd 半導体装置
US20090115039A1 (en) * 2007-11-06 2009-05-07 Zhengyu Zhu High Bond Line Thickness For Semiconductor Devices
JP2011023556A (ja) * 2009-07-16 2011-02-03 Panasonic Corp 電池ユニット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252614A (ja) * 1999-02-26 2000-09-14 Matsushita Electric Ind Co Ltd プリント配線基板およびｂｇａパッケージ型半導体の実装構造
JP2004363216A (ja) * 2003-06-03 2004-12-24 Fuji Electric Holdings Co Ltd 半導体装置
US20090115039A1 (en) * 2007-11-06 2009-05-07 Zhengyu Zhu High Bond Line Thickness For Semiconductor Devices
JP2011023556A (ja) * 2009-07-16 2011-02-03 Panasonic Corp 電池ユニット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003909A (zh) * 2017-06-07 2018-12-14 三菱电机株式会社 半导体装置的制造方法
JP2018207002A (ja) * 2017-06-07 2018-12-27 三菱電機株式会社 半導体装置の製造方法
JP2019068025A (ja) * 2017-09-29 2019-04-25 現代自動車株式会社Ｈｙｕｎｄａｉ Ｍｏｔｏｒ Ｃｏｍｐａｎｙ 車両用電力モジュール
JP7046580B2 (ja) 2017-09-29 2022-04-04 現代自動車株式会社 車両用電力モジュール
WO2023243256A1 (ja) * 2022-06-13 2023-12-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6381489B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP4438489B2 (ja) 半導体装置
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
JP6206494B2 (ja) 半導体装置
JP2019040971A (ja) 半導体装置
JP2009105266A (ja) 半導体装置の製造方法
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP6381489B2 (ja) 半導体装置の製造方法
JP5732880B2 (ja) 半導体装置及びその製造方法
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011023458A (ja) 半導体装置およびその製造方法
JP2010287726A (ja) 半導体装置
JP2014192518A (ja) 半導体装置およびその製造方法
JP2008135613A (ja) 半導体装置の製造方法
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2009147123A (ja) 半導体装置及びその製造方法
JP2019133965A (ja) 半導体装置及びその製造方法
JP2015015335A (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
JP5763467B2 (ja) 電子装置の製造方法及び電子装置
JP4055700B2 (ja) 半導体装置
JP2020088030A (ja) 板はんだおよび半導体装置の製造方法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180731

R150 Certificate of patent or registration of utility model

Ref document number: 6381489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250