JP2015015335A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015015335A
JP2015015335A JP2013140449A JP2013140449A JP2015015335A JP 2015015335 A JP2015015335 A JP 2015015335A JP 2013140449 A JP2013140449 A JP 2013140449A JP 2013140449 A JP2013140449 A JP 2013140449A JP 2015015335 A JP2015015335 A JP 2015015335A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
metal substrate
bonding material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013140449A
Other languages
English (en)
Inventor
笹岡　達雄
Tatsuo Sasaoka
達雄 笹岡
南尾　匡紀
Masanori Nano
匡紀 南尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013140449A priority Critical patent/JP2015015335A/ja
Publication of JP2015015335A publication Critical patent/JP2015015335A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】電力変換を行うなどの半導体装置のように発熱量の多い大型且つ薄型の半導体素子の組立時の割れを防止し、接合信頼性を向上させるタブ構造を有する半導体装置を提供する。
【解決手段】金属基板３と、金属基板３上に配置された半導体素子１とを備え、金属基板３と半導体素子１の接合部における接合材２の厚みが半導体素子１の中心から外周部にいくほど厚くなるように、金属基板３に凹凸を設けて、熱応力を緩和できると共に、良好な熱伝導を可能とする構成とした。
【選択図】図１

Description

本発明は、電力の制御や変換などを行う半導体装置に関する。
近年、地球温暖化や原油価格高騰などにより、省エネルギーに関する開発機運が世界中で広まりつつある。中でも太陽光発電など再生可能エネルギーの利用技術は省エネ社会のキーテクノロジーといわれている。このような再生可能エネルギーの利用技術において、パワー半導体装置は、発電された電力を使用できる電力に変換する装置であり、発電用途以外にも電動機を動かすためのインバータ装置や照明器具への電力供給遮断装置など、さまざまな用途に使用されている。
図１１と１２は、特許文献１に示された従来の半導体装置に関する図である。図１１は、従来の半導体装置の断面図であり、図１２は、従来の半導体装置の平面図である。
図１１、図１２に示すように、従来の半導体装置における半導体素子１１は、一方の電極がはんだ材料１２により金属部材１３に接合され、反対側の電極が金属材質のワイヤー１４により接続されることで、素子の両電極が外部端子と接合されている。このとき、この半導体装置は、はんだ接合であるが故に、後工程などの熱ではんだ材料１２が再溶融して位置ズレや傾きが生じて、後の電極接合が出来なく可能性がある。そのため、特許文献１では、これを回避するために、半導体素子１１の周囲に溝１５を設けて、はんだが流れることを防止している。
また、近年、半導体素子は、１つの素子で大電力を流せるようにするために、大型化してきている。さらに、半導体装置は、損失を減らすために、電流が流れている時の抵抗値を減らすべく素子の薄型化が進んできている。また、大電流化に伴う素子の発熱量も大きくなるため、より多くの熱を素子から接合された金属部に伝え、且つ発熱時の熱応力に耐える構造体が望まれている。
特許第３８３６０１０号公報
しかしながら、本発明者らが検討した結果、半導体素子の大型化により、半導体素子の自己発熱による熱応力が大きくなることがわかった。さらには、その応力は半導体素子の端部で最も大きくなるため、その応力を緩和するために接合材料の厚みを厚くする必要が出てくることがわかった。ところが、接合材料の厚みを厚くすると上部からの荷重に対して変形しやすくなり、半導体素子が薄型化していると、次工程のワイヤーボンディングなどの接合時の衝撃で半導体素子が割れるという不具合が発生する可能性がある。また、半導体素子で発生する熱を効率良く金属基板に熱伝導させるには、接合材料の厚みを薄くする必要がある。したがって、従来の半導体装置の構成では、熱応力を緩和すべく接合材料の厚みを厚くすると共に、半導体素子の割れを回避して良好な熱伝導を可能とすることは困難であった。
前記課題を解決するために、本発明の半導体装置は、基板と、前記基板に接合材を介して接合された半導体素子と、前記半導体素子上に接合された導電路形成配線と、を備え、前記導電路形成配線の接合部の投影面を含む領域における前記半導体素子と前記基板との距離は、前記半導体素子の外周部における前記半導体素子と前記基板との距離より短いことを特徴とする。
本発明により、熱応力を緩和できると共に、良好な熱伝導を可能とする構成を有する半導体装置を提供することが出来る。
本発明の実施形態１にかかる半導体装置の内部構成を示す概略断面図 本発明の実施形態１にかかる半導体装置の内部構成の要部を示す断面図 本発明の実施形態１にかかる半導体装置の内部構成の要部を示す平面図 本発明の実施形態２にかかる半導体装置の内部構成の要部を示す平面図 本発明の実施形態２にかかる半導体装置の内部構成の要部を示す断面図 本発明の実施形態２にかかる半導体装置の内部構成の要部を示す平面図 本発明の実施形態２にかかる半導体装置の内部構成の要部を示す断面図 本発明の実施形態２にかかる半導体装置の内部構成の要部を示す平面図 本発明の実施形態２にかかる半導体装置の内部構成の要部を示す断面図 本発明の実施形態２にかかる半導体装置の内部構成の要部を示す平面図 従来の半導体装置の内部構成の要部を示す断面図 従来の半導体装置の内部構成の要部を示す平面図
以下、本発明の実施の形態について、図面を用いて説明する。なお、以下の説明において、同じ構成には同じ符号を付けて、適宜説明を省略している。
（実施の形態１）
図１は、本発明の実施の形態１にかかる半導体装置の内部構成を示す概略断面図である。
図１に示す半導体素子１は、はんだ材料からなる接合材２を介して、その裏面電極と銅材質などからなる金属基板３とが接合されている。また、半導体素子１は、金やアルミなどの材質で構成されたワイヤー４によって、金属基板３と接合された反対面に位置する電極とが接続されている。また、これらの構成は、エポキシ樹脂などからなる封止樹脂５に封止されることによって保護されている。なお、ワイヤー４は、導電路形成配線の一例であり、代わりに同じ材質のリボンを用いることもできる。また、本発明の半導体装置は、例えば、パワー半導体装置である。また、金属基板３は、基板の一例であり、例えばリードフレームである。
図２は、図１における金属基板３と半導体素子１の接合部分の断面図である。図３は、図１における金属基板３と半導体素子１の接合部分の平面図である。本実施の形態では、半導体素子１にワイヤー４が２本接続される状態で説明する。
本実施の形態の半導体装置では、図２に示すように、金属基板３上に、金属プレス加工やエッチング加工により凸部１０を設け、ワイヤー４が接合される部分の直下に配置していることを特徴とする。すなわち、本実施の形態の半導体装置の金属基板３は、ワイヤー４の接合部の投影面を含む領域に、凸部１０が形成されたことを特徴とする。さらに言い換えれば、本実施の形態の半導体装置は、ワイヤー４の接合部の投影面を含む領域における金属基板３と半導体素子１との距離（接合材２の厚さ）が、半導体素子１の外周部の投影面における金属基板３と半導体素子１との距離（接合材２の厚さ）よりも、短いことを特徴とする。この凸部１０は、図３に示すように、少なくともワイヤー４が半導体素子１の電極に接合している部分と同等かそれ以上の平面領域を有する形状である。なお、ワイヤー４のボンディング位置精度とボンディング後のワイヤー４の変形を考慮すると、ワイヤー４の径およびワイヤー４の接合長さに対して、凸部１０の平面領域の大きさを数十ミクロンから数百ミクロン大きくすることが望ましい。凸部１０は、例えば、金属基板３に形成された突起である。
また、金属基板３に対する凸部１０の高さは、ワイヤー４の太さや半導体素子１の形状で異なるが、例えば、外形サイズが５ｍｍで厚みが７０μｍの半導体素子に２５０μｍのワイヤーを接合する場合、凸部１０の高さは４０μｍとすることが好ましい。凸部１０の金属基板３に対する高さを４０μｍとすることで、ワイヤー４の下の接合材２の厚みを１０μｍとし、半導体素子１の外周部の接合材２の厚みを５０μｍとすることができる。厚みが７０μｍの半導体素子１に太さが２５０μｍのワイヤー４を接合させたときに半導体素子１が割れないようにするためには、接合材２の厚みは１０μｍ以下が望ましいことが、発明者らの実験により判明している。また、同じ条件で外形サイズが５ｍｍの半導体素子１にワイヤー４を接合させた場合、半導体素子１の外周部における接合材２の厚みを５０μｍ以上とすることで、接合材２にクラックが発生しないことも発明者らの実験と数値解析により判明している。これらの実験等の結果に基づいて、本実施の形態では、ワイヤー４の下における接合材２の厚みが１０μｍ以下となり、半導体素子１の外周部における接合材２の厚みが５０μｍ以上となる構成を実現するために、金属基板３のワイヤー４の下に該当する箇所に、凸部１０を設けている。
本実施の形態の半導体装置は、凸部１０を備えることによって、半導体素子１のワイヤー４が接合される直下の接合材２の厚みを薄くすることができる。そして、やわらかいはんだ材などからなる接合材２の厚みが薄くなることで、次工程のワイヤーボンディングによる衝撃や荷重による半導体素子１の縦方向の変形量を抑制することで割れを防止することができる。なお、本実施の形態の半導体装置は、図２等に示すようにワイヤー４に対応する中央部にのみ凸部１０を形成しているため、半導体素子１の外周部（端部）においては、接合材２の厚みを大きくすることができる。そのため、半導体素子１の外周部においては、半導体素子１から発生する熱によって半導体素子１及び金属基板３の熱膨張差に基づいて発生する半導体素子１端部の応力を、緩和することができる。
続いて、本実施の形態における半導体装置の製造方法を説明する。
先ず、凸部１０を形成した金属基板３を用意する。金属基板３には、マスク版を用いたエッチングによるやプレス金型を用いた加工により、凸部１０を形成することができる。
次に、接合材２を金属基板３に塗布する。なお、このとき、接合材２と金属基板３の濡れ性および接合力を確保するために、あらかじめ金属基板３上に銀めっきなどの表面処理を施しておくことが好ましい。
次に、接合材２上に、半導体素子１をダイボンド装置などで載置し、押圧部を用いて一定荷重を加えて押圧する。この押圧部を用いた押圧により、接合材２を半導体素子１外周部に向けて押し出し、凸部１０とそれ以外の箇所で異なる、所望の接合材２の厚みを確保する。この時、接合材２を流動させることによって、金属基板３に形成された凸部１０の隙間に接合材２が充填され、空隙など接合阻害となる要因を排除することができる。
次に、接合材２をリフローなどで加熱して溶融させることで、金属基板３や半導体素子１の電極と拡散接合させる。
次に、半導体素子１と金属基板３とをワイヤー４によるワイヤーボンド工程において接合するが、ワイヤー４を超音波接合させる凸部１０上における接合材２の厚みを薄くしているため、超音波や荷重による衝撃に対して半導体素子１の割れを防止することができる。そして、トランスファーモールド法などによる樹脂封止を行うことで、半導体装置が完成する。
（実施の形態２）
図４は、本発明の実施の形態２にかかる半導体装置の内部構成の要部を示す断面図で、図５は図４に対応する平面図である。
本実施の形態では、前述の実施の形態１の半導体装置の金属基板３の代わりに、凸部８を設けた金属基板２３を用いること以外は、前述の実施の形態の構成と同様であるため、説明は省略している。金属基板２３上の凸部８は、マスク版とエッチングによる形成の他、プレス金型による加工により形成することができる。図５に示すように、本実施の形態では、半導体素子１中心部直下に円形状の凸部８を設けることで、前述の実施の形態１で示したワイヤー４一本一本の下に凸部を形成するのではなく、２本以上のワイヤーによる半導体素子１との接合部をまとめて凸部８を形成することにより、接合材２の塗布時の気泡かみ込みを、さらに抑制することができる。
更に、本実施の形態の変形例として、図６に示す断面図と図７に示す平面図のように、金属基板２４の表面から傾斜させるように半導体素子１中心部直下に凸部９を設けることにより、接合材２の塗布時の流れをさらに良くして、段差部にボイドが残りにくくすることができる。
（実施の形態３）
図８〜図１０は、本発明の実施の形態３にかかる半導体装置の内部構成の要部を示す図である。
本実施の形態では、前述の実施の形態１、２のように凸部８〜１０を形成するのではなく、金属基板２５に凹部６を半導体素子１の外形より内側に形成することで、ワイヤー４が接合される部分の直下より半導体素子１の端部直下の接合材２の厚みを大きくすることを特徴とする。金属基板２５の凹部６の深さは、例えば４０μｍとすることで、ワイヤー４直下の接合材２の厚みを１０μｍとし、半導体素子１の外周部直下の接合材２の厚みを５０μｍとすることができる。そのため、前述の実施の形態１と同様に、半導体素子１のワイヤーボンディングによる割れ防止と接合材２の応力によるクラック発生を防止することができる。なお、この凹部６の領域は、平面的に外側で半導体素子１の外形部より大きく、内側でワイヤー４が半導体素子１と接合される領域よりも大きいことが必要である。具体的には、半導体素子１を配置する精度が１００μｍ程度であることを考慮して、凹部６の外側寸法を半導体素子１の外形サイズより１００μｍ大きくし、ワイヤーボンディング位置精度を考慮して、凹部６の内側寸法をワイヤー４の接合部分の直下より数十μｍから数百μｍ大きくすることが望ましい。
また、本実施の形態の変形例として、図１０に示すように、最も熱応力が大きくなる半導体素子１の４隅であるコーナー部にのみ凹部７を設けた金属基板２６を用いることによって、クラックなどによる信頼性低下要因を排除することもできる。
以上の実施の形態１〜３では、接合材にはんだ材料を用いる場合について説明した。しかし、接合材としては、はんだ材料に限らず、銀ペースト材料や焼結させることにより金属と同等の組成となるナノ粒子を含んだペーストなども、使用することができる。また、凸部又は凹部を設ける金属基板は、リードフレームのみならず、セラミック基板などの絶縁材質上に形成された金属配線も使用することができる。また、半導体素子１は、パワーデバイスで代表的な素子であるＩＧＢＴの他、ダイオードも適用可能である。
上記の通り、本発明はパワー半導体装置の信頼性を改善するものであり、例えば様々な発電の電力変換を行うパワーコンディショナや、電気自動車、家電など各種モータ駆動制御用のみならず、ＬＥＤやレーザーダイオードなど高発熱体の実装など、幅広い用途に利用できるものである。
１ 半導体素子
２ 接合材
３、２３、２４、２５、２６ 金属基板
４ ワイヤー
５ 封止樹脂
６、７ 凹部
８、９、１０ 凸部

Claims (8)

  1. 基板と、
    前記基板に接合材を介して接合された半導体素子と、
    前記半導体素子上に接合された導電路形成配線と、を備え、
    前記導電路形成配線の接合部の投影面を含む領域における前記半導体素子と前記基板との距離は、前記半導体素子の外周部における前記半導体素子と前記基板との距離より短い、
    半導体装置。
  2. 前記基板は、前記半導体素子の投影面の外周部を含む領域に凹部が形成された、
    請求項１記載の半導体装置。
  3. 前記凹部は、前記半導体素子の投影面の外周部に沿って、前記半導体素子の全週に形成された、
    請求項２記載の半導体装置。
  4. 前記凹部は、前記半導体素子の４隅に形成された、
    請求項２記載の半導体装置。
  5. 前記基板は、前記導電路形成配線の接合部の投影面を含む領域に凸部が形成された、
    請求項１記載の半導体装置。
  6. 前記凸部は、前記半導体素子の中心部に向かって傾斜した形状である、
    請求項５記載の半導体装置。
  7. 前記接合材が、はんだ材料である、
    請求項１から６いずれか１項記載の半導体装置。
  8. 前記接合材が、導電粒子を含む樹脂成分または金属ナノ粒子の焼結した材料である、
    請求項１から６いずれか１項記載の半導体装置。
JP2013140449A 2013-07-04 2013-07-04 半導体装置 Pending JP2015015335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013140449A JP2015015335A (ja) 2013-07-04 2013-07-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013140449A JP2015015335A (ja) 2013-07-04 2013-07-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2015015335A true JP2015015335A (ja) 2015-01-22

Family

ID=52436872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013140449A Pending JP2015015335A (ja) 2013-07-04 2013-07-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2015015335A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014141399A1 (ja) * 2013-03-13 2017-02-16 トヨタ自動車株式会社 半導体装置
JP2017084921A (ja) * 2015-10-27 2017-05-18 三菱マテリアル株式会社 パワーモジュール
JP2019197795A (ja) * 2018-05-09 2019-11-14 株式会社デンソー 半導体装置およびその製造方法
DE102019218546A1 (de) 2018-12-05 2020-06-10 Mitsubishi Electric Corporation Halbleitervorrichtung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014141399A1 (ja) * 2013-03-13 2017-02-16 トヨタ自動車株式会社 半導体装置
JP2017084921A (ja) * 2015-10-27 2017-05-18 三菱マテリアル株式会社 パワーモジュール
JP2019197795A (ja) * 2018-05-09 2019-11-14 株式会社デンソー 半導体装置およびその製造方法
JP7127349B2 (ja) 2018-05-09 2022-08-30 株式会社デンソー 半導体装置およびその製造方法
DE102019218546A1 (de) 2018-12-05 2020-06-10 Mitsubishi Electric Corporation Halbleitervorrichtung
US11031324B2 (en) 2018-12-05 2021-06-08 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JP5518000B2 (ja) パワーモジュールとその製造方法
JP6685470B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP2015220429A (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP6287789B2 (ja) パワーモジュール及びその製造方法
WO2018061517A1 (ja) パワーモジュール、その製造方法および電力変換装置
CN109168320B (zh) 半导体装置
CN109698179B (zh) 半导体装置及半导体装置的制造方法
US20170084521A1 (en) Semiconductor package structure
JP2009105266A (ja) 半導体装置の製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP4967277B2 (ja) 半導体装置およびその製造方法
JP2015015335A (ja) 半導体装置
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
JP5899952B2 (ja) 半導体モジュール
JP5869285B2 (ja) 半導体装置
JP2017054878A (ja) 半導体モジュール
JP5840102B2 (ja) 電力用半導体装置
JP2013149796A (ja) 半導体装置及びその製造方法
JP2017017204A (ja) 半導体装置の製造方法
JP2017092168A (ja) 半導体モジュール及び電力変換装置
US10872846B2 (en) Solid top terminal for discrete power devices
JP5884625B2 (ja) 半導体デバイス
JP2009016380A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20141021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150312