CN109168320B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109168320B
CN109168320B CN201780024543.9A CN201780024543A CN109168320B CN 109168320 B CN109168320 B CN 109168320B CN 201780024543 A CN201780024543 A CN 201780024543A CN 109168320 B CN109168320 B CN 109168320B
Authority
CN
China
Prior art keywords
metal
metal member
circuit pattern
semiconductor device
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780024543.9A
Other languages
English (en)
Other versions
CN109168320A (zh
Inventor
清水悠矢
藤野纯司
川岛裕史
作谷和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109168320A publication Critical patent/CN109168320A/zh
Application granted granted Critical
Publication of CN109168320B publication Critical patent/CN109168320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

半导体装置具备：引线框(25)；与引线框(25)电连接的半导体元件(8a)的电极(24)；导电性接合层(9a)，设置于引线框(25)与电极(24)之间，接合引线框(25)和电极(24)；以及金属线(22a)，具有与引线框(25)接合的第1端部(21a)及设置于导电性接合层内(9a)的躯体部，躯体部沿着引线框(25)的表面而延伸。即使用导电性接合层接合引线框和半导体元件的电极，也能够减小引线框与半导体元件之间的电阻。

Description

半导体装置
技术领域
本发明涉及具备半导体元件的半导体装置。
背景技术
在半导体装置中，作为将半导体元件接合到基板的电路图案时的接合材料，广泛使用焊接材料。另外，以半导体装置的低成本化、制造工序的简化为目的，将导电性粘接剂作为替代焊接材料的接合材料来使用的半导体装置也得到普及。
在利用导电性粘接剂将半导体元件接合到基板的电路图案的情况下，一般由铜、铝等形成半导体装置的电路图案，在电路图案的表面存在自然氧化膜，所以半导体元件和电路图案经由氧化膜而被接合。由于该氧化膜的存在，半导体元件与电路图案之间的电阻相比于没有氧化膜的情况而变大。另外，氧化膜的膜厚、膜质等的状态针对每个个体有偏差，所以存在半导体元件与电路图案之间的电阻、热阻针对每个个体有偏差这样的问题。
为了解决这样的问题点，在以往的半导体装置中，在利用导线键合装置(wirebonding device)将由难氧化性金属材料构成的导线的前端进行熔融而形成球状导线(ball-shaped wire)，并将球状导线载置到第1金属部件之后，对球状导线施加超声波来进行导线和第1金属部件的接合。由此，在第1金属部件的表面上存在的氧化膜被去除，作为连接电极的球状导线和第1金属部件不经由氧化膜而是通过金属结合被接合，使第1金属部件与连接电极之间的电阻小至能够忽略的程度(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2002-110750号公报
发明内容
然而，在专利文献1记载的以往的半导体装置中，虽然能够使第1金属部件和连接电极的电阻变良好，但由于连接电极的表面面积小，所以连接电极与导电性接合层之间的接触面积也变小，在导电性接合层内流过电流的实质的剖面面积变小。其结果，存在无法使第1金属部件与第2金属部件之间的电阻充分变小这样的问题点。
本发明是为了解决如上所述的问题而完成的，其目的在于提供一种能够减小第1金属部件与第2金属部件之间的电阻的半导体装置。
本发明所涉及的半导体装置具备：第1金属部件；第2金属部件，与第1金属部件电连接；导电性接合层，设置于第1金属部件与第2金属部件之间，被接合到第1金属部件和第2金属部件；以及金属线，具有与第1金属部件接合的第1端部及设置于导电性接合层内的躯体部，躯体部沿着第1金属部件的表面而延伸。
根据本发明所涉及的半导体装置，对第1金属部件接合有端部的金属线的躯体部沿着第1金属部件的表面而延伸设置，所以能够增大金属线和导电性接合层的接触面积，能够减小通过导电性接合层接合的第1金属部件与第2金属部件之间的电阻。
附图说明
图1是示出本发明的实施方式1中的半导体装置的剖面图。
图2是示出本发明的实施方式1中的引线框和半导体元件的接合部的结构的放大剖面图。
图3是示出本发明的实施方式1中的引线框的与半导体元件的接合部的结构的放大俯视图。
图4是示出本发明的实施方式1中的其它结构的引线框的与半导体元件的接合部的结构的放大俯视图。
图5是示出本发明的实施方式1中的其它结构的引线框和半导体元件的接合部的结构的放大剖面图。
图6是示出本发明的实施方式1中的对半导体装置的金属线进行接合的制造方法的图。
图7是示出本发明的实施方式2中的半导体装置的剖面图。
图8是示出本发明的实施方式3中的半导体装置的剖面图。
图9是示出本发明的实施方式3中的电路图案和引线端子的接合部的结构的放大剖面图。
图10是示出本发明的实施方式3中的电路图案和引线端子的接合部的其它结构的放大剖面图。
图11是示出本发明的实施方式4中的半导体装置的剖面图。
图12是示出本发明的实施方式4中的半导体装置的IGBT和引线框的接合部的结构的放大剖面图。
图13是示出本发明的实施方式5中的半导体装置的剖面图。
图14是示出本发明的实施方式5中的半导体装置的IGBT和布线基板的接合部的结构的放大剖面图。
图15是示出本发明的实施方式5中的半导体装置的其它结构的IGBT和布线基板的接合部的结构的放大剖面图以及放大俯视图。
(符号说明)
1a、1b、1c、1h：引线框；2：IGBT；3：FWD；8a、8b：半导体元件；9a、9b、9c、9d、9e、9f：导电性接合层；13：绝缘基板；13a：电路图案；13b：绝缘层；13c：金属底板；16d、16e：壳体端子；17f、17g：引线端子；20：氧化膜；21a、21b、21c、21d、21e、21f、21g、21i、21j：第1端部；22a、22b、22c、22d、22e、22f、22g、22i、22j：金属线；23a、23b、23c、23d、23e、23f、23g、23i、23j：第2端部；24：电极(第2金属部件)；25：第1金属部件；29g、29h、29i、29j：接合部；35：布线基板；35a：电路图案；35b：基材部；35c：通孔；37：管脚端子。
具体实施方式
实施方式1.
首先，说明本发明的实施方式1中的半导体装置的结构。图1是示出本发明的实施方式1中的半导体装置的剖面图。
在图1中，半导体装置100为如下结构：在成为半导体装置的壳体的密封树脂内，一体地形成作为功率用的半导体元件的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)和FWD(Free Wheeling Diode：续流二极管)、形成有用于对IGBT的开关进行控制的集成电路(Integrated Circuit，以下称为IC)的IC芯片、二极管等控制用的半导体元件、以及作为对各半导体元件进行布线的布线部件的引线框。
半导体装置100具备：作为布线部件的引线框1a、1b、1c；与引线框1a接合的作为功率用的半导体元件的IGBT2和FWD3；以及与引线框1c接合的控制用的半导体元件8a、8b。另外，IGBT2以及FWD3通过铝等的金属导线5a、5b而与引线框1b电连接，金属导线5a、5b被接合到在和与引线框1a接合的一侧相反的一侧的面所设置的电极。而且，控制用的半导体元件8a、8b通过铝等的金属导线12a、12b而与IGBT2电连接，该金属导线12a、12b被接合到在和与引线框1c接合的一侧相反的一侧的面所设置的电极。
在对表面接合有IGBT2以及FWD3的引线框1a的背面设置有绝缘层6，在绝缘层6的背面设置有由铝、铜等热传导率高的金属材料构成的金属板7。绝缘层6是用于确保引线框1a和金属板7的电绝缘并且将来自IGBT2以及FWD3的热传热给金属板7的层。绝缘层6是将二氧化硅粒子、氧化铝粒子、氮化铝粒子等热传导率高的绝缘物的粒子混合到环氧树脂等绝缘物的树脂而形成的，同时实现散热性和绝缘性。金属板7使从IGBT2以及FWD3传热来的热经由绝缘层6向金属板7的面方向扩散，传热给设置于金属板7背面的散热器(未图示)，由IGBT2以及FWD3发出的热从散热器被散热到半导体装置100的外部。
用向环氧树脂混合二氧化硅粒子而形成的密封树脂10，来密封引线框1a及与引线框1a接合的IGBT2和FWD3、引线框1b、引线框1c及与引线框1c接合的控制用的半导体元件8a、8b、绝缘层6、金属板7、以及将各元件、各引线框进行电连接的金属导线5a、5b、12a、12b，而一体地形成半导体装置100。如图1所示，引线框1a、1b、1c各自的一端侧露出到密封树脂10的外部，构成外部端子11a、11b、11c。半导体装置100经由外部端子11a、11b、11c而与外部的电气电路电连接。
引线框1a、1b、1c由铝或者铜等易于被氧化的金属材料形成。在此，易于被氧化的金属材料是指比金、银等贵金属(Precious metal)材料更易于被氧化的金属材料，是指贱金属(Base metal)材料。更具体而言，在本发明中所称的贱金属材料优选为铝(Al)、铜(Cu)、镍(Ni)、锡(Sn)中的任意金属材料，包括以铝、铜、镍、锡中的任意金属材料为主成分的合金。另外，具体而言，在本发明中所称的贵金属材料优选为金(Au)、银(Ag)中的任意金属材料，包括以金、银中的任意金属材料为主成分的合金。
另外，比较在本发明中所说的两种金属材料时的不易氧化性、易氧化性能够根据成为这两种金属材料的主成分的金属元素的离子化倾向的大小关系来说明。即，离子化倾向越小的金属材料，则是越不易被氧化的金属材料，离子化倾向越大的金属材料，则是越易于被氧化的金属材料。例如，在按照离子化倾向从小到大的顺序列举上面例示的贵金属材料和贱金属材料时为金、银、铜、锡、镍、铝。因此，在按照不易被氧化的顺序列举时为金、银、铜、锡、镍、铝。另外，关于以这些金属元素为主成分的合金也是同样的，例如银合金比铜合金更不易被氧化，铜合金比铝合金更不易被氧化。
此外，在本发明中所称的贱金属材料以及贵金属材料不限于上面例示的金属材料，而也可以是其它金属材料。上面例示的金属材料在工业上被广泛使用，并由于易于获得等而在工业上是优选的。另外，以下，在将金属材料以其金属元素的名字来称呼的情况下，该金属材料除了由该金属元素单体构成的纯金属的情况以外还包括以该金属元素为主成分的合金的情况，仅在需要区分纯金属和合金的情况下，将纯金属和合金进行明示来说明。
引线框1a、1b、1c由铝或铜形成，但对于在引线框1a、1b、1c的一端侧所设置的外部端子11a、11b、11c，为了通过焊接而与外部的电气电路连接，也可以实施镀镍、镀银等用于使与焊接材料之间的润湿性变良好的金属化处理。
关于引线框1a，对于在密封树脂10的内部所设置的部分也实施用于使与焊接材料之间的润湿性变良好的金属化处理，在引线框1a上通过焊接材料4a和焊接材料4b而接合有IGBT2和FWD3。
关于引线框1b，也可以对于在密封树脂10的内部所设置的部分也实施金属化处理，但也可以不实施金属化处理。引线框1b由铝或铜等易于被氧化的金属材料形成，但金属导线5b由于通过使用导线键合装置等的超声波接合来接合，所以引线框1b上的氧化膜通过在接合时所施加的超声波而被去除，引线框1b和金属导线5b通过金属结合而被接合。
引线框1c形成如下结构：对于在密封树脂10的内部所设置的部分未实施基于镀银的金属化处理，作为引线框1c的母材的铝或者铜露出到表面的结构；或者，以铝或铜为母材而对表面实施镀镍或镀锡得到的结构。即，引线框1c的密封树脂10的内部的部分的表面由贱金属材料形成。引线框1c与控制用的半导体元件8a及8b通过导电性接合层9a以及9b而被接合。
导电性接合层9a、9b例如是向环氧树脂、硅树脂混合直径为1μm以上且10μm以下的球状或者鳞片状的银、铜等的金属粒子而得到的导电性粘接剂。在环氧树脂中或在硅树脂中，多个金属粒子相互接触地存在，所以通过金属粒子彼此的接触而进行电传导和热传导。其结果，控制用的半导体元件8a、8b和引线框1c通过导电性接合层9a、9b而电气性以及热性地连接。因此，作为用于导电性粘接剂的金属粒子，优选粒子表面不易被氧化的贵金属粒子，更优选银粒子。
另外，作为在导电性粘接剂中含有的金属粒子，既可以以单一成分来使用作为直径为1nm以上且小于1000nm的金属粒子的金属纳米粒子，或者也可以混合使用直径为1μm以上10μm以下的金属粒子和金属纳米粒子。在使导电性粘接剂含有金属纳米粒子并加热到金属纳米粒子的烧结温度以上时，金属纳米粒子与其它金属粒子进行金属结合而成为烧结体，所以能够得到比不合有金属纳米粒子的导电性粘接剂更好的电传导和热传导，因此是优选的。此外，此处所称的金属粒子是指直径为1nm以上且小于1000nm的金属纳米粒子和直径为1μm以上且10μm以下的金属粒子这两方。
接下来，更详细地说明利用导电性接合层9a、9b得到的引线框1c和半导体元件8a、8b的接合部的结构。
图2是示出本发明的实施方式1中的引线框和半导体元件的接合部的结构的放大剖面图。图2的放大剖面图是示出图1中的引线框1c和控制用的半导体元件8a的接合部的结构的图。此外，在图2中，将半导体元件8a的与和引线框1c侧相反的一侧的电极接合的金属导线12a、12b进行省略来示出。
如图2所示，半导体元件8a是引线框1c的一部分，被接合到作为在由密封树脂10密封的半导体装置100的内部设置的区域的第1金属部件25。在第1金属部件25的表面，通过自然氧化而形成有氧化膜20。另外，在第1金属部件25的表面侧，设置有在一端具有第1端部21a并在另一端具有第2端部23a的金属线22a，第1端部21a和第1金属部件25的表面通过金属结合而被接合，第2端部23a和第1金属部件25的表面通过金属结合而被接合。同样地，在第1金属部件25的表面侧，设置有在一端具有第1端部21d并在另一端具有第2端部23d的金属线22d，第1端部21d和第1金属部件25的表面通过金属结合而被接合，第2端部23d和第1金属部件25的表面通过金属结合而被接合。
此外，此处所称的第1端部21a、21d和第1金属部件25的金属结合、以及第2端部23a、23d和第1金属部件25的金属结合是作为化学结合的一个形态的金属结合，是指以自由电子为媒介而成为阳离子的金属原子结合的状态。因此，第1端部21a、21d以及第2端部23a、23d各自和第1金属部件25不经由氧化膜而电连接。以下，虽然说明金属线22a，但金属线22d也为与金属线22a同样的构造。
如图2所示，金属线22a的第1端部21a的剖面面积大于金属线22a中的作为除了两端部以外的部分的躯体部的剖面面积。剖面面积比金属线22a的躯体部的剖面面积大的第1端部21a被形成为相对第1金属部件25的表面按照突起状隆起，而接合到第1金属部件25的表面。金属线22a通过利用导线键合装置的超声波接合而被接合到第1金属部件25的表面。
在利用导线键合装置的超声波接合中，有在接合起点形成球而进行超声波接合的球键合、和在接合起点不形成球而进行超声波接合的楔形键合。图2所示的金属线22a的第1端部21a能够通过使用导线键合装置的球键合来形成。通过使金属线22a的第1端部21a的剖面面积大于金属线22a的躯体部的剖面面积，能够增大金属线22a的第1端部21a与第1金属部件25之间的金属结合的面积。另外，能够增大金属线22a的第1端部21a和导电性接合层9a的接触面积。其结果，能够减小导电性接合层9a与第1金属部件25之间的电阻。
金属线22a是在躯体部的表面具有比形成第1金属部件25的表面的金属材料更不易被氧化的金属材料的、躯体部的直径为20μm～100μm程度的细线。在第1金属部件25的表面是铝的情况下，金属线22a也可以在躯体部的表面具有比铝更不易被氧化的镍、铜，但更优选为，金属线22a优选具有更不易被氧化的贵金属材料。具体而言，金属线22a优选金线、银线或者在表面涂敷有贵金属材料的铜线。在本实施方式1中，金属线22a例如是直径为37.5μm的金线。
在第1金属部件25的表面上，以埋设有金属线22a的状态而设置导电性接合层9a，所以导电性接合层9a与金属线22a的表面接触，导电性接合层9a和金属线22a被电连接。金属线22a的躯体部设置于导电性接合层9a内，金属线22a的躯体部沿着被接合第1端部21a的第1金属部件25的表面而延伸。另外，金属线22a的躯体部设置于在第1金属部件25的表层存在的氧化膜上。金属线22a在除了两个端部以外的躯体部中，在与第1金属部件25的表面之间具有间隙，所以通过使导电性接合层9a进入到该间隙，导电性接合层9a还设置于金属线22a的躯体部与第1金属部件25的表面之间。其结果，金属线22a和导电性接合层9a的接触面积增大而金属线22a与导电性接合层9a之间的电阻降低，进而导电性接合层9a通过利用金属线22a的锚定效果而被牢固地接合到第1金属部件25的表面上。
金属线22a是金线，所以在金属线22a的表面不存在氧化膜，金属线22a通过由金属线22a的第1端部21a的表面面积和金属线22a的躯体部的表面面积构成的大的表面面积而与导电性接合层9a接触，所以导电性接合层9a和金属线22a以非常小的电阻而电连接。另外，金属线22a的第1端部21a及第2端部23a和第1金属部件25的表面通过金属结合而被接合，所以金属线22a与第1金属部件25之间的电阻也变得非常小。因此，虽然导电性接合层9a隔着氧化膜20而设置于第1金属部件25的表面上，但导电性接合层9a与第1金属部件25之间的电阻不会受到氧化膜20的影响而变得非常小。即，第1金属部件25和导电性接合层9a经由第1金属部件25和金属线22a的基于金属结合的接合部、金属线22a的躯体部及端部的表面和导电性接合层9a的接触面而以小的电阻被电连接。金属线22d也是同样的。
被超声波接合到第1金属部件25的表面上的金属线22a除了第1端部21a以外还具有沿着第1金属部件25的表面而延伸的躯体部，所以相比于在第1金属部件25的表面上仅超声波接合第1端部21a的情况，能够增大金属线22a与导电性接合层9a之间的接触面积，所以能够进一步减小金属线22a与导电性接合层9a之间的电阻。其结果，能够以更小的电阻对第1金属部件25和导电性接合层9a进行电连接。
并且，在导电性接合层9a上以接触的方式设置控制用的半导体元件8a的电极24。在电极24中，表面利用银等不易被氧化的金属材料而被金属化处理，半导体元件8a的电极24和导电性接合层9a不经由氧化膜而被电接合。电极24是设置于导电性接合层9a上并与导电性接合层9a电连接的第2金属部件。
根据以上的结构，设置有第1金属部件25的引线框1c和设置有作为第2金属部件的电极24的半导体元件8a通过导电性接合层9a而被接合，作为布线部件的引线框1c和半导体元件8a以小的电阻被电接合。
此外，在金属线22a以及22d并非是金线等贵金属线，而由比第1金属部件25更不易被氧化的贱金属材料形成金属线22a以及22d的躯体部表面的情况下，还可能有导电性接合层9a和金属线22a及22d经由在金属线22a以及22d的表面存在的自然氧化膜而电连接的情况。但是，即使在该情况下，由于金属线22a以及22d的躯体部表面相比于第1金属部件25的表面而不易被氧化，所以相比于第1金属部件25和导电性接合层9a仅经由第1金属部件25的表面的氧化膜而电连接的情况，能够减小第1金属部件25与导电性接合层9a之间的电阻。
图3是示出本发明的实施方式1中的引线框的与半导体元件的接合部的结构的放大俯视图。图3的放大俯视图是示出图2所示的接合部中的引线框1c的表面的结构的图。
在图3中，由虚线表示的四边形的内部的区域是引线框1c的一部分且在半导体装置100的内部所设置的第1金属部件25的表面上设置导电性接合层9a的接合区域。如图3所示，在第1金属部件25中，从接合区域的中心侧向外周侧呈放射状地设置有多个金属线22a、22b、22c、22d、22e以及22f。在图3中，将金属线的数量设为6，但不限于此，优选为多个即可。金属线22a、22b、22c、22d、22e以及22f分别具备第1端部21a、21b、21c、21d、21e以及21f，分别具备第2端部23a、23b、23c、23d、23e以及23f。各第1端部以及各第2端部通过金属结合而被接合到第1金属部件25的表面。在图3中，以在相邻的金属线彼此中交替地位于第1金属部件25上的接合区域的中心侧和外周侧的方式设置剖面面积比金属线的躯体部的剖面面积大的第1端部，但第1端部也可以全部位于第1金属部件25的接合区域的外周侧，还可以全部位于第1金属部件25的接合区域的中心侧。
另外，金属线22a、22b、22c、22d、22e以及22f也可以通过楔形键合来形成，使第1端部的剖面面积不大于金属线的躯体部的剖面面积，而以大致相同的结构来形成第1端部和第2端部。
如图3所示，在第1金属部件25的接合区域中，大致等角地呈放射状地设置有多个金属线，所以能够使在引线框1c内的第1金属部件25与由半导体元件8a的电极24构成的第2金属部件之间的导电性接合层9a中流过的电流均等地分散来抑制电流的集中，减小第1金属部件25与第2金属部件之间的电阻。
金属线22a的线膨胀系数在金的情况下是约15ppm/K，在银的情况下是约19ppm/K。金属线22a的线膨胀系数是导电性接合层9a的线膨胀系数(几十ppm/K以上)和半导体元件8a的线膨胀系数(约3ppm/K)的中间，所以通过将金属线22a设置于导电性接合层9a内并沿着第1金属部件25的表面而延伸，从而能够降低在导电性接合层9a中产生的热应力。其结果，能够提高半导体装置100的热可靠性。
另外，由于使在第1金属部件25的表面上超声波接合的金属线22a的躯体部沿着第1金属部件25的超声波接合的表面而延伸，所以能够通过1次的导线键合而在第1金属部件25的表面的宽范围中形成金属线22a。因此，能够以短的加工时间来有效地降低热应力，所以能够降低半导体装置100的制造成本。
另外，在导电性接合层9a中使用的导电性粘接剂的导电率以及热传导率有时与对第1金属部件25接合了端部的金属线22a～22f相比小1个位数～2个位数，所以通过如图3所示呈放射状地设置金属线22a～22f，金属线22a～22f将在半导体元件8a中流过的电流、半导体元件8a的发热从半导体元件8a的中心侧传递到外周侧，所以即使在使用导电性粘接剂将半导体元件8a接合到第1金属部件25的情况下，也能够使接合部的电传导以及热传导变得良好。在动作中的半导体装置中，半导体元件的中央部成为最高温，但在本发明的半导体装置100中，金属线22a～22f能够从半导体元件8a的中心侧向外周侧释放热，所以能够有效地降低动作中的半导体元件8a的温度。
在导电性粘接剂中包含的金属粒子是银粒子的情况下，如果银粒子相对导电性粘接剂的质量的含有率小于70wt％，则电传导以及热传导的改善效果变得特别大，所以优选呈放射状地设置金属线22a～22f。另外，在导电性粘接剂中包含的金属粒子是铜粒子的情况下，即使在铜粒子的含有率更高的情况下，仍可得到电传导以及热传导的改善效果，所以优选呈放射状地设置金属线22a～22f。
而且，通过如图3所示从第1金属部件25的接合区域的中心侧向外周侧呈放射状地设置金属线22a～22f，从而在第1金属部件25的接合区域的表面上涂敷导电性粘接剂的情况下，以金属线22a～22f为引导而使导电性粘接剂润湿蔓延到第1金属部件25的接合区域，所以能够使用生产率优良的点胶机(dispenser)而在第1金属部件25的接合区域中形成导电性粘接剂。在导电性粘接剂中包含的金属粒子的含有率小的情况下，导电性粘接剂易于流动，所以能够向金属线22a～22f的躯体部与第1金属部件25的表面之间的间隙容易地填充导电性粘接剂。此外，在导电性粘接剂中的金属粒子的填充率是85wt％以上的情况下，为了提高向窄的间隙的填充性，优选在金属粒子中包含直径小于1μm的金属纳米粒子。
图4是示出本发明的实施方式1中的其它结构的引线框的与半导体元件的接合部的结构的放大俯视图。图4的放大俯视图是与图3同样地示出图2所示的接合部中的引线框1c的表面的结构的图，与图3的结构不同的结构在于，金属线在第1端部与第2端部之间具备与第1金属部件通过金属结合来接合的接合部。此外，附加与图3相同的符号的部分表示相同或者对应的结构，省略其说明。
如图4所示，在第1金属部件25中，从第1金属部件25的接合区域的中心侧向外周侧呈放射状地设置有V字状的3根金属线22g、22h、22i。金属线22g在第1端部21g与第2端部23g之间具有接合部29g，接合部29g通过金属接合而被接合到第1金属部件25。同样地，金属线22h在第1端部21h与第2端部23h之间具有接合部29h，金属线22i在第1端部21i与第2端部23i之间具有接合部29i，接合部29h以及接合部29i分别通过金属结合而被接合到第1金属部件25。
在更详细说明时，关于金属线22g，具有比躯体部的剖面面积大的剖面面积的第1端部21g和第1金属部件25通过金属结合而被接合，第2端部23g和第1金属部件25通过金属结合而被接合。另外，在第1端部21g与第2端部23g之间设置有接合部29g，接合部29和第1金属部件25通过金属结合而被接合。金属线22h以及金属线22i也是同样的。
此外，在图4中，示出了1根金属线在第1端部与第2端部之间设置有1个接合部的情况，但设置于第1端部与第2端部之间的接合部的数量不限于1个，也可以设置多个接合部，各个接合部通过金属结合而被接合到第1金属部件25的表面。
图5是示出本发明的实施方式1中的其它结构的引线框和半导体元件的接合部的结构的放大剖面图。在图5的放大剖面图中，半导体元件的电极与金属线接触的结构不同于图2的结构。此外，附加与图2相同的符号的部分表示相同或者对应的结构，省略其说明。
如图5所示，关于与第1金属部件25超声波接合的金属线22a以及22d，躯体部的一部分与半导体元件8a的电极24接触，金属线22a以及22d不经由导电性接合层9a而与半导体元件8a的电极24电连接。因此，能够不经由导电性接合层9a而从金属线22a以及22d的躯体部向电极24传递热、电，所以能够进一步提高散热性，进一步减小第1金属部件25与半导体元件8a的电极24之间的电阻。
接下来，说明本发明的半导体装置的制造方法。
图6是示出本发明的实施方式1中的对半导体装置的金属线进行接合的制造方法的图。图6示出对由铝、铜等的在表面具有氧化膜的金属材料形成的第1金属部件25的表面使用利用导线键合装置的超声波接合来接合图3以及图4所示的金属线的方法。
如图6(a)所示，在作为引线框1c的一部分的第1金属部件25的表面存在氧化膜20。导线键合装置具有毛细管30，对设置于毛细管30的贯通孔插入有金线31。此外，也可以如上所述代替金线31而使用其它贵金属线、涂敷有贵金属的铜线等贱金属线。金线31经由毛细管30的贯通孔而从毛细管30的前端被陆续抽出到毛细管30的外部。从毛细管30的前端排出预定长的金线31，构成尾部32。
接下来，如图6(b)所示，导线键合装置通过放电而使从毛细管30的前端排出的尾部32熔融，在毛细管30的前端形成球33。能够根据形成球33之前的尾部32的长度来调整球33的直径，例如可以是金线31的直径的1.2倍～1.5倍程度。
接下来，如图6(c)所示，将在前端形成有球33的毛细管30的前端按压到第1金属部件25的表面，导线键合装置对毛细管30的前端施加超声波。其结果，第1金属部件25的表面的被按压有球33的部分的氧化膜20被去除。另外，球33由于所施加的超声波的能量而被熔融并变形，通过金属结合而与第1金属部件25的表面接合，形成第1端部21j。第1端部21j由于是将球33压破而形成的，所以第1端部21j的剖面面积大于金线31的剖面面积。
接下来，如图6(d)所示，导线键合装置将毛细管30的前端提起而离开第1金属部件25的表面，使毛细管30的前端移动到将第2端部23j接合到第1金属部件25的场所。由此，形成沿着第1金属部件25的表面而延伸的躯体部。然后，再次将毛细管30的前端按压到第1金属部件25的表面并施加超声波。其结果，毛细管30的前端所按压的部分的氧化膜20被去除，金线31变形而通过金属结合被接合到第1金属部件25的表面。
在图3所示的金属线在第1端部与第2端部之间不具有接合部的情况下，接着图6(d)的工序而进行图6(e)所示的工序。另一方面，在图4所示的金属线在第1端部与第2端部之间具有接合部的情况下，接着图6(d)的工序而进行图6(f)所示的工序。
在图6(e)所示的工序中，导线键合装置将金线31从第2端部23j切断。其结果，金属线22j成为如下结构：第1端部21j通过金属结合而被接合到第1金属部件25的表面，第2端部23j通过金属结合而被接合到第1金属部件25的表面。并且，在毛细管30的前端设置尾部32，再次返回到图6(a)的工序，将其它金属线接合到第1金属部件25的表面，如图3所示在第1金属部件25的表面设置多个金属线。
在图6(f)所示的工序中，在导线键合装置将接合部29j接合到第1金属部件25的表面之后，不切断金线31，将毛细管30的前端提起而离开第1金属部件25的表面，并横向移动，从而经由毛细管30的贯通孔陆续抽出的金线31成为接合部与第2端部之间的金属线22j。然后，使毛细管30的前端移动到将第2端部接合到第1金属部件25的场所，对毛细管30施加超声波，通过金属结合将金属线22j的第2端部接合到第1金属部件25的表面。通过这样的工序，如图4所示在第1端部与第2端部之间具有与第1金属部件25金属结合的接合部的金属线被设置于第1金属部件25的表面。
通过以上那样的工序，如图3或者图4所示对在引线框1c的一部分中设置的第1金属部件25的表面接合多个金属线之后，在第1金属部件25的表面上涂敷导电性粘接剂，在导电性粘接剂上，以使作为半导体元件8a的第2金属部件的电极24和导电性粘接剂相接的方式进行设置。然后，通过加热处理使导电性粘接剂硬化，第1金属部件25和半导体元件8a通过导电性粘接剂而被接合，在第1金属部件25的表面与作为半导体元件8a的电极24的第2金属部件之间形成导电性接合层9a。此外，也可以在配置半导体元件8a时，对半导体元件8a进行加压，如图5所示的半导体装置那样，使半导体元件8a的电极24和金属线22a、22d的躯体部接触。在该情况下，金属线22a、22d作为间隔件发挥功能，所以能够使导电性接合层9a的厚度恒定。
如上所述在引线框1c上用导电性接合层9a、9b接合半导体元件8a、8b。另外，在引线框1a上用焊接材料4a、4b接合IGBT2、FWD3，用金属导线5a、5b将IGBT2以及FWD3和引线框1b进行电连接，用金属导线12a、12b将半导体元件8a、8b和IGBT2进行电连接。并且，在引线框1a的与接合IGBT2以及FWD3的一侧相反的一侧设置绝缘层6，进而设置金属板7，将它们利用密封树脂10一体地密封，从而制造半导体装置100。
此外，在本实施方式1中，说明了在控制用的半导体元件8a以及8b和引线框1c的接合中使用导电性粘接剂的情况，但也可以在IGBT2以及FWD3和引线框1a的接合中使用导电性粘接剂。即使在IGBT2以及FWD3和引线框1a的接合中使用导电性粘接剂的情况下，在引线框1a的表面由铝、铜等易于被氧化的金属材料形成时，如上所述对引线框1a的表面的第1金属部件的表面接合在表面具有不易被氧化的金属材料的金属线，以埋设该金属线的状态设置导电性粘接剂即可。由此，能够省略在引线框1a的表面上实施镀银处理等的金属化处理，能够通过制造工序的简化来降低制造成本。
在将IGBT2或者FWD3用导电性粘接剂接合到引线框的情况下，相比于将控制用的半导体元件8a、8b用导电性粘接剂来接合的情况，在接合面中流过的电流密度更大。在作为接合到第1金属部件的表面的金属线例如使用直径为37.5μm的金线的情况下，能够在图2所示的结构的每1根金属线中流过18A的电流。因此，例如在IGBT2或者FWD3中流过的最大电流是100A的情况下，如图3所示将6根金属线接合到第1金属部件的表面即可。
如以上那样，在本发明的实施方式1的半导体装置中，对表面由易于被氧化的金属材料形成的引线框的表面，通过金属结合来接合在表面具有比引线框的表面的金属材料更不易被氧化的金属材料的金属线，以埋设该金属线的状态设置导电性接合层、即将金属线的躯体部设置到导电性接合层内，在导电性接合层上设置半导体元件，将引线框和半导体元件进行电连接，所以能够减小引线框与半导体元件之间的电阻。
另外，将与引线框的表面接合的金属线呈放射状地设置多个，所以能够实现半导体元件与引线框之间的电传导以及热传导的均匀化。另外，在引线框的表面呈放射状地设置的多个金属线发挥涂敷导电性粘接剂时的引导的作用，所以能够降低用于涂敷导电性粘接剂的制造成本。
实施方式2.
图7是示出本发明的实施方式2中的半导体装置的剖面图。在图7中，附加与图1相同的符号的部分表示相同或者对应的结构，省略其说明。与本发明的实施方式1不同的结构在于，半导体元件并非接合到引线框上而是接合到绝缘基板的电路图案上。
在图7中，在金属底板13c上设置由树脂或者陶瓷等绝缘物构成的绝缘层13b，并在绝缘层13b上设置作为由铜或者铝形成的布线部的电路图案13a，而构成绝缘基板13。IGBT2、FWD3以及控制用的半导体元件8a、8b被接合到绝缘基板13的电路图案13a。IGBT2以及FWD3用焊接材料4a、4b接合到电路图案13a，但也可以用导电性接合层接合到电路图案13a。半导体元件8a、8b用导电性接合层9a、9b接合到电路图案13a，但也可以用焊接材料接合到电路图案13a。
在将IGBT2、FWD3、半导体元件8a、8b等半导体元件用导电性粘接剂接合到电路图案13a的情况下，如实施方式1所示，在躯体部的表面具有比电路图案13a的表面的金属材料更不易被氧化的金属材料的金属线通过金属结合而接合到成为电路图案13a的接合面的第1金属部件的表面，半导体元件和电路图案13a以小的电阻被电连接。
并且，在接合有半导体元件的绝缘基板13的周围设置壳体14，IGBT2以及FWD3通过铝导线等金属导线5a、5b而被电连接到设置于壳体14的壳体端子16d，设置于壳体14的壳体端子16e和电路图案13a通过铝导线等金属线12c而被电连接。控制用的半导体元件8a、8b通过铝导线等金属导线12a、12b而与IGBT2电连接。并且，将壳体14的内侧用密封树脂10进行密封而构成半导体装置200。壳体端子16d以及16e是由铝、铜等导电率大的金属形成的布线部件，壳体端子16d以及16e中的向半导体装置200的外部露出的部分成为用于与外部的电气电路连接的外部端子11d以及11e。
这样，通过由导电性粘接剂构成的导电性接合层来接合的半导体元件并非如实施方式1所述限定于引线框，也可以如本实施方式2所述接合到绝缘基板的电路图案。即使在这样的情况下，即便对由铜、铝等贱金属材料形成的电路图案的表面不实施镀银等金属化处理，也能够减小半导体元件与作为布线部件的电路图案之间的电阻，将半导体元件和电路图案进行电连接。
实施方式3.
图8是示出本发明的实施方式3中的半导体装置的剖面图。在图8中，附加与图1以及图7相同的符号的部分表示相同或者对应的结构，省略其说明。与本发明的实施方式1以及2不同的结构在于，将绝缘基板上的电路图案和作为布线部件的引线端子用导电性接合层进行了接合。
在图8所示的半导体装置300中，由铜、铝形成的电路图案13a和IGBT2、FWD3通过焊接材料4a、4b而被接合，电路图案13a和控制用的半导体元件8a、8b通过导电性接合层9a、9b而被接合。各半导体元件和电路图案13a的接合部与实施方式1同样地构成。
用于将各半导体元件和半导体装置300的外部的电气电路进行连接的外部端子11f以及11g设置于由铝、铜等贱金属材料形成的引线端子17f以及17g的一端。关于作为布线部件的引线端子17f以及17g，与设置有外部端子11f以及11g的一侧相反的一侧通过导电性接合层9c以及9d而被接合到作为布线部件的电路图案13a，引线端子17f和电路图案13a被电连接，引线端子17g和电路图案13a被电连接。引线端子17f和电路图案13a的接合部、以及引线端子17g和电路图案13a的接合部形成如在实施方式1中说明的结构，所以分别以小的电阻被电连接。
图9是示出本发明的实施方式3中的电路图案和引线端子的接合部的结构的放大剖面图。另外，图10是示出本发明的实施方式3中的电路图案和引线端子的接合部的其它结构的放大剖面图。图9是对电路图案的表面接合有金属线的结构的接合部，图10是对引线端子的表面接合有金属线的结构的接合部。
图9是电路图案13a由铜、铝等贱金属材料形成并对电路图案13a的表面未实施镀银等金属化处理的情况、或者对电路图案13a的表面实施镀镍或镀锡的情况。引线端子17f由铝或铜形成，对表面实施了镀银等金属化处理。
在图9中，电路图案13a为第1金属部件25，引线端子17f为第2金属部件。如在实施方式1中说明那样，对第1金属部件25的表面通过金属结合而接合有多个金属线22a、22d。并且，在作为第1金属部件25的电路图案13a与作为第2金属部件的引线端子17f之间设置有导电性接合层9c。其结果，作为布线部件的电路图案13a和作为布线部件的引线端子17f以小的电阻被电连接。
另一方面，在图10中，电路图案13a由铜、铝等贱金属材料形成，对电路图案13a的表面实施了镀银等金属化处理。引线端子17f是由铝或铜形成并对表面未实施金属化处理的情况、或者实施了镀镍或镀锡的情况。
在图10中，引线端子17f为第1金属部件25，电路图案13a为第2金属部件。如在实施方式1中说明那样，对第1金属部件25的表面通过金属结合而接合有多个金属线22a、22d。并且，在作为第1金属部件25的引线端子17f与作为第2金属部件的电路图案13a之间设置有导电性接合层9c。其结果，作为布线部件的电路图案13a和作为布线部件的引线端子17f以小的电阻被电连接。
此外，在图9以及图10中，说明了对电路图案13a或者引线端子17f中的某一方实施了镀银等金属化处理的情况，但在对电路图案13a以及引线端子17f这两方未实施镀银等金属化处理且两方的表面由易于被氧化的贱金属材料形成的情况下，对电路图案13a以及引线端子17f这两方的表面接合具有贵金属材料的表面的金属线，用导电性接合层9c来接合电路图案13a和引线端子17f即可。在该情况下，通过将被接合到引线端子17f侧的金属线和被接合到电路图案13a侧的金属线以不重叠的方式接合到各个第1金属部件的表面，不用使引线端子17f和电路图案13a的接合部的厚度变厚而能够得到良好的电传导以及热传导。
如本实施方式3所示，对绝缘基板13的电路图案13a接合设置有外部端子的引线端子17f，将电路图案13a和引线端子17f电连接，从而相比于将外部端子和电路图案用铝导线进行电连接，能够流过更多的电流。在通过焊接接合对绝缘基板13的电路图案13a接合IGBT2以及FWD3的情况下，即使在用比铝更不易被氧化的铜形成电路图案13a时，通过焊接接合时的加热处理，电路图案13a的表面也会被氧化得更多。在这样的情况下，一般为了去除电路图案13a的表面的氧化膜，如果不实施还原处理，则在用导电性粘接剂来接合电路图案13a和引线端子17f的情况下得不到良好的电传导。但是，通过如本实施方式3所示对电路图案13a的表面接合金线等不易被氧化的金属线，利用导电性粘接剂来接合电路图案13a和引线端子17f，从而能够得到良好的电传导。其结果，即使在对电路图案13a焊接接合IGBT2、FWD3的情况下，由于不需要还原处理，所以能够提高半导体装置300的生产率。
另外，作为通过本发明设置有外部端子的引线端子，能够使用由轻量、廉价的铝形成的引线端子，所以能够实现半导体装置的轻量化、低成本化。而且，通过对设置有外部端子的引线端子和电路图案这双方应用本发明，能够提高生产率而实现半导体装置的进一步的低成本化。
此外，在本实施方式3中，说明了在接合设置有外部端子的引线端子和电路图案的情况下对第1金属部件接合不易被氧化的金属线而得到良好的电传导的情况，但不限于此，例如在用作为布线部件的带状的金属板将半导体装置内部的不同的电路图案之间进行电连接的情况下，也可以对电路图案或者带状的金属板的一方或者两方的接合面接合比接合面的金属材料更不易被氧化的金属线，用由导电性粘接剂构成的导电性接合层来接合电路图案和带状的金属板。
实施方式4.
图11是示出本发明的实施方式4中的半导体装置的剖面图。在图11中，附加与图1相同的符号的部分表示相同或者对应的结构，省略其说明。与本发明的实施方式1不同的结构在于，将IGBT2以及FWD3用导电性接合层接合到设置有外部端子的引线框而代替接合到铝导线。
如图11所示，将利用焊接材料4a以及4b而与设置有外部端子11a的引线框1a接合的IGBT2以及FWD3，用导电性接合层9e以及9f接合到设置有外部端子11h的引线框1h。另外，IGBT2通过由金线构成的金属导线15a、15b而与控制用的半导体元件8a、8b电连接。
图12是示出本发明的实施方式4中的半导体装置的IGBT和引线框的接合部的结构的放大剖面图。图12是将图11的IGBT2的接合部的结构进行放大而示出的图。
如图12所示，作为功率用的半导体元件的IGBT2在纵向上具有电极26以及电极27。FWD3也同样地在纵向上具有2个电极(未图示)。电极26例如是IGBT2的发射极电极，电极27例如是IGBT2的集电极电极。在图12中，IGBT2的电极26为第1金属部件25，引线框1h为第2金属部件。
关于IGBT2，电极27和引线框1a通过焊接材料4a而被焊接接合，设置到引线框1a上。此外，IGBT2和引线框1a也可以如在实施方式1中叙述那样用导电性粘接剂来接合，在IGBT2的电极27或者引线框1a的表面由铜、铝等易于被氧化的金属形成的情况下，对电极27或者引线框1a的接合面接合金线等不易被氧化的金属线，用导电性粘接剂来接合IGBT2的电极27和引线框1a即可。
IGBT2的电极26由铝膜等易于被氧化的金属膜形成。如图12所示，通过利用导线键合装置的超声波接合，对IGBT2的电极26接合有作为用于与控制用的半导体元件8a电连接的金线的金属导线15a。在金属导线15a和电极26的接合部中形成有球键合部28。对于IGBT2的电极26的与引线框1h的接合区域即第1金属部件25的表面，通过金属结合而接合有由金线构成的金属线22a和22d。即，在金属线22a中，剖面面积比金属线22a的躯体部的剖面面积大的第1端部21a和电极26通过金属结合而被接合，第2端部23a和电极26通过金属结合而被接合，在金属线22d中，剖面面积比金属线22d的躯体部的剖面面积大的第1端部21d和电极26通过金属结合而被接合，第2端部23d和电极26通过金属结合而被接合。
也可以在利用导线键合装置的超声波接合中利用由金线构成的金属导线15a将控制用的半导体元件8a和IGBT2的电极26进行电连接的工序中，将金属线22a以及金属线22d通过相同的导线键合装置接合到电极26的第1金属部件25。由此，不需要用于将金属线22a以及金属线22d接合到IGBT2的电极26的第1金属部件25的新的工序，所以不会降低生产率而能够制造本发明的半导体装置。
在IGBT2的电极26的第1金属部件25的表面上，以埋设金属线22a以及金属线22d的状态设置有导电性接合层9e，在导电性接合层9e上设置有作为第2金属部件的引线框1h。在引线框1h由铝等易于被氧化的金属形成的情况下，对引线框1h的表面实施镀银等金属化处理。或者，也可以如在实施方式1中说明那样，对引线框1h不实施金属化处理而接合金等不易被氧化的金属线。由此，作为半导体元件的IGBT2和作为布线部件的引线框1h通过导电性接合层9e而被电连接，能够减小IGBT2与引线框1h之间的电阻而得到良好的电传导。
在将作为功率用的半导体元件的IGBT2以及FWD3和外部端子进行电连接的情况下，并非将铝导线而是将设置有外部端子的引线框直接接合到IGBT2、FWD3，从而相比于使用铝导线的情况，能够流过更多的电流。另外，不需要用于接合铝导线的多余的面积，所以能够减小设置有外部端子的引线框的面积，能够使半导体装置小型化。
另外，对于IGBT2、FWD3等电极由铝成膜来形成的半导体元件的电极，不用实施镀银等金属化处理，而能够用导电性粘接剂来接合半导体元件和作为布线部件的引线框，得到良好的电传导，所以能够提高生产率而低成本地制造半导体装置。
而且，在IGBT2以及FWD3的电极上接合设置有外部端子的引线框的情况下，接合部的可靠性成为问题，但由于接合到第1金属部件25的金属线作为间隔件发挥功能，所以能够充分地确保IGBT2以及FWD3与引线框之间的导电性接合层的厚度，所以可得到充分的接合可靠性。另外，通过如图3或者图4所示对第1金属部件均等地接合金属线，能够使导电性接合层的厚度在接合面内变得均等。
此外，在本实施方式4中，说明了用导电性接合层9e来接合IGBT2以及FWD3的电极和设置有外部端子的引线框1h的情况，但不限于此，即使在用导电性接合层来接合IGBT2以及FWD3的电极和半导体装置的内部的布线部件即板状的金属板的情况下，也能够设为同样的结构。
实施方式5.
图13是示出本发明的实施方式5中的半导体装置的剖面图。在图13中，附加与图7相同的符号的部分表示相同或者对应的结构，省略其说明。与本发明的实施方式2不同的结构在于，代替使用金属导线而是使用形成有电路图案的布线基板，利用导电性接合层来接合接合到绝缘基板上的IGBT2、FWD3以及壳体端子16d、16e。
如图13所示，在半导体装置500中，在绝缘基板13的电路图案13a上利用焊接材料4a以及4b接合有IGBT2以及FWD3，位于与和绝缘基板13接合的一侧相反的一侧的面的IGBT2的发射极电极和FWD3的阳极电极通过导电性接合层9e以及9f而被接合到布线基板35。另外，IGBT2的栅电极也通过导电性接合层9g而被接合到布线基板35。在环氧玻璃(glassepoxy)等的基材部35b的两面形成电路图案35a而构成布线基板35。电路图案35a由铜、铝等导电率高的金属形成。另外，布线基板35在基材部35b的缘部形成有通孔35c。
如图13所示，在半导体装置500的壳体14中设置有成为外部端子11d、11e的壳体端子16d、16e，壳体端子16d、16e的与外部端子11d、11e相反的一侧的端部被插入到布线基板35的通孔35c。并且，用导电性接合层9i来接合插入到通孔35c的壳体端子16d、16e和布线基板35的电路图案35a，将电路图案35a和壳体端子16d、16e进行电连接。另外，用导电性接合层9h来接合绝缘基板13的电路图案13a和布线基板35的电路图案35a，绝缘基板13的电路图案13a和布线基板35的电路图案35a被电连接。
图14是示出本发明的实施方式5中的半导体装置的IGBT和布线基板的接合部的结构的放大剖面图。图14是将图13的IGBT2的接合部的结构进行放大而示出的剖面图。FWD3的接合部也成为同样的结构。
如图14所示，作为第1金属部件25的IGBT2的电极26是发射极电极。电极26用铝膜等由易于被氧化的金属构成的膜形成。在电极26上超声波接合有金属线22a的第1端部21a和第2端部23a，金属线22a的躯体部沿着接合有第1端部21a的电极26的表面而延伸。另外，在IGBT2的栅电极2a上，仅接合有通过球键合而接合到栅电极2a的表面的第1端部36。
形成于布线基板35的电路图案35a是对IGBT2的电极26与FWD3的电极或壳体端子16e的电气布线、IGBT2的栅电极2a与壳体端子16d或控制用的半导体元件的电气布线进行构图而得到的。布线基板35与引线框不同，例如能够在同一布线基板35内形成栅极电位和发射极电位这样的不同的电位的电路图案，所以无需使用导线键合而能够形成半导体装置500内的电气电路，因此能够使半导体装置小型化。
如图14所示，在IGBT2的电极26与布线基板35的电路图案35a之间设置导电性接合层9e，导电性接合层9e埋设金属线22a的躯体部。即，在本实施方式5中，IGBT2的电极26、FWD3的电极是第1金属部件25，布线基板35的电路图案35a是第2金属部件。另外，仅接合有由比IGBT2的栅电极2a更不易被氧化的金属构成的第1端部36的栅电极2a也通过导电性接合层9g而被接合到布线基板35的电路图案35a。此外，也可以在布线基板35的电路图案35a侧设置金属线，将电路图案35a作为第1金属部件，将IGBT2、FWD3的与电路图案35a接合的一侧的电极作为第2金属部件。
图13以及图14所示的半导体装置500例如能够通过以下那样的工序来制造。首先，在绝缘基板13的电路图案13a上，利用焊接材料4a、4b来接合IGBT2以及FWD3。接下来，对IGBT2的电极26表面超声波接合金属线22a。同样地，对FWD3的电极表面超声波接合金属线。此外，也可以在将IGBT2以及FWD3焊接到绝缘基板13之前进行对IGBT2的电极26以及FWD3的电极超声波接合金属线的工序。
接下来，在IGBT2的接合有金属线22a的电极26上、FWD3的接合有金属线的电极上以及绝缘基板13的电路图案13a的预定的位置，利用点胶机等来供给导电性粘接剂。并且，使用定位夹具等将布线基板35的通孔35c插入壳体端子16d、16e，在导电性粘接剂上配置布线基板35的电路图案35a。接下来，向布线基板35的通孔35c涂敷导电性粘接剂。然后，进行加热而使导电性粘接剂硬化，从而形成图13所示的导电性接合层9e、9f、9g、9h、9i。之后，通过用密封树脂对IGBT2、FWD3、布线基板35等进行密封，能够制造半导体装置500。
图15是示出本发明的实施方式5中的半导体装置的其它结构的IGBT和布线基板的接合部的结构的放大剖面图以及放大俯视图。图15(a)是示出IGBT2和绝缘基板13以及布线基板35的接合部的结构的放大剖面图，图15(b)是示出绝缘基板13的表面侧的样子的放大俯视图。图15所示的半导体装置与图13以及图14所示的半导体装置不同的结构在于，不使用定位夹具而能够制造。
如图15(a)所示，在布线基板35的通孔35c内，设置有由金属构成的管脚端子37，绝缘基板13和布线基板35通过管脚端子37而被电连接。绝缘基板13的电路图案13a和管脚端子37通过导电性接合层9j而被接合，布线基板35的电路图案35a和管脚端子37通过导电性接合层9i而被接合。
另外，如图15(b)所示，关于利用焊接材料4a接合有IGBT2的绝缘基板13，在IGBT2的角部以及管脚端子37的周边，电路图案13a被去除一部分。因此，绝缘基板13构成为能够从形成有电路图案13a的一侧在IGBT2的角部以及管脚端子37的周边看到绝缘层13b。
图15所示的半导体装置与图13以及图14的半导体装置不同，不使用定位夹具而能够制造。在布线基板35为大型的情况下，定位夹具也变得大型，所以在想要使用定位夹具来定位时，处理变困难而作业性变差。另外，在想要不使用定位夹具而接合布线基板35时，面积小的栅电极2a的位置偏移变大，易于产生特性不良。
在图15所示的半导体装置中，如图15(b)所示去除了绝缘基板13中的IGBT2的角部以及管脚端子37的周边的电路图案13a，所以能够利用将IGBT2焊接到绝缘基板13的电路图案13a时的焊料的润湿力，唯一地确定IGBT2以及管脚端子37的位置。因此，如图15(b)所示对将IGBT2的角部以及管脚端子37的周边的电路图案13a去除后的绝缘基板13焊接IGBT2、FWD3之后，将2根以上的管脚端子37插入到布线基板35的通孔35c，从而能够进行布线基板35的定位。其结果，能够减小布线基板35的电路图案35a和IGBT2的位置关系的偏差，抑制发生特性不良。
在上述实施方式1～5中，说明了关于接合到第1金属部件的金属线将第1端部和第2端部这两方通过金属结合而接合到第1金属部件的表面的情况，但也可以仅将第1端部通过金属结合而接合到第1金属部件的表面。
另外，在上述实施方式1～5中，说明了导电性接合层为在环氧树脂、硅树脂中含有银粒子等金属粒子的导电性粘接剂的情况，但导电性接合层不限于此，也可以是焊接材料等其它导电性接合层。

Claims (17)

1.一种半导体装置，具备：
第1金属部件；
第2金属部件，与所述第1金属部件电连接；
导电性接合层，设置于所述第1金属部件与所述第2金属部件之间，被接合到所述第1金属部件和所述第2金属部件；以及
金属线，具有与所述第1金属部件接合的第1端部及设置于在所述第1金属部件与所述第2金属部件之间设置的所述导电性接合层内的躯体部，所述躯体部沿着所述第1金属部件的表面而延伸。
2.根据权利要求1所述的半导体装置，其中，
所述金属线的所述躯体部与所述第2金属部件接触。
3.根据权利要求1所述的半导体装置，其中，
所述金属线还具有第2端部，
所述第2端部被接合到所述第1金属部件。
4.根据权利要求3所述的半导体装置，其中，
所述金属线具有设置于所述第1端部与所述第2端部之间的接合部，所述接合部被接合到所述第1金属部件。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述半导体装置具有多个所述金属线，
呈放射状地设置多个所述金属线。
6.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述金属线的第1端部的剖面面积大于所述金属线的躯体部的剖面面积。
7.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述第1金属部件是贱金属或者含有贱金属的金属。
8.根据权利要求7所述的半导体装置，其中，
所述贱金属是铝、铜、镍、锡中的任意金属。
9.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述金属线的所述躯体部的表面是贵金属或者含有贵金属的合金。
10.根据权利要求9所述的半导体装置，其中，
所述贵金属是金、银中的任意金属。
11.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述导电性接合层是含有金属粒子的导电性粘接剂。
12.根据权利要求11所述的半导体装置，其中，
所述导电性粘接剂含有与所述金属粒子金属结合的金属纳米粒子。
13.根据权利要求1至4中的任意一项所述的半导体装置，具备：
半导体元件，具有电极；以及
引线框，与所述半导体元件的电极电连接，其中，
所述半导体元件的电极或者所述引线框中的某一方是所述第1金属部件，所述半导体元件的电极或者所述引线框中的另一方是所述第2金属部件。
14.根据权利要求1至4中的任意一项所述的半导体装置，具备：
电路图案，设置于接合有半导体元件的基板；以及
引线端子，与所述电路图案电连接，其中，
所述电路图案或者所述引线端子中的某一方是所述第1金属部件，所述电路图案或者所述引线端子中的另一方是所述第2金属部件。
15.根据权利要求1至4中的任意一项所述的半导体装置，具备：
半导体元件，具有电极；以及
电路图案，设置于接合有所述半导体元件的基板，与所述半导体元件的电极电连接，其中，
所述半导体元件的电极或者所述电路图案中的某一方是所述第1金属部件，所述半导体元件的电极或者所述电路图案中的另一方是所述第2金属部件。
16.根据权利要求1至4中的任意一项所述的半导体装置，具备：
半导体元件，具有第1电极及所述第1电极的背侧的第2电极；
第1电路图案，设置于接合有所述半导体元件的第1基板，与所述半导体元件的所述第1电极电连接；以及
第2电路图案，设置于接合有所述半导体元件的第2基板，与所述半导体元件的所述第2电极电连接，其中，
所述半导体元件的所述第2电极或者所述第2电路图案中的某一方是所述第1金属部件，所述半导体元件的所述第2电极或者所述第2电路图案中的另一方是所述第2金属部件。
17.根据权利要求16所述的半导体装置，其中，
所述第2基板具有通孔，
所述第2电路图案经由插入到所述通孔的管脚端子而与所述第1电路图案电连接。
CN201780024543.9A 2016-04-26 2017-04-13 半导体装置 Active CN109168320B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-088146 2016-04-26
JP2016088146 2016-04-26
PCT/JP2017/015077 WO2017187998A1 (ja) 2016-04-26 2017-04-13 半導体装置

Publications (2)

Publication Number Publication Date
CN109168320A CN109168320A (zh) 2019-01-08
CN109168320B true CN109168320B (zh) 2022-04-01

Family

ID=60161611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780024543.9A Active CN109168320B (zh) 2016-04-26 2017-04-13 半导体装置

Country Status (4)

Country Link
JP (1) JP6854810B2 (zh)
CN (1) CN109168320B (zh)
DE (1) DE112017002198T5 (zh)
WO (1) WO2017187998A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208739A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置
CN114503255A (zh) * 2019-10-04 2022-05-13 株式会社电装 半导体装置
JP7111140B2 (ja) * 2019-10-04 2022-08-02 株式会社デンソー 半導体装置
JP7421935B2 (ja) * 2020-01-06 2024-01-25 日立Astemo株式会社 半導体装置
JP7441071B2 (ja) * 2020-02-20 2024-02-29 株式会社日立ハイテク 凹面回折格子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110750A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 電子部品の製造方法並びに接続構造
CN104051401A (zh) * 2013-03-15 2014-09-17 瑞萨电子株式会社 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
JP2011238779A (ja) * 2010-05-11 2011-11-24 Mitsubishi Electric Corp 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110750A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 電子部品の製造方法並びに接続構造
CN104051401A (zh) * 2013-03-15 2014-09-17 瑞萨电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2017187998A1 (ja) 2017-11-02
JP6854810B2 (ja) 2021-04-07
CN109168320A (zh) 2019-01-08
JPWO2017187998A1 (ja) 2019-02-28
DE112017002198T5 (de) 2019-01-10

Similar Documents

Publication Publication Date Title
CN109168320B (zh) 半导体装置
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
US10256207B2 (en) Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
JP2000223634A (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2019186326A (ja) 半導体装置およびその製造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP3851760B2 (ja) 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置
JP5233853B2 (ja) 半導体装置
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP2017092389A (ja) 半導体装置
WO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
TWI296839B (en) A package structure with enhancing layer and manufaturing the same
US10236244B2 (en) Semiconductor device and production method therefor
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
JP6529823B2 (ja) 半導体装置および半導体装置の製造方法
JP5884625B2 (ja) 半導体デバイス
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN111952272A (zh) 半导体封装和形成半导体封装的方法
JP2014053406A (ja) 半導体装置およびその製造方法
JP3446829B2 (ja) 半導体装置
CN216698339U (zh) 一种芯片封装组件
CN110137092B (zh) 功率半导体器件制作方法及功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant