JP6529823B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6529823B2 JP6529823B2 JP2015104764A JP2015104764A JP6529823B2 JP 6529823 B2 JP6529823 B2 JP 6529823B2 JP 2015104764 A JP2015104764 A JP 2015104764A JP 2015104764 A JP2015104764 A JP 2015104764A JP 6529823 B2 JP6529823 B2 JP 6529823B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- silver
- solder
- sintered
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
Description
以下、本発明の一実施形態について、図1〜2および図9に基づいて説明する。
(リードフレーム)
図1は、本実施形態に係る半導体装置のリードフレーム18の上面図である。リードフレーム18は、1枚の金属板から打ち抜かれ、曲げ加工を施されたものであり、ダイパッド部2、インナーリード部3、アウターリード部4、フィン部8から成る。
図2は、封止部を除いた、本実施形態に係る半導体装置10の概略図である。図2の(a)が上面図であり、図2の(b)が側面図である。図7に示した従来の半導体装置110が封止部117を含むのと同様に、半導体装置10も半導体デバイスを保護するための封止部を含む。しかしながら、樹脂で形成された封止部は非透明であり、その内部が肉眼では見えない。このため、封止部の内部を図示しながら説明するために、封止部を完全に除いて、半導体装置10を示す。
図9は、カスコード回路1の回路図である。図2に示す半導体装置10には、カスコード回路1が形成されている。
図2に示すように、非銀メッキ領域6aは、ハンダ12の上に焼結銀14が乗り上げるのを防ぐために形成され、MOS−FET11とGaN−HEMT13との間に位置する。一般に、半導体装置の小型化のために、半導体装置に含まれる複数の半導体デバイスは近接して配置される。例えば、図2において、MOS−FET11とGaN−HEMT13との距離は、0.6mmである。
近接する2つの半導体デバイスをハンダによりダイパッド部に接合すると、ハンダのドッキングおよび再溶融などの問題が発生する。この問題を回避するために、近接する半導体デバイスの一方をハンダにより接合し、他方を熱伝導性のある樹脂により接合すると、別の2つの問題が発生する。
半導体装置10では、MOS−FET11がハンダ12でダイパッド部2に接合され、GaN−HEMT13が焼結銀14でダイパッド部2に接合される。また、硬化したハンダ12の上に焼結銀14となる焼結用銀ペーストが乗り上げないように、非銀メッキ領域6aが形成される。
以下、本発明の別の一実施形態について、図3〜4に基づいて説明する。
図3は、本実施形態に係る半導体装置のリードフレーム28の上面図である。リードフレーム28は、1枚の金属板から打ち抜かれ、曲げ加工を施されたものであり、ダイパッド部2、インナーリード部3、アウターリード部4、フィン部8から成る。
図4は、封止部を除いた、本実施形態に係る半導体装置20の概略図である。図4の(a)が上面図であり、図4の(b)が側面図である。図2と同様に、封止部の内部を図示しながら説明するために、封止部を完全に除いて、半導体装置20を示す。
以下、本発明の別の一実施形態について、図5〜6に基づいて説明する。
図5は、本実施形態に係る半導体装置のリードフレーム38の上面図である。リードフレーム38は、1枚の金属板から打ち抜かれ、曲げ加工を施されたものであり、ダイパッド部2、インナーリード部3、アウターリード部4、フィン部8から成る。
図6は、封止部を除いた、本実施形態に係る半導体装置30の上面図および側面図である。図2と同様に、封止部の内部を図示しながら説明するために、封止部を完全に除いて、半導体装置30を示す。
図5に示すように、リードフレーム38は非銀メッキ領域を有さない。さらに、図6において、MOS−FET11とGaN−HEMT13との距離は、わずか0.6mmである。これらにより、ハンダ12と焼結銀14とは、平面視において重なっている。同時に、ハンダ12の上に焼結銀14が乗り上げていないので、GaN−HEMT13は焼結銀14で安定して接合されている。
半導体装置30では、リードフレーム38は非銀メッキ領域を有さない。
カスコード接続されたMOS−FET11とGaN−HEMT13とを含む半導体装置10、20、30について上述では説明したが、本発明はこれに限らない。裏面とダイパッド部との間に電流が流れる半導体デバイスと、裏面とダイパッド部との間で熱が移動する半導体デバイスとを含む半導体装置に、本発明は有用である。なお、半導体デバイスの裏面は、ダイパッド部に接合される接合面である。
本発明の態様1における半導体装置(10、20、30)は、ダイパッド部(2)、第1半導体デバイス(MOS−FET11)、及び第2半導体デバイス(GaN−HEMT13)を含む半導体装置(10、20、30)であって、上記第1半導体デバイスは、ハンダ(12)により上記ダイパッド部に接合され、上記第2半導体デバイスは、焼結後の融点が上記ハンダの融点より高い焼結金属(焼結銀14)により上記ダイパッド部に接合され、上記ダイパッド部と上記焼結金属との間には、上記ハンダが挟まれてないことを特徴としている。
2、102 ダイパッド部
3、103 インナーリード部
4、104 アウターリード部
4D、104D ドレイン用リード端子
4G、104G ゲート用リード端子
4S、104S ソース用リード端子
5、5a〜c、105 銀メッキ領域
6a、6b 非銀メッキ領域
8、108 フィン部
9、109 丸孔
10、20、30、110 半導体装置
11、111 MOS−FET
12、112 ハンダ
13、113 GaN−HEMT
14、114 焼結銀
15、115 アルミ線
16、116 金線
18、28、38、118 リードフレーム
117 封止部
200 複数個多連状態となっているリードフレーム
Claims (4)
- ダイパッド部、第1半導体デバイス、及び第2半導体デバイスを含む半導体装置であって、
上記第1半導体デバイスは、ハンダにより上記ダイパッド部に接合され、
上記第2半導体デバイスは、焼結後の融点が上記ハンダの融点より高い焼結金属により上記ダイパッド部に接合され、
上記ダイパッド部は、所定面上に金属メッキされた第1領域、及び金属メッキされていない第2領域を有し、
上記第1半導体デバイスおよび上記第2半導体デバイスは上記第1領域に接合され、
上記第2領域は、平面視において、少なくとも、上記第1半導体デバイスおよび上記第2半導体デバイスの間に位置しており、
上記ダイパッド部と上記焼結金属との間には、上記ハンダが挟まれてないことを特徴とする半導体装置。 - 上記焼結金属を焼結した焼結温度が、上記ハンダの融点より低いことを特徴とする請求
項1に記載の半導体装置。 - 上記第1半導体デバイスは、上記第1半導体デバイスにおける上記ダイパッド部と対向する面の少なくとも一部を介して電流を流すデバイスであり、
上記第2半導体デバイスは、上記第1半導体デバイスより発熱量が大きいデバイスであることを特徴とする請求項1または2に記載の半導体装置。 - ダイパッド部、第1半導体デバイス、及び第2半導体デバイスを含む半導体装置の製造方法であって、
上記第1半導体デバイスをハンダにより上記ダイパッド部の所定面に接合する第1工程と、
上記第2半導体デバイスを焼結後の融点が上記ハンダの融点より高い焼結金属により上記ダイパッド部の上記所定面に接合する第2工程と、を含み、
上記第2工程の後に、上記第1工程を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015104764A JP6529823B2 (ja) | 2015-05-22 | 2015-05-22 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015104764A JP6529823B2 (ja) | 2015-05-22 | 2015-05-22 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219665A JP2016219665A (ja) | 2016-12-22 |
JP6529823B2 true JP6529823B2 (ja) | 2019-06-12 |
Family
ID=57581554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015104764A Active JP6529823B2 (ja) | 2015-05-22 | 2015-05-22 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6529823B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6710155B2 (ja) * | 2016-12-28 | 2020-06-17 | 株式会社ケーヒン | パワー半導体モジュール及びパワー半導体モジュールの製造方法 |
CN109088551A (zh) * | 2018-10-11 | 2018-12-25 | 浙江动新能源动力科技股份有限公司 | 一种过大电流的电路板结构 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066412A (ja) * | 2004-08-24 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置および半導体装置製造方法 |
JP2008235859A (ja) * | 2007-02-20 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2009277949A (ja) * | 2008-05-16 | 2009-11-26 | Panasonic Corp | 半導体装置とその製造方法 |
JP3144633U (ja) * | 2008-06-26 | 2008-09-04 | サンケン電気株式会社 | リードフレームおよび半導体装置 |
KR101204187B1 (ko) * | 2010-11-02 | 2012-11-23 | 삼성전기주식회사 | 소성 접합을 이용한 파워 모듈 및 그 제조 방법 |
EP2560468A1 (en) * | 2011-08-19 | 2013-02-20 | ABB Research Ltd. | Method of connecting elements of a plurality of elements to one another |
US9129838B2 (en) * | 2011-11-24 | 2015-09-08 | Sharp Kabushiki Kaisha | Semiconductor device and electronic apparatus |
JP2013153027A (ja) * | 2012-01-24 | 2013-08-08 | Fujitsu Ltd | 半導体装置及び電源装置 |
JP5936407B2 (ja) * | 2012-03-26 | 2016-06-22 | 株式会社日立製作所 | パワーモジュール製造方法 |
JP5921322B2 (ja) * | 2012-05-11 | 2016-05-24 | 三菱電機株式会社 | 半導体モジュールの製造方法 |
JP2014053403A (ja) * | 2012-09-06 | 2014-03-20 | Rohm Co Ltd | パワーモジュール半導体装置 |
WO2014065124A1 (ja) * | 2012-10-25 | 2014-05-01 | シャープ株式会社 | 半導体装置および電子機器 |
JP6065536B2 (ja) * | 2012-11-15 | 2017-01-25 | サンケン電気株式会社 | 半導体装置 |
JP2014135411A (ja) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
-
2015
- 2015-05-22 JP JP2015104764A patent/JP6529823B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016219665A (ja) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7466012B2 (en) | Power semiconductor package | |
JP2010123686A (ja) | 半導体装置およびその製造方法 | |
JPWO2015151273A1 (ja) | 半導体装置 | |
JP5776701B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
US20080146010A1 (en) | Semiconductor component comprising a semiconductor chip and method for producing the same | |
CN109168320B (zh) | 半导体装置 | |
US20150380374A1 (en) | Semiconductor device | |
JP5714157B1 (ja) | パワー半導体装置 | |
JP6440794B1 (ja) | 半導体装置 | |
JP6529823B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017050441A (ja) | 半導体装置 | |
US20140374926A1 (en) | Semiconductor device | |
JP2017092389A (ja) | 半導体装置 | |
JP2010287726A (ja) | 半導体装置 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2019510367A (ja) | 回路キャリアの製造方法、回路キャリア、半導体モジュールの製造方法、及び半導体モジュール | |
JP5025394B2 (ja) | 半導体装置及びその製造方法 | |
CN113257770A (zh) | 具有用于改进焊料空隙控制的径向辐条的电互连结构 | |
JP5613100B2 (ja) | 半導体装置の製造方法 | |
WO2015079808A1 (ja) | 半導体装置 | |
EP4246572A1 (en) | Semiconductor device | |
US11784167B2 (en) | Semiconductor device with metal film having openings | |
US20240178100A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6119553B2 (ja) | 電力用半導体装置およびその製造方法 | |
WO2020184304A1 (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6529823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |