JP2017084921A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2017084921A
JP2017084921A JP2015210446A JP2015210446A JP2017084921A JP 2017084921 A JP2017084921 A JP 2017084921A JP 2015210446 A JP2015210446 A JP 2015210446A JP 2015210446 A JP2015210446 A JP 2015210446A JP 2017084921 A JP2017084921 A JP 2017084921A
Authority
JP
Japan
Prior art keywords
semiconductor element
power module
circuit layer
peripheral side
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015210446A
Other languages
English (en)
Other versions
JP6572732B2 (ja
Inventor
東洋 大橋
Toyo Ohashi
東洋 大橋
長友 義幸
Yoshiyuki Nagatomo
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=58713218&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2017084921(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2015210446A priority Critical patent/JP6572732B2/ja
Publication of JP2017084921A publication Critical patent/JP2017084921A/ja
Application granted granted Critical
Publication of JP6572732B2 publication Critical patent/JP6572732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】回路層からの半導体素子の剥離を防止でき、冷熱サイクルでの信頼性の高いパワーモジュールを提供する。【解決手段】セラミックス基板11の一方の面に銅又は銅合金からなる回路層12が配設されたパワーモジュール用基板10と、回路層12の上面12aに搭載された半導体素子30とを備えたパワーモジュールであって、半導体素子30は、銀接合層31を介して回路層12の上面12aに接合されており、回路層12の上面12aには、半導体素子30の周縁部のうちの少なくともコーナー部分に、その周縁部に沿って凹溝部15が設けられ、凹溝部15の内周側面が、半導体素子30の外周側面と面一、又は該外周側面よりも内側に配設されている。【選択図】 図1

Description

本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュールに関する。
パワーモジュールに用いられるパワーモジュール用基板の回路層は、絶縁基板であるセラミックス基板の一方の面に金属板を接合することにより形成される。なお、この種のパワーモジュール用基板としては、セラミックス基板の他方の面にも熱伝導性に優れた金属板を接合することで金属層を設け、その金属層を介して放熱板を接合することも行われる。そして、パワーモジュール用基板の回路層の上面に、パワー素子等の半導体素子が搭載されることにより、パワーモジュールが製造される。
このようなパワーモジュール用基板において、回路層や金属層を構成する金属板に、アルミニウムやアルミニウム合金を使用することもあるが、一般には、銅又は銅合金が使用されることが多い。また、銅又は銅合金からなる回路層の上面に半導体素子を搭載するには、一般に、銀ペーストや酸化銀ペーストが用いられる。
例えば特許文献1では、酸化銀ペーストを用いており、酸化銀が還元されたAgの焼結体からなるAg焼結層を介して回路層の上面に半導体素子が接合することが行われている。そして、特許文献1には、Ag焼結層は、酸化銀が還元されることにより、非常に微細なAg粒子が生成されており、この微細なAg粒子が焼結することで、高温環境下でも十分な接合信頼性を維持できることが記載されている。また、Ag焼結層は、銅又は銅合金からなる回路層と直接接合されていることから、Ag焼結層と回路層との接合強度を高めることができ、冷熱サイクル時の熱応力に対しても十分な接合信頼性を得られることが記載されている。
特開2014‐96545号公報
しかし、半導体素子の使用温度が高くなるにつれて、冷熱サイクルはより一層大きくなっており、線膨張係数が比較的大きい銅又は銅合金からなる回路層には、冷熱サイクルによって大きな変形が生じる。そのため、半導体素子と回路層との熱膨張差によって、半導体素子が回路層から剥離しやすくなっており、パワーモジュールの信頼性を確保することが難しくなってきている。
本発明は、このような事情に鑑みてなされたもので、回路層からの半導体素子の剥離を防止でき、冷熱サイクルでの信頼性の高いパワーモジュールを提供することを目的とする。
本発明のパワーモジュールは、セラミックス基板の一方の面に銅又は銅合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層の上面に搭載された半導体素子とを備えたパワーモジュールであって、前記半導体素子は、銀接合層を介して前記回路層の上面に接合されており、前記回路層の上面には、前記半導体素子の周縁部のうちの少なくともコーナー部分に、該周縁部に沿って凹溝部が設けられ、該凹溝部の内周側面が、前記半導体素子の外周側面と面一、又は該外周側面よりも内側に配設されていることを特徴とする。
パワーモジュールの冷熱サイクルにおいて、半導体素子と回路層との熱膨張差により、銀接合層は引張力と圧縮力とを繰り返し受ける。この際、半導体素子のコーナー部分の銀接合層の端部において、応力が増大し、過大な歪みが発生するため、銀接合層の端部にクラックが生じることがあり、その結果、半導体素子が回路層から剥離される。
そこで、本発明のパワーモジュールでは、半導体素子の周縁部のうちの少なくともコーナー部分に、半導体素子の周縁部に沿って凹溝部を設けることにより、銀接合層の端部に発生する歪みを低減させることが可能である。これにより、回路層からの半導体素子の剥離を防止でき、パワーモジュールの冷熱サイクルでの信頼性を向上させることができる。
また、凹溝部は、半導体素子のコーナー部分に対応する回路層の上面に、部分的に形成するだけで十分に歪みを低減させることができるので、半導体素子の接合面積を十分に確保できるとともに、良好な放熱性能を維持できる。
本発明のパワーモジュールにおいて、前記凹溝部の幅が50μm以上とされ、前記凹溝部の深さが25μm以上100μm以下とされているとよい。
凹溝部の幅と深さを上記範囲に設定した場合に、さらに歪みを低減させることができる。
本発明によれば、回路層からの半導体素子の剥離を防止でき、パワーモジュールの信頼性を向上させることができる。
本発明の第1実施形態のパワーモジュールを示す断面図である。 図1に示すパワーモジュールの半導体素子側から視た平面図である。 図2に示すX‐X線に沿う断面図であって、パワーモジュールの回路層と半導体素子との接合部分の要部断面図である。 第2実施形態のパワーモジュールの半導体素子側から視た平面図であり、半導体素子の周縁部の全周に設けられた凹溝部を説明する図である。 凹溝部の内周側面を、半導体素子の外周側面よりも内側に配設した場合を説明するパワーモジュールの回路層と半導体素子との接合部分の要部断面図である。 解析モデルを説明するパワーモジュールの回路層と半導体素子との接合部分の要部断面図であり、(a)が凹溝部を有しないモデルA1、(b)が凹溝部内に銀接合層を充填したモデルA2、(c)が凹溝部内に銀接合層を充填せずに構成したモデルA3を示す。 解析モデルを説明するパワーモジュールの回路層と半導体素子との接合部分の要部断面図であり、(a)が半導体素子の外周側面と凹溝部の内周側面とを面一に設けて凹溝部の外周側面を半導体素子の外側に配設したモデルB1、(b)が半導体素子の外周側面と凹溝部の外周側面とを面一に設けて凹溝部の内周側面を半導体素子の内側に配設したモデルB2を示す。 モデルB1において凹溝部の深さHを変量した場合の1サイクル当たりの累積歪み相対量の変化を表すグラフである。 モデルB1において凹溝部の幅Wを変量した場合の1サイクル当たりの累積歪み相対量の変化を表すグラフである。 モデルB2において凹溝部の深さHを変量した場合の1サイクル当たりの累積歪み相対量の変化を表すグラフである。 モデルB2において凹溝部の幅Wを変量した場合の1サイクル当たりの累積歪み相対量の変化を表すグラフである。 解析モデルを説明するパワーモジュールの回路層と半導体素子との接合部分の要部断面図であり、(a)が凹溝部の内周側面を半導体素子の外周側面よりも外側に配設した状態、(b)が凹溝部の内周側面を半導体素子の外周側面よりも内側に配設した状態を示す。 凹溝部のシフト量Sと1サイクル当たりの累積歪み相対量との関係を表すグラフである。 解析モデルのパワーモジュールを説明する図であり、(a)がパワーモジュールの半導体素子側から視た平面図であり、(b)がパワーモジュールの回路層と半導体素子との接合部分の要部断面図である。 凹溝部の長さLと1サイクル当たりの累積歪み相対量との関係を表すグラフである。
以下、本発明の実施形態について、図面を参照して説明する。
第1実施形態のパワーモジュール100は、図1に示すように、セラミックス基板11の一方の面に回路層12が配設されたパワーモジュール用基板10と、回路層12の上面12aに搭載された半導体素子30と、半導体素子30の搭載面とは反対側のパワーモジュール用基板10の他方の面に配設された冷却器40とを備えている。
パワーモジュール用基板10は、絶縁基板であるセラミックス基板11と、このセラミックス基板11の一方の面に配設された回路層12と、セラミックス基板11の他方の面に配設された金属層13とを備えている。
セラミックス基板11は、例えばAlN(窒化アルミニウム)、Si(窒化珪素)等の窒化物系セラミックス、もしくはAl(アルミナ)等の酸化物系セラミックスを用いることができる。また、セラミックス基板11の厚さは0.2〜1.5mmの範囲内に設定することができる。
回路層12は、セラミックス基板11の一方の面に、銅又は銅合金からなる金属板が接合されることにより形成されており、好ましくは純度が99.99質量%以上の無酸素銅の圧延板からなる銅板をセラミックス基板11に接合することにより形成される。
また、回路層12の上面12aには、図2に示すように、搭載される半導体素子30の周縁部のうちの少なくともコーナー部分に、その周縁部に沿って、凹溝部15が設けられている。なお、本実施形態のパワーモジュール100では、図2に示すように、半導体素子30の4箇所のコーナー部分に4つの凹溝部15が設けられている。この凹溝部15についての詳細は、後述する。
そして、金属層13は、セラミックス基板11の他方の面に、銅又は銅合金、若しくはアルミニウム又はアルミニウム合金からなる金属板が接合されることにより形成されている。アルミニウムとしては、例えば純度が99.99質量%以上のいわゆる4Nアルミニウムの圧延板からなるアルミニウム板を用いることができる。
また、冷却器40は、パワーモジュール用基板10を冷却するためのものであり、本実施形態の冷却器40は、パワーモジュール用基板10の金属層13が固定される天板部41と、冷却媒体(例えば、冷却水)を流通するための流路43が設けられた冷却部42とからなる。
冷却器40は、熱伝導性が良好な材料で構成されることが望ましく、本実施形態においては、アルミニウム合金(A6063合金)により形成されている。また、パワーモジュール用基板10が固定される冷却器40としては、平板状のもの、熱間鍛造等によって多数のピン状フィンを一体に形成したもの、押出成形によって相互に平行な帯状フィンを一体に形成したもの等、適宜の形状のものを採用することができる。
なお、パワーモジュール用基板と冷却器40とは、パワーモジュール用基板10の金属層13と冷却器40の天板部41との間に、例えばグリースを介在させ、パワーモジュール用基板10と冷却器40とをバネ等により押し付けて固定したり、パワーモジュール用基板10を冷却器40にはんだ付けして固定することも可能である。
図3は、図1に示すパワーモジュール100の回路層12と半導体素子30との接合部分の要部図である。図3に示すように、回路層12と半導体素子30との間には、銀接合層31が形成されており、半導体素子30は、銀接合層31を介して回路層12の上面12aに接合されている。また、銀接合層31は、図1に示すように、回路層12の上面12a全体には形成されておらず、半導体素子30が配設される部分にのみ選択的に形成されている。
銀接合層31は、銀粒子が焼結された銀の焼結体とされており、銀粉末と樹脂等からなる銀ペーストを塗布して焼成することにより形成される。この銀接合層31は、銀の体積密度が55%〜95%で、残部は気孔とされる。また、銀接合層31の厚さは、5μm〜50μmに形成されている。
そして、回路層12の上面12aには、前述したように、半導体素子30の周縁部のうちの少なくともコーナー部分に、その周縁部に沿って凹溝部15が設けられている。また、凹溝部15の内周側面15iは、半導体素子30の外周側面30oと面一、又は外周側面30oよりも内側に配設されている。本実施形態では、凹溝部15は、図2に示すように、半導体素子30の4箇所のコーナー部分に4つの凹溝部15が設けられ、各凹溝部15の内周側面15iは、図3に示すように、半導体素子30の外周側面30oと面一に設けられている。また、凹溝部15は、好ましくは、幅Wが50μm以上で、深さHが25μm以上100μm以下に設けられているとよい。また、半導体素子30の外周側面30oと凹溝部15の内周側面15iとの距離S(シフト量S)は、0μm以上100μm以下が好ましい。
このように構成されたパワーモジュール100を製造する方法について説明する。
<パワーモジュール用基板の製造>
まず、回路層12となる銅板とセラミックス基板11とを接合し、回路層12を形成する。セラミックス基板11の一方の面に、予めスクリーン印刷等によって銅部材接合用ペースト(Ag、Cu、Ti及び有機物を含有するペースト)を塗布して乾燥させておく。そして、乾燥させた銅部材接合用ペースト上に銅板を積層し、その積層方向に0.1MPa〜3.4MPaで加圧した状態で真空加熱炉に装入して、790℃〜850℃に加熱する。そして、銅板とセラミックス基板11との接合部をCuとAgとの反応によって溶融させた後、冷却することにより、溶融金属を凝固させて銅板とセラミックス基板11とを接合して回路層12を形成する。
次に、回路層12の上面12aに、凹溝部15を形成する。回路層12の上面12aに、凹溝部15を形成する部分を残してエッチングレジストインキを塗布し、紫外線を照射してエッチングレジストを形成することにより、パターニングを行う。なお、ドライフィルムレジストを貼り付けることにより、パターニングを行うこともできる。
そして、塩化第二銅や塩化第二鉄等の水溶液を用いてエッチング処理を行い、凹溝部15を形成する。エッチングレジストは、凹溝部15の形成後に水酸化ナトリウムで剥離する。
凹溝部15が形成された回路層12とセラミックス基板11との積層体に、金属層13となるアルミニウム板を接合する。セラミックス基板11の他方の面にAl‐Si系ろう材を介してアルミニウム板を積層し、その積層方向に0.1MPa〜3.4MPaで加圧した状態で、真空加熱炉に装入して550℃〜650℃に加熱することによりろう材とアルミニウム板との一部を溶融させた後、冷却することにより溶融金属を凝固させてアルミニウム板とセラミックス基板11とを接合して金属層13を形成する。これにより、セラミックス基板11の一方の面に回路層12が配設され、他方の面に金属層13が配設されたパワーモジュール用基板10が形成される。
<冷却器の接合>
パワーモジュール用基板10の金属層13に、Al‐Si系ろう材を介して冷却器40の天板部41を重ねて積層し、その積層方向に0.1MPa〜3.4MPaで加圧した状態で真空加熱炉に装入して、550℃〜650℃の加熱温度で加熱する。そして、ろう材と金属層13の一部とを溶融させた後、冷却することにより、溶融金属を凝固させ、パワーモジュール用基板10に冷却器40を接合する。
<半導体素子の搭載>
回路層12の上面12aに、スクリーン印刷法によって銀ペーストを直接塗布する。なお、銀ペーストは、スクリーン印刷法の他にも、オフセット印刷法、感光性プロセス等の種々の手段を採用できる。
銀ペーストは、粒径0.05μm〜100μmの銀粉末と、樹脂と、溶剤とを含有するものであり、樹脂にはエチルセルロース等を用いることができ、溶剤にはα‐テルピネオール等を用いることができる。銀ペーストの組成としては、銀粉末の含有量を瓶ペースト全体の60質量%以上92質量%以下とし、樹脂の含有量を銀ペースト全体の1質量%以上10質量%以下とし、残部を溶剤とするとよい。また、銀ペーストに、蟻酸銀、酢酸銀、プロピオン酸銀、シュウ酸銀等のカルボン酸系金属塩等の有機金属化合物粉末を銀ペースト全体の0質量%以上10質量%以下含有させることもできる。また、必要に応じて、アルコールや有機酸等の還元剤を銀ペースト全体に対して、0質量%以上10質量%以下含有させることもできる。
なお、この銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されており、回路層12への部分的な塗布が容易で、作業性が良い。
この銀ペーストを回路層12の上面12aに、スクリーン印刷法等によって厚さが10μm〜40μmとなるように塗布し、乾燥した後、その銀ペースト層の上に半導体素子30の下面を重ね合わせるようにして配置し、加熱炉内で、加圧力0MPa〜10MPa、焼成温度150℃〜400℃で加熱焼成することにより、回路層12と半導体素子30とが銀接合層31を介して接合される。これにより、本実施形態のパワーモジュール100が製造される。
このように構成したパワーモジュール100は、半導体素子30の周縁部のうちの少なくともコーナー部分に、半導体素子30の周縁部に沿って凹溝部15を設けているので、パワーモジュール100の冷熱サイクルにおいて銀接合層31の端部に生じる歪みを低減させることができる。したがって、回路層12から半導体素子30が剥離することを防止でき、パワーモジュール100の冷熱サイクルにおける信頼性を向上させることができる。
そして、凹溝部15は、図2に示すように、半導体素子30のコーナー部分に対応する回路層12の上面12aに、部分的に形成するだけで、銀接合層31の端部の歪みを十分に低減させることができる。また、凹溝部15の幅Wを50μm以上とし、凹溝部15の深さHを25μm以上100μm以下の範囲に設定することで、冷熱サイクル時において、銀接合層31の端部の歪みをさらに低減させることができる。したがって、パワーモジュール100は、半導体素子30の接合面積を十分に確保できるとともに、良好な放熱性能を維持できる。
また、半導体素子30の搭載時に銀ペーストが凹溝部15内に入り込み、銀接合層31の一部が凹溝部15内に付着した場合であっても、凹溝部15の幅Wの全長が銀接合層31により塞がれることがなく、凹溝部15の外周側面15oとの間に僅かな隙間が確保できていれば、その隙間によって、凹溝部15による銀接合層31の端部の歪みを低減させることができる。
なお、図4に示す第2実施形態のパワーモジュール101のように、凹溝部15を半導体素子30の周縁部の周囲を囲うように全周設けることで、銀接合層31の端部の歪みをさらに低減させることができる。
また、上記の第1実施形態のパワーモジュール100では、図3に示すように、凹溝部15の内周側面15iを、半導体素子30の外周側面30oと面一に配設していたが、図5に示すように、凹溝部15の内周側面15iを、半導体素子30の外周側面30oよりも内側に配設した場合でも、銀接合層31の端部の歪みを低減させることができる。
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上記以外の種々の変更を加えることも可能である。
例えば、上記実施形態において用いた銀ペーストの代わりに、酸化銀ペーストを用いることもできる。酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤とを含有しており、これらに加えて有機金属化合物粉末を含有している。酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。このような、酸化銀と還元剤とを含む酸化銀ペーストを用いることによって、接合(焼結)時に、酸化銀を還元することにより析出する還元銀粒子が、例えば粒径10nm〜1μmと非常に微細であることから、緻密な銀接合層を形成することができる。
また、上記実施形態では、回路層12となる銅又は銅合金からなる金属板を、銅部材接合用ペーストを用いて接合していたが、この回路層12となる銅又は銅合金からなる金属板をセラミックス基板11に接合する際に、銅直接接合法(DBC法)等を適用することもできる。
さらに、凹溝部15は、エッチング処理を施すことにより形成したが、この他にも、ダイシングブレードによる加工等、他の加工方法によって形成することもできる。
また、金属層13となるアルミニウム板をセラミックス基板11に接合し、さらに冷却器40を接合した後に、回路層12の上面12aに銀接合層31を形成するものとして説明したが、これに限定されることはなく、アルミニウム板をセラミックス基板11に接合する前や、冷却器40を接合する前に銀接合層31を形成してもよい。
次に、本発明の効果確認のために、凹溝部の有無により冷熱サイクル時に生じる銀接合層歪みを確認する解析を行った。
図6(a)〜(c)に示すように、凹溝部を有しない回路層12により構成された従来のパワーモジュールに対応するモデルA1(図6(a))と、回路層12に凹溝部15を形成したパワーモジュールのモデルA2(図6(b)),モデルA3(図6(c))とについて、20℃から150℃まで加熱後、−40℃まで冷却する過程を1サイクルとし、このサイクルを3サイクル行い、3サイクルの平均を1サイクル当たりの累積歪みとする解析を行った。
ここで、冷熱サイクルによる銀接合層と回路層の剥離に対する寿命は、以下の式(1)で表されるマンソン・コフィン則に従う。
Δεp×Nfb=C ・・・(1)
ただし、Δεpは塑性ひずみ振幅、Nfは疲労寿命、Cは材質に基づく定数である。
この式(1)によれば、銀接合層と回路層の剥離に対する寿命を延ばすためには、塑性ひずみ振幅を小さくする必要があることがわかる。このような理由により、冷熱サイクルを付加した場合における、銀接合層の塑性ひずみ振幅を算出して、算出した塑性ひずみ振幅に基づき、寿命がどの程度改善されたのかを知ることができる。本発明においては、塑性ひずみ振幅(Δεp)を累積歪みとしている。
各モデルA1,A2,A3を構成する回路層12等の寸法は、以下のように設定した。〔モデルの共通条件〕
回路層:30mm×30mmで厚さ0.3mmの無酸素銅
セラミックス基板:32mm×32mmで厚さ0.635mmのAlN
金属層:30mm×30mmで厚さ0.3mmの無酸素銅
半導体素子:5mm×5mm
銀接合層:厚さ30μm
図6(a)のモデルA1は、回路層12に凹溝部を設けることなく、半導体素子30の下面全体が回路層12の上面12aに一定の厚みの銀接合層31を介して接合されたものである。また、図6(b)のモデルA2は、半導体素子30の外周側面30oと、凹溝部15の外周側面15oとを面一に設け、凹溝部15の内周側面15iを半導体素子30の内側に配設し、凹溝部15内に銀接合層31を充填することにより、半導体素子30の下面全体が回路層12の上面12aに銀接合層31を介して接合されている。そして、図6(c)のモデルA3は、半導体素子30の外周側面30oと、凹溝部15の内周側面15iとを面一に設け、凹溝部15の外周側面15oを半導体素子30の外側に配設し、凹溝部15内に銀接合層31を充填することなく、半導体素子30の下面全体が回路層12の上面12aに銀接合層31を介して接合されている。また、モデルA2とモデルA3の凹溝部15は、いずれも半導体素子30の周縁部の周囲全体を囲うように形成し、各凹溝部15の寸法は、幅W30μm×深さH30μmに設定した。
これらのモデルA1,A2,A3について、3サイクルの冷熱サイクルを付与した場合の銀接合層31に生じる1サイクル当たりの累積歪みを解析した。その結果、いずれのモデルにA1,A2,A3おいても、半導体素子30のコーナー部分の銀接合層31の端部において、最大の累積歪みが生じていることが確認できた。また、基準となるモデルA1についての1サイクル当たりの累積歪みを1とした場合に、モデルA2の1サイクル当たりの累積歪みの結果(1サイクル当たりの累積歪みの相対量)はモデルA1と同様に1となり累積歪みを低減できなかったが、モデルA3では1サイクル当たりの累積歪みの相対量が0.8程度に低減できることが確認できた。
〔凹溝部の寸法の検討〕
次に、図7(a)のモデルB1と、図7(b)に示すモデルB2とについて、それぞれ凹溝部15の幅Wのみを変量した場合と、凹溝部15の深さHのみを変量した場合の銀接合層31に生じる累積歪みの変化を解析した。なお、モデルB1とモデルB2の凹溝部15は、いずれも半導体素子30の周縁部の周囲全体を囲うように形成し、銀接合層31を凹溝部15内に浸入させることなく、凹溝部15の内周側面15iよりも内側の回路層12の上面12aにおいて、銀接合層31を介して半導体素子30を接合する構成とした。
そして、図7(a)のモデルB1では、半導体素子30の外周側面30oと、凹溝部15の内周側面15iとを面一に設け、凹溝部15の外周側面15oを半導体素子30の外側に配設した。そして、このモデルB1について、幅Wを50μmに固定し、深さHを25μm、50μm、75μm、100μm、200μmと変量した場合の解析と、深さHを50μmに固定し、凹溝部15の外周側面15oを外側に移動させて幅Wを50μm、100μm、200μmと変量した場合の2つの解析を行った。
また、図7(b)のモデルB2では、半導体素子30の外周側面30oと、凹溝部15の外周側面15oとを面一に設け、凹溝部15の内周側面15iを半導体素子30の内側に配設した。そして、このモデルB2について、幅Wを50μmに固定し、深さHを25μm、50μm、75μm、100μmと変量した場合の解析と、深さHを50μmに固定し、凹溝部15の内周側面15iを内側に移動させて幅Wを50μm、100μmと変量した場合の2つの解析を行った。
これらの結果を、図8〜図11のグラフに示す。なお、図8〜図11では、凹溝部15の幅Wが0、又は深さHが0の場合は、凹溝部を有しない基準となるモデルA1(図6(a))の結果を示している。そして、図8〜図11には、基準となるモデルA1の1サイクル当たりの累積歪みを1とした場合の各モデルB1,B2の1サイクル当たりの累積歪み相対量の変化が表されている。
図8〜図11の結果からわかるように、凹溝部15の内周側面15iを、半導体素子30の外周側面30oと面一、又は外周側面30oよりも内側に配設した場合のいずれであっても、凹溝部15を形成することで、凹溝部を有しない場合(1サイクル当たりの累積歪み相対量が1の場合)と比較して累積歪みを低減することができる。
また、半導体素子30の外周側面30oと凹溝部15の内周側面15iとを面一にした凹溝部15を有するモデルB1(図7(a))では、図8からわかるように、幅Wを50μmに固定して深さHを変量した場合において、深さHを25μm以上100μm以下の範囲に設定した場合に、1サイクル当たりの累積歪み相対量を0.7程度とすることができ、深さHを200μmにした場合と比べて、累積歪みを低減できることがわかった。また、深さHを25μm以上75μm以下の範囲に設定した場合は、1サイクル当たりの累積歪み相対量を0.6程度とすることができる。
また、図9からわかるように、モデルB1において、凹溝部15の深さHを50μmに固定し、幅Wを変量した場合には、幅Wが50μm、100μm、200μmのいずれにおいても、1サイクル当たりの累積歪み相対量を0.6程度に低減することができた。
また、半導体素子30の外周側面30oと凹溝部15の外周側面15oとを面一にしたモデルB2(図7(b))では、図10からわかるように、凹溝部15の幅Wを50μmに固定し、深さHを変量した場合において、深さHが25μm、50μm、75μm、100μmのいずれの場合においても、1サイクル当たりの累積歪み相対量を0.6程度に低減することができた。
そして、図11からわかるように、モデルB2において、凹溝部15の深さHを50μmに固定し、幅Wを変量した場合には、幅Wが50μm、100μmのいずれにおいても、1サイクル当たりの累積歪み相対量を0.6程度に低減することができた。
〔凹溝部の形成位置の検討〕
次に、凹溝部15の寸法を幅W50μm×深さH50μmに固定したモデルC1について、図12(a)に示すように、半導体素子30の外周側面30oに対して凹溝部15の位置を外側に変化させた場合と、図12(b)に示すように、半導体素子30の外周側面30oに対して凹溝部15の位置を内側に変化させた場合の解析を行った。なお、モデルC1の凹溝部15は、半導体素子30の周縁部の周囲全体を囲うように形成し、銀接合層31を凹溝部15内に浸入させることなく、凹溝部15の内周側面15iよりも内側の回路層12の上面12aにおいて、銀接合層31を介して半導体素子30を接合する構成とした。結果を図13に示す。
図13のシフト量Sは、半導体素子30の外周側面30oと凹溝部15の内周側面15iとの距離を表しており、シフト量Sが0の場合は、図7(a)に示すように、半導体素子30の外周側面30oと凹溝部15の内周側面15iとを面一に配設した場合を表す。つまり、シフト量Sがプラス(+)の場合が、図12(b)に示すように、凹溝部15の位置を半導体素子30の内側に変化させたことを表し、シフト量Sがマイナス(−)の場合が、図12(a)に示すように、凹溝部15の位置を半導体素子30の外側に変化させたことを表す。
図13からわかるように、凹溝部15の内周側面15iを、図12(a)に示すように、半導体素子30の外周側面30oよりも外側に配設した場合には、凹溝部を有しない場合(1サイクル当たりの累積歪み相対量が1の場合)と比較して、累積歪みが増加する結果となった。
一方、図7(a)に示すように、半導体素子30の外周側面30oと凹溝部15の内周側面15iとを面一に配設した場合と、図12(b)に示すように、凹溝部15の内周側面15iを半導体素子30の外周側面30oよりも内側に配設した場合には、1サイクル当たりの累積歪み相対量を0.6程度に低減できることがわかった。
〔凹溝部の長さの検討〕
図14(a),(b)に示すモデルD1について、凹溝部15の長さLを変量した場合の銀接合層31に生じる累積歪みの変化を解析した。
モデルD1は、図14(a)に示すように、半導体素子30の4箇所のコーナー部分に4つの凹溝部15を設けたモデルであり、各凹溝部15は、図14(b)に示すように、半導体素子30の外周側面30oと、凹溝部15の内周側面15iとを面一に設け、凹溝部15の外周側面15oを半導体素子30の外側に配設した。そして、各凹溝部15の寸法は、幅W50μm×深さH50μmに固定し、凹溝部15の長さLのみを50μm、100μm、1000μm、2500μmに変量した場合の解析を行った。結果を図15のグラフに示す。
なお、図15において、凹溝部15の長さLが0の場合は、凹溝部を有しない基準となるモデルA1(図6(a))の結果を示しており、図15には、この基準となるモデルA1の1サイクル当たりの累積歪みを1とした場合の各モデルの1サイクル当たりの累積歪み相対量の変化が表されている。また、半導体素子30の一辺の長さL0は、5mm(5000μm)であり、凹溝部15の長さLが2500μmの場合は、各コーナー部分に形成された4つの凹溝部15どうしがぞれぞれ接続された状態になるので、図4に示すように、凹溝部15が半導体素子30の周縁部の全周に設けられた状態となる。
図15からわかるように、半導体素子30のコーナー部分に、長さLが50μmの小さな凹溝部15を設けた場合であっても、凹溝部を有しない場合(1サイクル当たりの累積歪み相対量が1の場合)と比較して、1サイクル当たりの累積歪み相対量を0.65程度まで低減させることができ、凹溝部15の長さLを長くするほど、累積歪みを低減できることがわかった。
以上の結果から、凹溝部15の内周側面15iを、半導体素子30の外周側面30oと面一、又は外周側面30oよりも内側に配設することで、銀接合層31の端部に生じる累積歪みを低減できること、すなわち銀接合層31の端部に生じる歪みを低減することができることが確認できた。また、凹溝部15は、半導体素子30のコーナー部分に対応する回路層12の上面12aに、部分的に形成するだけで、銀接合層31の端部に生じる歪みを十分に低減できることが確認された。さらに、凹溝部15の幅Wを50μm以上とし、凹溝部15の深さHを25μm以上100μm以下の範囲に設定することで、銀接合層31の端部に生じる歪みをさらに低減できることが確認できた。
10 パワーモジュール用基板
11 セラミックス基板
12 回路層
12a 上面
13 金属層
15 凹溝部
30 半導体素子
31 銀接合層
40 冷却器
100,101 パワーモジュール

Claims (2)

  1. セラミックス基板の一方の面に銅又は銅合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層の上面に搭載された半導体素子とを備えたパワーモジュールであって、
    前記半導体素子は、銀接合層を介して前記回路層の上面に接合されており、
    前記回路層の上面には、前記半導体素子の周縁部のうちの少なくともコーナー部分に、該周縁部に沿って凹溝部が設けられ、該凹溝部の内周側面が、前記半導体素子の外周側面と面一、又は該外周側面よりも内側に配設されていることを特徴とするパワーモジュール。
  2. 前記凹溝部の幅が50μm以上とされ、前記凹溝部の深さが25μm以上100μm以下とされていることを特徴とする請求項1に記載のパワーモジュール。
JP2015210446A 2015-10-27 2015-10-27 パワーモジュール Expired - Fee Related JP6572732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015210446A JP6572732B2 (ja) 2015-10-27 2015-10-27 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015210446A JP6572732B2 (ja) 2015-10-27 2015-10-27 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2017084921A true JP2017084921A (ja) 2017-05-18
JP6572732B2 JP6572732B2 (ja) 2019-09-11

Family

ID=58713218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015210446A Expired - Fee Related JP6572732B2 (ja) 2015-10-27 2015-10-27 パワーモジュール

Country Status (1)

Country Link
JP (1) JP6572732B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
WO2019088285A1 (ja) * 2017-11-06 2019-05-09 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2021044527A (ja) * 2019-09-13 2021-03-18 富士電機株式会社 半導体モジュールおよび車両
WO2023243278A1 (ja) * 2022-06-14 2023-12-21 ローム株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230326828A1 (en) * 2020-08-19 2023-10-12 Amosense Co., Ltd. Power module and manufacturing method therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203625A (ja) * 2004-01-16 2005-07-28 Nissan Motor Co Ltd 半導体装置
US20120306087A1 (en) * 2011-05-31 2012-12-06 Infineon Technologies Ag Semiconductor device including excess solder
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2015015335A (ja) * 2013-07-04 2015-01-22 パナソニック株式会社 半導体装置
JP2015128154A (ja) * 2013-11-29 2015-07-09 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203625A (ja) * 2004-01-16 2005-07-28 Nissan Motor Co Ltd 半導体装置
US20120306087A1 (en) * 2011-05-31 2012-12-06 Infineon Technologies Ag Semiconductor device including excess solder
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2015015335A (ja) * 2013-07-04 2015-01-22 パナソニック株式会社 半導体装置
JP2015128154A (ja) * 2013-11-29 2015-07-09 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
WO2019088285A1 (ja) * 2017-11-06 2019-05-09 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2019087607A (ja) * 2017-11-06 2019-06-06 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
US11257735B2 (en) 2017-11-06 2022-02-22 Mitsubishi Materials Corporation Heat sink-equipped power module substrate and manufacturing method for heat sink-equipped power module substrate
JP7043794B2 (ja) 2017-11-06 2022-03-30 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2021044527A (ja) * 2019-09-13 2021-03-18 富士電機株式会社 半導体モジュールおよび車両
JP7367418B2 (ja) 2019-09-13 2023-10-24 富士電機株式会社 半導体モジュールおよび車両
WO2023243278A1 (ja) * 2022-06-14 2023-12-21 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6572732B2 (ja) 2019-09-11

Similar Documents

Publication Publication Date Title
JP6572732B2 (ja) パワーモジュール
JP5892281B2 (ja) ヒートシンク付きパワーモジュール用基板及びパワーモジュール
TWI649840B (zh) 功率模組用基板單元及功率模組
JP5403129B2 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
TWI690041B (zh) 具有散熱片的電源模組用基板及電源模組
JP5759902B2 (ja) 積層材およびその製造方法
KR20170137094A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 및 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 히트 싱크의 제조 방법
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP6692299B2 (ja) 窒化珪素回路基板およびそれを用いた電子部品モジュール
TW201631714A (zh) 接合體,附散熱器電源模組用基板,散熱器,接合體的製造方法,附散熱器電源模組用基板的製造方法及散熱器的製造方法
JP6435711B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
JP2010232366A (ja) パワーエレクトロニクス用デバイス
JP5772088B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
US20180277729A1 (en) Light-emitting module substrate, light-emitting module, substrate for light-emitting module having cooler, and production method for light-emitting module substrate
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP6572705B2 (ja) 抵抗器の製造方法、抵抗器
JP5707896B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP2011082502A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2010238965A (ja) パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール
US20230028429A1 (en) Metal ceramic substrate and method for manufacturing such metal ceramic substrate
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP6561883B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6572732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees