JP4967277B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4967277B2 JP4967277B2 JP2005230953A JP2005230953A JP4967277B2 JP 4967277 B2 JP4967277 B2 JP 4967277B2 JP 2005230953 A JP2005230953 A JP 2005230953A JP 2005230953 A JP2005230953 A JP 2005230953A JP 4967277 B2 JP4967277 B2 JP 4967277B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- gate
- main electrodes
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
この発明は、半導体チップの温度低減のために、半導体チップの上面にはんだ接合されたヒートスプレッダを有する半導体装置に関する。
近年、電力変換装置の小型化・高密度化が進んできている。電力変換装置の小型化・高密度化に対しては、パッケージ内部の配線、パッケージ構造、放熱方法などを改良する必要がある。特にパワーデバイスであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体チップでは、大電流化、小型化にともない、高電流密度で使用されることが多くなってきている。
ここで問題となるのが高電流密度化にともなう発熱密度の増加である。例えば、従来では定格５０Ａで使用していた半導体チップに、半導体チップの高性能化にともなって５０Ａ以上の電流、例えば７５Ａの電流を流すという使われ方が多くなってきている。
半導体チップの定格電流により、必要とされるチップ面積があるが、例えば１０ｍｍ□の半導体チップを１枚のウェハから取り出すことができる半導体チップの個数が１００個であった場合、チップ面積が３０％小さなもの（約８．４ｍｍ□）では、同じウェハから取り出すことのできる半導体チップの個数は約１４２個となり、１ウェハ当たりの半導体チップの取れ数が多くなる。このように、より小さな半導体チップで、より多くの電流を流すことができれば、１ウェハ当たりの半導体チップの取れ数が増加し、コスト低減につながる。
ここで問題となるのが高電流密度化にともなう発熱密度の増加である。例えば、従来では定格５０Ａで使用していた半導体チップに、半導体チップの高性能化にともなって５０Ａ以上の電流、例えば７５Ａの電流を流すという使われ方が多くなってきている。
半導体チップの定格電流により、必要とされるチップ面積があるが、例えば１０ｍｍ□の半導体チップを１枚のウェハから取り出すことができる半導体チップの個数が１００個であった場合、チップ面積が３０％小さなもの（約８．４ｍｍ□）では、同じウェハから取り出すことのできる半導体チップの個数は約１４２個となり、１ウェハ当たりの半導体チップの取れ数が多くなる。このように、より小さな半導体チップで、より多くの電流を流すことができれば、１ウェハ当たりの半導体チップの取れ数が増加し、コスト低減につながる。
また、半導体チップの小型化は、これらの半導体チップを複数個組み合わせて構成されるモジュールの半導体パッケージのサイズを小さくできるメリットもある。これらのことから、同じ定格電流でも、より小さなチップが使用される傾向が強く、結果として高発熱密度化が進んできている現状がある。
ＩＧＢＴ等のパワーデバイスでは、動作温度の上限を１２５℃としている場合が多い。しかし、半導体チップの小型化や高電流密度化に伴って発熱密度が増加し、従来のアルミワイヤによる配線では半導体チップの温度上昇を抑えることが困難となっている。
これは、アルミワイヤが例えばφ３００μｍやφ４００μｍといった細線であり、チップで発生した熱を移動することが出来ないばかりか、アルミワイヤ自身がジュール発熱により発熱し、場合によっては溶断してしまうからである。
ＩＧＢＴ等のパワーデバイスでは、動作温度の上限を１２５℃としている場合が多い。しかし、半導体チップの小型化や高電流密度化に伴って発熱密度が増加し、従来のアルミワイヤによる配線では半導体チップの温度上昇を抑えることが困難となっている。
これは、アルミワイヤが例えばφ３００μｍやφ４００μｍといった細線であり、チップで発生した熱を移動することが出来ないばかりか、アルミワイヤ自身がジュール発熱により発熱し、場合によっては溶断してしまうからである。
片面冷却の半導体パッケージでは、半導体チップから発生した熱は半導体チップの下面からしか放熱が出来ない。半導体パッケージ内には、絶縁保護のためにシリコーン系の封止樹脂が充填されており、半導体チップの上面はこの封止樹脂で覆われている。シリコーン系封止樹脂の熱伝導率は０．１Ｗ／ｍＫ〜０．２Ｗ／ｍＫ程度であり、この構成では半導体チップ上面からの放熱は期待できない。
これに対して、半導体チップ上面から効率的に熱を逃がす方法がある。これは半導体チップ上面に熱拡散部材である金属製のヒートスプレッダを熱伝導性樹脂あるいははんだにより固着し、熱を半導体チップの上面からも放散し、最も高温となる半導体チップ中央部の熱を周辺に拡散することで最高温度を下げる方法が報告されている（例えば、特許文献１）。
これに対して、半導体チップ上面から効率的に熱を逃がす方法がある。これは半導体チップ上面に熱拡散部材である金属製のヒートスプレッダを熱伝導性樹脂あるいははんだにより固着し、熱を半導体チップの上面からも放散し、最も高温となる半導体チップ中央部の熱を周辺に拡散することで最高温度を下げる方法が報告されている（例えば、特許文献１）。
図７は、ヒートスプレッダを有するＩＧＢＴモジュールの要部断面図である。このＩＧＢＴモジュールの構成について説明する。コレクタ端子７２、エミッタ端子７３およびゲート端子７４などの導電パターンを表面に形成し、裏面に裏面金属膜７５を形成したセラミックス基板７１のコレクタ端子７２にはんだ７６を介してＩＧＢＴチップ２００の裏面の図示しないコレクタ電極を固着し、ＩＧＢＴチップ２００の表面の図示しないエミッタ電極をはんだ６３を介してヒートスプレッダ６２に固着する。このヒートスプレッダ６２とエミッタ端子７３をボンディングワイヤ７７で接続する。またＩＧＢＴチップ２００の表面の図示しないゲートパッドとゲート端子７４をボンデッィングワイヤ７７で接続する。裏面金属膜７５に図示しない冷却体をはんだを介して固着する。これらを図示しないＰＰＳ（ポリ・フェニレン・サルファイド）又はＰＢＴ（ポリ・ブチレン・テレフタレート）などの樹脂ケース内に収納し、さらにその中に素子保護としてシリコーン樹脂を充填してＩＧＢＴモジュールは完成する。
ＩＧＢＴチップの面積が大きい場合、ゲート信号を均一に行き渡らせるために、ゲートライナーでエミッタ電極を複数に分割する。このエミッタ電極が分割されたＩＧＢＴチップについて説明する。ｎ半導体基板の一方の主面に形成され、ゲートライナーで分割された複数の１層目のエミッタ電極を２層目のエミッタ電極でゲートライナーを架橋して１層目のエミッタ電極と接続する構造にして、分割された複数の１層目のエミッタ電極を一体化する。こうすることで、コンタクト端子体（ヒートスプレッド機能あり）で２層目のエミッタ電極面を片加圧した場合でもＩＧＢＴチップ全面で均一な動作をさせることができて、ＩＧＢＴチップが破壊するのを防止できることが報告されている（例えば、特許文献２）。
特開２０００−３０７０５８号公報
特開２００４−２２１２６９号公報
ＩＧＢＴチップとヒートスプレッダをはんだ接合する場合、熱伝導性樹脂による接合に比べ、はんだの体積固有抵抗が低いために電気的損失およびジュール熱による熱的損失が低い。しかし、ＩＧＢＴチップの熱膨張係数に比べて銅などの高熱伝導材からなるヒートスプレッダの熱膨張係数が大きく、温度サイクルやヒートサイクルなどの冷熱繰り返し環境において、この熱膨張係数の差によりはんだに繰り返し応力が働き、はんだ内にクラックが生じてしまう。
図８、図９は、ヒートスプレッダをはんだ接合したＩＧＢＴチップの冷熱繰り返し環境でのヒートスプレッダの伸縮挙動を示す図であり、図８は高温時の模式図、図９は低温時の模式図である。これらの図は図７のＢ部を示す。図８の高温時では、図７のＩＧＢＴチップ２００を構成する半導体基板５１に比べヒートスプレッダ６２の熱膨張係数の方が大きいため、ヒートスプレッダ６２によりはんだ６３に左右に引っ張られる応力が加わる。図９の低温時では、逆にヒートスプレッダ６２によりはんだ６３が中心方向に圧縮される応力が加わる。
図８、図９は、ヒートスプレッダをはんだ接合したＩＧＢＴチップの冷熱繰り返し環境でのヒートスプレッダの伸縮挙動を示す図であり、図８は高温時の模式図、図９は低温時の模式図である。これらの図は図７のＢ部を示す。図８の高温時では、図７のＩＧＢＴチップ２００を構成する半導体基板５１に比べヒートスプレッダ６２の熱膨張係数の方が大きいため、ヒートスプレッダ６２によりはんだ６３に左右に引っ張られる応力が加わる。図９の低温時では、逆にヒートスプレッダ６２によりはんだ６３が中心方向に圧縮される応力が加わる。
ＩＧＢＴモジュールの信頼性試験においては、高温側は１２５℃、低温側は−４０℃の温度条件にて、数百サイクルの繰り返し試験（温度サイクル試験）が実施されている。この繰り返し応力によりはんだ６３が熱疲労を起こして劣化し、最も応力が大きいゲートライナーを被覆するポリイミド膜の端部上の角部からクラックが発生する。
ＩＧＢＴチップ２００を構成するシリコン基板（半導体基板５１）の熱膨張係数は約３×１０-6／℃であり、ヒートスプレッダ６２を構成する銅の熱膨張係数は１．６５×１０-5／℃である。これらの熱膨張係数の違いにより、半導体基板５１とヒートスプレッダ６２を固着するはんだに応力が加わる。
この応力によりはんだ６３内にクラックが発生し、そのクラックが進展した場合、はんだ６３内での電流経路が狭まり、はんだ部の電気抵抗が増加する。このクラックが大きくなると導通不良に発展する場合も生じる。
ＩＧＢＴチップ２００を構成するシリコン基板（半導体基板５１）の熱膨張係数は約３×１０-6／℃であり、ヒートスプレッダ６２を構成する銅の熱膨張係数は１．６５×１０-5／℃である。これらの熱膨張係数の違いにより、半導体基板５１とヒートスプレッダ６２を固着するはんだに応力が加わる。
この応力によりはんだ６３内にクラックが発生し、そのクラックが進展した場合、はんだ６３内での電流経路が狭まり、はんだ部の電気抵抗が増加する。このクラックが大きくなると導通不良に発展する場合も生じる。
図１０は、大きな面積のＩＧＢＴチップのポリイミド膜を被覆する前の要部平面図である。電流容量が大きいＩＧＢＴチップ２００では、チップ面積も大きくなり、大きな面積のエミッタ電極の周囲を取り囲むゲートライナーだけではＩＧＢＴチップ内でのゲート信号が均等に伝達されない。そのために、エミッタ電極５９をゲートライナーで分割し、その分割されたエミッタ電極５９の間に配置されたゲートライナー５６により、ＩＧＢＴチップ２００内でゲート信号が均等に伝達されるようにしている。
図１１は、図１０のＩＧＢＴチップにポリイミド膜を被覆した後の要部平面図である。層間絶縁膜であるポリイミド膜６０、６１でエミッタ電極５９に挟まれた箇所（中央部）とエミッタ電極５９の外周部が被覆されており、エミッタ電極５９の端部近傍も被覆されている。この被覆の方法は図示しないが、全面に半硬化状のポリイミド膜を被覆し、その上にレジストマスクを形成する。このレジストマスクを用いて、ウェットエッチングでポリイミド膜をエッチングして不必要なポリイミド膜を除去する。その後、加熱処理して半硬化状のポリイミド膜を硬化させてポリイミド膜６０、６１が出来上がる。ポリイミド膜６０はエミッタ電極５９に挟まれた箇所（中央部）に被覆されたもので、ポリイミド膜６１はエミッタ電極５９の外周部を被覆したものである。
図１１は、図１０のＩＧＢＴチップにポリイミド膜を被覆した後の要部平面図である。層間絶縁膜であるポリイミド膜６０、６１でエミッタ電極５９に挟まれた箇所（中央部）とエミッタ電極５９の外周部が被覆されており、エミッタ電極５９の端部近傍も被覆されている。この被覆の方法は図示しないが、全面に半硬化状のポリイミド膜を被覆し、その上にレジストマスクを形成する。このレジストマスクを用いて、ウェットエッチングでポリイミド膜をエッチングして不必要なポリイミド膜を除去する。その後、加熱処理して半硬化状のポリイミド膜を硬化させてポリイミド膜６０、６１が出来上がる。ポリイミド膜６０はエミッタ電極５９に挟まれた箇所（中央部）に被覆されたもので、ポリイミド膜６１はエミッタ電極５９の外周部を被覆したものである。
図１２は、大きな面積のＩＧＢＴチップのエミッタ電極上にはんだを介してヒートスプレッダを固着した場合の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
図１２において、ヒートスプレッダ６２はゲートライナー５６を跨いで配置されている。ゲートライナー５６の上部には、絶縁保護のために層間絶縁膜であるポリイミド膜６０が被覆している。尚、図中の５１は半導体基板、５２は酸化膜、５３はポリシリコンゲート配線、５４はＢＰＳＧ（ボロン・りんガラス）などの層間絶縁膜、５５はコンタクトホール、５７は外周部に形成されたゲートライナー、５８はゲートパッド、５９はエミッタ電極、６０は中央部のポリイミド膜、６１は外周部のポリイミド膜、６３ははんだ、７０はクラックである。
図１２において、ヒートスプレッダ６２はゲートライナー５６を跨いで配置されている。ゲートライナー５６の上部には、絶縁保護のために層間絶縁膜であるポリイミド膜６０が被覆している。尚、図中の５１は半導体基板、５２は酸化膜、５３はポリシリコンゲート配線、５４はＢＰＳＧ（ボロン・りんガラス）などの層間絶縁膜、５５はコンタクトホール、５７は外周部に形成されたゲートライナー、５８はゲートパッド、５９はエミッタ電極、６０は中央部のポリイミド膜、６１は外周部のポリイミド膜、６３ははんだ、７０はクラックである。
図１３は、ポリイミド膜の形状を示した図であり、同図（ａ）はポリイミド膜の表面と側面が直角に交わっている場合の図、同図（ｂ）はポリイミド膜の表面と側面げ鈍角で交わっている場合の図である。
前記したように、ポリイミド膜６０、６１はレジストマスクでウェットエッチングされるために、その端部上の角部は直角または鈍角になっている。
図１４は、図１３（ｂ）のポリイミド膜６０の角部の拡大図である。図１４で示すように、ポリイミド膜６０の端部上の角部を拡大すると曲率半径が１μｍ未満の微小円弧でポリイミド膜６０の表面と側面が連続して繋がっている。尚、図１３（ａ）の場合も同様に曲率半径が１μｍ未満の微小円弧でポリイミド膜６０の表面と側面が連続して繋がっている。
前記したように、ポリイミド膜６０、６１はレジストマスクでウェットエッチングされるために、その端部上の角部は直角または鈍角になっている。
図１４は、図１３（ｂ）のポリイミド膜６０の角部の拡大図である。図１４で示すように、ポリイミド膜６０の端部上の角部を拡大すると曲率半径が１μｍ未満の微小円弧でポリイミド膜６０の表面と側面が連続して繋がっている。尚、図１３（ａ）の場合も同様に曲率半径が１μｍ未満の微小円弧でポリイミド膜６０の表面と側面が連続して繋がっている。
前述した冷熱繰り返し試験により、このようにポリイミド膜６０の端部上の角部の曲率半径が１μｍ未満と微小円弧の場合には、この箇所からはんだ６３の内部にクラック７０が発生する。
この発明の目的は、前記の課題を解決して、ゲートライナーを被覆している層間絶縁膜の端部上の角部からはんだ内へのクラックの発生を防止した半導体装置を提供することにある。
この発明の目的は、前記の課題を解決して、ゲートライナーを被覆している層間絶縁膜の端部上の角部からはんだ内へのクラックの発生を防止した半導体装置を提供することにある。
前記の目的を達成するために、半導体基板の第１主面に形成された複数の第１主電極と、前記第１主面に形成されたゲート電極パッドと、前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、該ゲートライナーを被覆する層間絶縁膜と、前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートス
プレッダとを有する半導体装置において、前記層間絶縁膜の角部が、その曲率半径が１μｍ以上となるように、面取りされてなる構成とする。
また、半導体基板の第１主面に形成された複数の第１主電極と、前記第１主面に形成されたゲート電極パッドと、前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、該ゲートライナーを選択的に被覆するように形成された層間絶縁膜と、前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、前記層間絶縁膜がさらに樹脂で被覆され、該樹脂の角部が、その曲率半径が１μｍ以上となるように、面取りされてなる構成する。
プレッダとを有する半導体装置において、前記層間絶縁膜の角部が、その曲率半径が１μｍ以上となるように、面取りされてなる構成とする。
また、半導体基板の第１主面に形成された複数の第１主電極と、前記第１主面に形成されたゲート電極パッドと、前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、該ゲートライナーを選択的に被覆するように形成された層間絶縁膜と、前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、前記層間絶縁膜がさらに樹脂で被覆され、該樹脂の角部が、その曲率半径が１μｍ以上となるように、面取りされてなる構成する。
また、前記面取りは、角部を丸めたものであるとよい。
また、前記面取りは角部を１μｍ以上切り欠いたものであるとよい。
また、前記樹脂に導電性粒子が混在しているとよい。
また、前記導電性粒子は、銀，ニッケル，金，パラジウム，ならびにこれらの金属合金、もしくはカーボンのうち少なくとも１種であるとよい。
また、前記樹脂は、紫外線もしくは可視光線で硬化する光硬化性樹脂、あるいは熱硬化性樹脂であるとよい。
また、前記面取りは角部を１μｍ以上切り欠いたものであるとよい。
また、前記樹脂に導電性粒子が混在しているとよい。
また、前記導電性粒子は、銀，ニッケル，金，パラジウム，ならびにこれらの金属合金、もしくはカーボンのうち少なくとも１種であるとよい。
また、前記樹脂は、紫外線もしくは可視光線で硬化する光硬化性樹脂、あるいは熱硬化性樹脂であるとよい。
この発明によれば、ゲートライナーを被覆している層間絶縁膜であるポリイミド膜の端部上の角部を面取りしたことで、応力が集中が分散され角部を起点としてはんだ内へのクラック発生を防止することができる。
また、層間絶縁膜であるポリイミド膜の端部上の角部の曲率半径を１μｍ未満の場合、ポリイミド膜の表面を樹脂で被覆し、この樹脂の端部上の角部を面取りしたことで、角部を起点としてはんだ内へのクラック発生を防止することができる。
また、この樹脂の中に導電性物質２２を混在させることで、樹脂の熱伝導を良好にし、はんだ１３と樹脂２１を導電性物質を介して強固に固着させることができる。
はんだ内のクラック発生を防止することで、高信頼性のヒートスプレッダを有する半導体装置を供給することができる。
また、層間絶縁膜であるポリイミド膜の端部上の角部の曲率半径を１μｍ未満の場合、ポリイミド膜の表面を樹脂で被覆し、この樹脂の端部上の角部を面取りしたことで、角部を起点としてはんだ内へのクラック発生を防止することができる。
また、この樹脂の中に導電性物質２２を混在させることで、樹脂の熱伝導を良好にし、はんだ１３と樹脂２１を導電性物質を介して強固に固着させることができる。
はんだ内のクラック発生を防止することで、高信頼性のヒートスプレッダを有する半導体装置を供給することができる。
実施の形態を以下の実施例にて説明する。
図１は、この発明の第１実施例の半導体装置であり、ポリイミド膜を被覆する前のＩＧＢＴチップの要部平面図である。電流容量が大きいＩＧＢＴチップ１００では、エミッタ電極９をゲートライナー６で分割して、その分割されたエミッタ電極９の間にゲートライナー６を配置して、ＩＧＢＴチップ１００内でゲート信号が均等に伝達されるようにしている。ゲートライナー７はエミッタ電極９の外周部に形成されゲートライナー６と接続している。また、ゲートライナー７はゲートパッド８と接続する。
図２は、図１のＩＧＢＴチップに層間絶縁膜としてポリイミド膜を被覆した後の要部平面図である。ポリイミド膜１０、１１でエミッタ電極９に挟まれた箇所（中央部）とエミッタ電極９の外周部を被覆し、エミッタ電極９の端部近傍も被覆する。
図３は、この発明の第１実施例の半導体装置で、ヒートスプレッダを配置したときの要部構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ｂ）のＡ部拡大図である。
図２は、図１のＩＧＢＴチップに層間絶縁膜としてポリイミド膜を被覆した後の要部平面図である。ポリイミド膜１０、１１でエミッタ電極９に挟まれた箇所（中央部）とエミッタ電極９の外周部を被覆し、エミッタ電極９の端部近傍も被覆する。
図３は、この発明の第１実施例の半導体装置で、ヒートスプレッダを配置したときの要部構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ｂ）のＡ部拡大図である。
半導体基板１上に酸化膜２（ゲート酸化膜も含む）を形成し、ポリシリコンで形成したＩＧＢＴの図示しないゲート電極と接続するポリシリコンゲート配線３をこの酸化膜２上に形成し、ポリシリコンゲート配線３上にＢＰＳＧ膜などの絶縁膜４を形成する。この絶縁膜４に開口部５を形成し、この開口部５を介して、ゲートライナー６、７およびゲートパッド８とポリシリコンゲート配線３を接続する。また図示しない開口部を介して図示しないＩＧＢＴのエミッタ領域と複数のエミッタ電極９を接続する。ゲートライナー６、７は、例えば、厚み（高さ）が５μｍ程度で幅が３０μｍ〜３５μｍ程度のＡｌで形成される。ゲートライナー６、７上を厚さ６μｍ程度のポリイミド膜１０、１１で被覆する。ゲートライナー６、７とポリイミド膜１０、１１を合わせた高さは１１μｍ程度となる。エミッタ電極９で挟まれた箇所において、ゲートライナー６上のポリイミド膜１０の端部上の角部を面取りする。面取りは角部を直線的に切り欠いたもの、角部を多面状に切り欠いたもの、図３（ｃ）の如くＲ形状に角部を丸めたものなどが適用できる。角部を直線的に切り欠くことにより鈍角の角部が２つとなって、１つの角部に集中していた応力が分散される。さらに多面状に切り欠けば鈍角の角部が多数となり応力は縒り分散される。また、特に、Ｒ形状に角部を丸めることで応力は偏ることなく均一に分散するのでクラックの発生を防止させるのに最も効果的である。なおこれらの面取りの形状は凹型治具１６の形状によって決めることができる。
このポリイミド膜１０の角部を面取りする方法について角部を丸める方法を例に説明する。全面に半硬化状のポリイミド膜を被覆し、その上にレジストマスクを形成する。このレジストマスクを用いて、ウェットエッチングでポリイミド膜をエッチングして不必要なポリイミド膜を除去する。半硬化状のポリイミド膜に図４に示す凹型治具１６を上から押し当て、半硬化状のポリイミド膜の端部上の角部を丸める。その後、加熱処理して半硬化状のポリイミド膜を硬化させて端部上の角部が丸められた中央部のポリイミド膜１０と外周部のポリイミド膜１１となる。このポリイミド膜１０の端部上の角部の曲率半径Ｒを１μｍ以上にする。このポリイミド膜１０、１１は加熱することで硬化する熱硬化型のポリイミド膜である。
エミッタ電極９上にエミッタ電極９で挟まれた箇所のゲートライナー６を跨いでヒートスプレッダ１２を配置し、エミッタ電極９とヒートスプレッダ１２をはんだ１３（Ｓｎ−３．５Ａｇはんだなど）で固着する。ヒートスプレッダ１２は高導電材であることは勿論のこと高熱伝導材であるとよい。例えば、銅，モリブデン，タングステンあるいはこれらの金属の合金などが材料として好適である。
エミッタ電極９上にエミッタ電極９で挟まれた箇所のゲートライナー６を跨いでヒートスプレッダ１２を配置し、エミッタ電極９とヒートスプレッダ１２をはんだ１３（Ｓｎ−３．５Ａｇはんだなど）で固着する。ヒートスプレッダ１２は高導電材であることは勿論のこと高熱伝導材であるとよい。例えば、銅，モリブデン，タングステンあるいはこれらの金属の合金などが材料として好適である。
図３（ｃ）に示すように、硬化後のポリイミド膜１０の端部上の角部（表面と側面が交わる箇所：曲率部）の曲率半径（以下、Ｒと称す）を１μｍ以上とする。
このように、ゲートライナー６を被覆しているポリイミド膜１０の端部上の角部を１μｍ以上のＲに丸めることで、冷熱繰り返し環境におけるこの箇所への応力を低減することができて、はんだ１３内へのクラックの発生を防止することができる。
図３（ｃ）で示すＲを確保する方法としては、前記したように、凹型治具１６を用いる方法や、図示しないが硬化後のポリイミド膜１０の端部上の角部を機械的に研削して面取りする方法がある。
つぎに、従来のように、硬化後のポリイミド膜の端部上の角部のＲが１μｍ未満と小さい場合でもはんだ内にクラックが発生しないようにできる方法について説明する。尚、このＲはポリイミド膜をレジストマスク用いてウェットエッチングしたときに自然に形成されるＲであり、そのＲは０．０１μｍ〜０．１μｍのオーダである。
このように、ゲートライナー６を被覆しているポリイミド膜１０の端部上の角部を１μｍ以上のＲに丸めることで、冷熱繰り返し環境におけるこの箇所への応力を低減することができて、はんだ１３内へのクラックの発生を防止することができる。
図３（ｃ）で示すＲを確保する方法としては、前記したように、凹型治具１６を用いる方法や、図示しないが硬化後のポリイミド膜１０の端部上の角部を機械的に研削して面取りする方法がある。
つぎに、従来のように、硬化後のポリイミド膜の端部上の角部のＲが１μｍ未満と小さい場合でもはんだ内にクラックが発生しないようにできる方法について説明する。尚、このＲはポリイミド膜をレジストマスク用いてウェットエッチングしたときに自然に形成されるＲであり、そのＲは０．０１μｍ〜０．１μｍのオーダである。
図５は、この発明の第２実施例の半導体装置の要部断面図である。第１実施例との違いは、ゲートライナー６上にを被覆しているポリイミド膜１０ａ上を樹脂２１でさらに被覆して、この樹脂２１の端部上の角部のＲを１μｍ以上とする。Ｒを１μｍ以上とすることで、はんだ１３内にクラックが発生することを防止することができる。
この樹脂２１の角部にＲを付ける方法は、Ｒが１μｍ未満のポリイミド膜１０ａの表面に液状の樹脂をディスペンサーにて適量塗布することで、ポリイミド膜１０ａの角部を被覆する液状の樹脂に表面張力により丸みがつく。その後、紫外線又は可視光線又は加熱によって液状の樹脂を硬化させて角部のＲが１μｍ以上の樹脂２１とする。所定のＲとするには、液状の樹脂の粘度を調整して行うとよい。その後、ヒートスプレッダ１２をエミッタ電極９にはんだ１３を介して固着する。樹脂２１としては、アクリル樹脂、エポキシ樹脂、シリコーン樹脂およびウレタン樹脂などが好適である。角部の面取り形状としてＲ形状以外のものも適用可能であるのは実施例１と同様である。
この樹脂２１の角部にＲを付ける方法は、Ｒが１μｍ未満のポリイミド膜１０ａの表面に液状の樹脂をディスペンサーにて適量塗布することで、ポリイミド膜１０ａの角部を被覆する液状の樹脂に表面張力により丸みがつく。その後、紫外線又は可視光線又は加熱によって液状の樹脂を硬化させて角部のＲが１μｍ以上の樹脂２１とする。所定のＲとするには、液状の樹脂の粘度を調整して行うとよい。その後、ヒートスプレッダ１２をエミッタ電極９にはんだ１３を介して固着する。樹脂２１としては、アクリル樹脂、エポキシ樹脂、シリコーン樹脂およびウレタン樹脂などが好適である。角部の面取り形状としてＲ形状以外のものも適用可能であるのは実施例１と同様である。
図６は、この発明の第３実施例の半導体装置の要部断面図である。この図は図５に相当する要部断面図である。
第２実施例との違いは、図５の樹脂２１の中に、銀，ニッケル，金，カーボン，パラジウムなどの導電性物質２２を混在させた点である。これらの導電性物質２２を混在させることで、樹脂２１のみの場合より導電性と熱伝導性を高めることができる。また、樹脂２１の中に銀，ニッケル，金，パラジウムなどの金属を混在させることで、はんだ１３の冷却過程において樹脂２１の表面に露出した状態の導電性物質２２と合金層を形成し、はんだ１３と樹脂２１は導電性物質を介して強固に固着されヒートスプレッダの接合信頼性が向上する。
さらに、樹脂２１のなかに導電性物質として銀、ニッケル，金、カーボン，パラジウムなどの熱伝導性の高い粒子を混在させることで、樹脂２１のみの場合より熱伝導性を高めることができる。
第２実施例との違いは、図５の樹脂２１の中に、銀，ニッケル，金，カーボン，パラジウムなどの導電性物質２２を混在させた点である。これらの導電性物質２２を混在させることで、樹脂２１のみの場合より導電性と熱伝導性を高めることができる。また、樹脂２１の中に銀，ニッケル，金，パラジウムなどの金属を混在させることで、はんだ１３の冷却過程において樹脂２１の表面に露出した状態の導電性物質２２と合金層を形成し、はんだ１３と樹脂２１は導電性物質を介して強固に固着されヒートスプレッダの接合信頼性が向上する。
さらに、樹脂２１のなかに導電性物質として銀、ニッケル，金、カーボン，パラジウムなどの熱伝導性の高い粒子を混在させることで、樹脂２１のみの場合より熱伝導性を高めることができる。
この場合もはんだ１３と接する樹脂２１の端部上の角部のＲを１μｍ以上とすることで、はんだ１３にクラックが発生することを防止することができる。
尚、前記の第１実施例〜第３実施例では半導体装置として、ＩＧＢＴを例に挙げて説明したが、ＭＯＳＦＥＴやＭＯＳサイリスタなど他のスイッチングデバイスの場合にもこの発明が適用できることは勿論である。
尚、前記の第１実施例〜第３実施例では半導体装置として、ＩＧＢＴを例に挙げて説明したが、ＭＯＳＦＥＴやＭＯＳサイリスタなど他のスイッチングデバイスの場合にもこの発明が適用できることは勿論である。
１ 半導体基板
２ 酸化膜
３ ポリシリコンゲート配線
４ 層間絶縁膜
５ コンタクトホール
６ ゲートライナー（中央部）
７ ゲートライナー（外周部）
８ ゲートパッド
９ エミッタ電極
１０、１０ａ ポリイミド膜（中央部）
１１ ポリイミド膜（外周部）
１２ ヒートスプレッダ
１３ はんだ
１６ 凹型治具
２１ 樹脂
２２ 導電性物質
１００ ＩＧＢＴチップ
２ 酸化膜
３ ポリシリコンゲート配線
４ 層間絶縁膜
５ コンタクトホール
６ ゲートライナー（中央部）
７ ゲートライナー（外周部）
８ ゲートパッド
９ エミッタ電極
１０、１０ａ ポリイミド膜（中央部）
１１ ポリイミド膜（外周部）
１２ ヒートスプレッダ
１３ はんだ
１６ 凹型治具
２１ 樹脂
２２ 導電性物質
１００ ＩＧＢＴチップ
Claims (9)
- 半導体基板の第１主面に形成された複数の第１主電極と、
前記第１主面に形成されたゲート電極パッドと、
前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、
該ゲートライナーを被覆する層間絶縁膜と、
前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、
前記層間絶縁膜の角部が、その曲率半径が１μｍ以上となるように、面取りされてなることを特徴とする半導体装置。 - 半導体基板の第１主面に形成された複数の第１主電極と、
前記第１主面に形成されたゲート電極パッドと、
前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、
該ゲートライナーを選択的に被覆するように形成された層間絶縁膜と、
前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、
前記層間絶縁膜がさらに樹脂で被覆され、該樹脂の角部が、その曲率半径が１μｍ以上となるように、面取りされてなることを特徴とする半導体装置。 - 前記面取りは、角部を丸めたものであることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記樹脂に導電性粒子が混在していることを特徴とする請求項２に記載の半導体装置。
- 前記導電性粒子は、銀，ニッケル，金，パラジウム，ならびにこれらの金属合金、もしくはカーボンのうち少なくとも１種であることを特徴とする請求項４に記載の半導体装置。
- 前記樹脂は、紫外線もしくは可視光線で硬化する光硬化性樹脂、あるいは熱硬化性樹脂であることを特徴とする請求項２に記載する半導体装置。
- 半導体基板の第１主面に形成された複数の第１主電極と、
前記第１主面に形成されたゲート電極パッドと、
前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、
該ゲートライナーを被覆する層間絶縁膜と、
前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置の製造方法であって、
前記層間絶縁膜を、前記ゲートライナー上を被覆したポリイミド膜の角部を、直線的に切り欠く、多面状に切り欠く、もしくは、Ｒ形状に丸めて面取りし、形成することを特徴とする半導体装置の製造方法。 - 前記層間絶縁膜を、半硬化状のポリイミド膜に治具を押し当てる、もしくは、硬化後のポリイミド膜の角部を機械的に研削することにより面取りし、形成することを特徴とする請求項７に記載する半導体装置の製造方法。
- 半導体基板の第１主面に形成された複数の第１主電極と、
前記第１主面に形成されたゲート電極パッドと、
前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、
該ゲートライナーを選択的に被覆するように形成された層間絶縁膜と、
前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置の製造方法において、
前記層間絶縁膜を液状のアクリル樹脂、エポキシ樹脂、シリコーン樹脂もしくはウレタン樹脂で被覆し、硬化させて、前記層間絶縁膜を面取りされた樹脂で被覆することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005230953A JP4967277B2 (ja) | 2005-08-09 | 2005-08-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005230953A JP4967277B2 (ja) | 2005-08-09 | 2005-08-09 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007048889A JP2007048889A (ja) | 2007-02-22 |
| JP4967277B2 true JP4967277B2 (ja) | 2012-07-04 |
Family
ID=37851481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005230953A Expired - Fee Related JP4967277B2 (ja) | 2005-08-09 | 2005-08-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4967277B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010038933A1 (de) | 2009-08-18 | 2011-02-24 | Denso Corporation, Kariya-City | Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung |
| JP2011066371A (ja) * | 2009-08-18 | 2011-03-31 | Denso Corp | 半導体装置およびその製造方法 |
| JP2014003095A (ja) * | 2012-06-15 | 2014-01-09 | Denso Corp | 半導体装置 |
| JP5765324B2 (ja) * | 2012-12-10 | 2015-08-19 | トヨタ自動車株式会社 | 半導体装置 |
| JP6699519B2 (ja) * | 2016-11-15 | 2020-05-27 | トヨタ自動車株式会社 | 半導体モジュール |
| JP6896821B2 (ja) * | 2018-01-09 | 2021-06-30 | ローム株式会社 | 半導体装置 |
| WO2019208755A1 (ja) * | 2018-04-27 | 2019-10-31 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| CN115485858A (zh) * | 2020-05-08 | 2022-12-16 | 罗姆股份有限公司 | 半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3601529B2 (ja) * | 2001-08-09 | 2004-12-15 | 株式会社デンソー | 半導体装置 |
-
2005
- 2005-08-09 JP JP2005230953A patent/JP4967277B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007048889A (ja) | 2007-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4967277B2 (ja) | 半導体装置およびその製造方法 | |
| KR100478883B1 (ko) | 반도체장치 | |
| CN109314063B (zh) | 电力用半导体装置 | |
| CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
| EP0788158A2 (en) | Electronic Package | |
| US8076771B2 (en) | Semiconductor device having metal cap divided by slit | |
| JP2019186326A (ja) | 半導体装置およびその製造方法 | |
| JP7238330B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9230937B2 (en) | Semiconductor device and a manufacturing method thereof | |
| JPH088395A (ja) | パワーデバイスチップの実装構造 | |
| JP7237647B2 (ja) | 回路基板および電子装置 | |
| US20140291831A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| KR102548231B1 (ko) | 반도체 모듈 및 이에 사용되는 반도체 장치 | |
| JP2008085002A (ja) | 半導体装置およびその製造方法 | |
| JP7117960B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
| JP5840102B2 (ja) | 電力用半導体装置 | |
| JP5096812B2 (ja) | 複合リードフレームを用いた半導体装置 | |
| JP2004296837A (ja) | 半導体装置 | |
| WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
| JP7230419B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2007012725A (ja) | 半導体装置 | |
| JP2007027183A (ja) | 半導体装置及びその製造方法 | |
| JP5884625B2 (ja) | 半導体デバイス | |
| JP2000228491A (ja) | 半導体モジュール及び電力変換装置 | |
| JP2009016380A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |