JP2015181142A - 配線基板及びその製造方法、絶縁層の表面改質方法 - Google Patents

配線基板及びその製造方法、絶縁層の表面改質方法 Download PDF

Info

Publication number
JP2015181142A
JP2015181142A JP2014105652A JP2014105652A JP2015181142A JP 2015181142 A JP2015181142 A JP 2015181142A JP 2014105652 A JP2014105652 A JP 2014105652A JP 2014105652 A JP2014105652 A JP 2014105652A JP 2015181142 A JP2015181142 A JP 2015181142A
Authority
JP
Japan
Prior art keywords
insulating layer
solder
wiring board
pad
silicone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014105652A
Other languages
English (en)
Other versions
JP2015181142A5 (ja
Inventor
秀樹 湯本
Hideki Yumoto
秀樹 湯本
洋一 原山
Yoichi Harayama
洋一 原山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014105652A priority Critical patent/JP2015181142A/ja
Priority to US14/627,099 priority patent/US9538668B2/en
Publication of JP2015181142A publication Critical patent/JP2015181142A/ja
Publication of JP2015181142A5 publication Critical patent/JP2015181142A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0162Silicon containing polymer, e.g. silicone
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Abstract

【課題】絶縁層の最表面に生じる残渣を低減し信頼性を向上させた配線基板等を提供する。
【解決手段】本配線基板は、絶縁層と、前記絶縁層から露出するパッドと、を有し、前記絶縁層の最表面は、シリコーンをスタンプすることによって疎水性に改質されている。
【選択図】図1

Description

本発明は、配線基板及びその製造方法、絶縁層の表面改質方法に関する。
最外層となる絶縁層と、この絶縁層から露出するパッドとを有する配線基板が知られている。パッド上には、半導体チップ等と接続するための接続端子が形成される。接続端子としては、例えば、はんだバンプ等が用いられる。
パッド上にはんだバンプを形成するには、例えば、絶縁層から露出するパッド上にペースト状のはんだ(クリームはんだ等)を塗布し、リフローによりはんだを加熱溶融させる。必要に応じ、その後、はんだバンプが形成された基板を洗浄することで、配線基板が完成する。
特開2011−199179号公報
しかしながら、絶縁層から露出するパッド上にペースト状のはんだ(クリームはんだ等)を塗布する際、はんだの一部が絶縁層の最表面に付着する場合がある。なお、最表面とは、配線基板の最も外側に位置する2つの主面の一方又は双方を指す。
絶縁層の最表面に付着したはんだがリフロー時にパッド上に流れ込めばよいが、絶縁層の最表面の濡れ性がよい場合(絶縁層の最表面が親水性である場合)、絶縁層の最表面に付着したはんだの一部がパッド上に流れ込まず、絶縁層の最表面で凝固して残渣となる場合がある。
絶縁層の最表面に生じたはんだの残渣は、他の工程等で絶縁層の最表面から離脱し、電子部品やコネクタ等のピン間を短絡させたり、配線間を短絡させたりする要因となり、配線基板の信頼性を低下させる。
又、クリームはんだ等に含有されていたフラックスの残渣が絶縁層の最表面に付着する場合もある。フラックスの残渣は、リーク電流を引き起こして絶縁不良を発生させたり、コネクタ等の接点に混入して接触不良を発生させたりする要因となり、配線基板の信頼性を低下させる。
本発明は、上記の点に鑑みてなされたものであり、絶縁層の最表面に生じる残渣を低減し信頼性を向上させた配線基板等を提供することを課題とする。
本配線基板は、絶縁層と、前記絶縁層から露出するパッドと、を有し、前記絶縁層の最表面は、シリコーンをスタンプすることによって疎水性に改質されていることを要件とする。
開示の技術によれば、絶縁層の最表面に生じる残渣を低減し信頼性を向上させた配線基板等を提供できる。
第1の実施の形態に係る配線基板を例示する部分断面図である。 絶縁層の表面を疎水性に改質する方法を例示する図(その1)である。 絶縁層の表面を疎水性に改質する方法を例示する図(その2)である。 絶縁層の表面を疎水性に改質した場合の効果について説明する図である。 比較例に係る配線基板を例示する部分断面図である。 第1の実施の形態の変形例1に係る配線基板を例示する部分断面図である。 第1の実施の形態の変形例2に係る配線基板を例示する部分断面図である。 第1の実施の形態の変形例3に係る配線基板を例示する部分断面図である。 実施例1のDCAの測定結果をまとめたグラフである。 実施例1のSEの測定結果をまとめたグラフである。 実施例2で得られた結果を示す顕微鏡写真である。 第2の実施の形態に係る配線基板にはんだバンプを形成する工程を例示する図(その1)である。 第2の実施の形態に係る配線基板にはんだバンプを形成する工程を例示する図(その2)である。 実施例3で得られた結果を示す顕微鏡写真(その1)である。 実施例3で得られた結果を示す顕微鏡写真(その2)である。 実施例4で得られた結果を示す顕微鏡写真である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 [第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する部分断面図であり、一方の側の最外層近傍のみを図示している。図1を参照するに、配線基板1は、絶縁層15と、パッド16と、ソルダーレジスト層17とを有する。絶縁層15の下層には、他の配線層や絶縁層、コア層等の任意の層を形成することができる。絶縁層15の下層に、樹脂を主成分とする層、シリコンを主成分とする層、セラミックを主成分とする層等が含まれていてもよい。
なお、本実施の形態では、便宜上、配線基板1のソルダーレジスト層17側を上側又は一方の側、絶縁層15側を下側又は他方の側とする。又、各部位のソルダーレジスト層17側の面を上面又は一方の面、絶縁層15側の面を下面又は他方の面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層15の上面15aの法線方向から視ることを指し、平面形状とは対象物を絶縁層15の上面15aの法線方向から視た形状を指すものとする。
絶縁層15は、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等により形成されている。絶縁層15は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層15の厚さは、例えば15〜35μm程度とすることができる。
パッド16は、絶縁層15の上面15aに形成されている。パッド16の材料としては、例えば、銅(Cu)等を用いることができる。パッド16の厚さは、例えば、10〜30μm程度とすることができる。
ソルダーレジスト層17は、配線基板1の一方の側の最外層となる絶縁層であり、絶縁層15の上面15aに、パッド16を覆うように形成されている。ソルダーレジスト層17の材料は、特に限定されるものではないが、例えば、熱又は光硬化性の感光性樹脂組成物等の絶縁材料を用いることができる。熱又は光硬化性の感光性樹脂組成物の例としては、エポキシ系樹脂やアクリル系樹脂等を挙げることができる。ソルダーレジスト層17の厚さは、例えば15〜35μm程度とすることができる。
ソルダーレジスト層17は、開口部17xを有し、開口部17xの底部にはパッド16の上面の一部が露出している。開口部17x内に露出するパッド16は外部接続端子となる部分であり、例えば、はんだや導電性ペースト等の導電材料を介して、半導体チップや他の配線基板等と接続することができる。
開口部17xの平面形状は例えば円形とすることができ、その場合の直径は、接続対象である半導体チップや他の配線基板等に合わせて任意に設計することができる。なお、第1の実施の形態では、ソルダーレジスト層17は、パッド16の上面の外周部にオーバーハングしている(張り出している)。言い換えれば、ソルダーレジスト層17の開口部17x側の端部は、パッド16の上面の外周部を環状に被覆している。
ソルダーレジスト層17の上面17a(最表面)は、疎水性に改質されている(矢印Rは疎水性であることを模式的に示している)。ソルダーレジスト層17の開口部17xの内壁面が上面17aと同様に疎水性に改質されていてもよい。このように、配線基板1は、表面(上面17a、又は、上面17a及び開口部17xの内壁面)が疎水性に改質された(濡れ性が調節された)ソルダーレジスト層17を有している。なお、ソルダーレジスト層17は、下層(例えば、パッド16)の凹凸状構造を反映して形成されるため、必ずしも上面17aは平坦でなくてもよい。
[絶縁層の表面を疎水性に改質する表面改質方法]
次に、絶縁層の表面を疎水性に改質する表面改質方法について説明する。ここでは、一例として、図1に示した配線基板1のソルダーレジスト層17の表面を疎水性に改質する方法を示す。ソルダーレジスト層17の表面は、シリコーンでスタンプすることにより、疎水性に改質できる。以下、図2及び図3を参照しながら具体的に説明する。
まず、図2(a)に示すように、周知の方法により、配線基板1を作製する。この時点では、ソルダーレジスト層17の表面は疎水性に改質されていない。ソルダーレジスト層17の表面は、例えば、親水性である。
次に、図2(b)に示すように、スタンプ治具110の下面にシート状のシリコーン120を取り付けたシリコーンスタンプ100を準備する。シリコーンスタンプ100のスタンプ面120aは、ソルダーレジスト層17の上面17aを一回の押圧で改質できるよう、ソルダーレジスト層17の上面17aと略同形状、又は、一回り大きな形状とすることが好ましい。ここでは、ソルダーレジスト層17の上面17aは矩形状であるから、例えば、スタンプ面120aをソルダーレジスト層17の上面17aと略同形状の矩形状、又は、一回り大きな矩形状とすることができる。
但し、スタンプするシリコーン120の形状や構造には特に制限はなく、ソルダーレジスト層17の表面の所定の領域をスタンプできる形状や構造を持つものであれば任意としてよい。スタンプするための方法や装置に適合させて、例えば板状や棒状等の任意の形状や構造を適宜選択することができる。
又、シリコーン120のスタンプ面120aの形状も特に制限はなく、ソルダーレジスト層17の表面の所定の領域をスタンプすることができる形状であればよい。例えば、シリコーン120のスタンプ面120aは平面状や曲面状、それらを組み合わせた形状等を含む任意の形状の面とすることができる。或いは、開口部17xの近傍のみを改質したい場合には、スタンプ面120aに開口部17xの近傍のみと接するようなドット状(水玉模様)、ストライプ状(縞模様)、メッシュ状(網目模様)等の突起を形成してもよい。
又、スタンプする方法についても特に限定はない。例えば、前述のように、1つのスタンプ面120aを備えたシリコーンスタンプ100を用いてもよいし、ソルダーレジスト層17の上面17aよりも小面積のスタンプ面を備えたシリコーンスタンプを作製し、上面17aの異なる領域を順番に押圧してもよい。この際、スタンプ面の形状等が異なる複数種類のシリコーンスタンプを作製してもよい。
次に、図3(a)に示すように、シリコーンスタンプ100のスタンプ面120aとソルダーレジスト層17の上面17aとを対向させて、シリコーンスタンプ100を矢印P方向に移動させ、両者を所定の圧力で所定の時間接触(圧着)させる。その後、必要に応じ、所定の時間加熱してもよい。所定の時間加熱することにより、後述の共有結合を更に強化することができる。
この場合、加熱温度や加熱時間はシリコーン120及びソルダーレジスト層17の種類、改質する領域の形状、望ましい改質の程度等に応じて最適化することが可能である。加熱温度は、例えば、常温〜270℃程度の範囲とすることができるが、260℃程度とすることが好ましい。又、加熱時間は、例えば、0〜5分程度の範囲とすることができるが、3分程度とすることが好ましい。
なお、シリコーンは可塑性(軟性、又は弾性)を有する材料であるから、圧力等の最適化により、図3(b)のように凹凸形状に沿って変形させることができる。これにより、絶縁層の表面が平坦でない場合にも、絶縁層の表面の所望の領域を疎水化することができる。
図3(a)又は図3(b)の状態で所定の時間が経過後、シリコーンスタンプ100を取り外す。これにより、ソルダーレジスト層17の表面(上面17a、又は、上面17a及び開口部17xの内壁面)において、シリコーンスタンプ100のスタンプ面120aと接触していた領域が疎水性に改質される。例えば、図3(a)の場合にはソルダーレジスト層17の上面17aのみを疎水性に改質することができ、図3(b)の場合にはソルダーレジスト層17の上面17a及び開口部17xの内壁面を疎水性に改質することができる。
図3(a)又は図3(b)において付加される圧力の範囲は、シリコーン120及びソルダーレジスト層17の種類、改質する領域の形状、望ましい改質の程度等に応じて最適化することが可能である。付加される圧力は、使用するシリコーン120の厚さ等により適宜選択され、好ましくは30〜120kg/cm程度の範囲とすることができる。
このように、ソルダーレジスト層17の表面の疎水性に改質された領域は、シリコーンスタンプ100のスタンプ面120aでスタンプされた領域である。しかし、疎水性に改質された領域には実質的に厚さのある構造が設けられているのではなく、ソルダーレジスト層17の表面の一部が改質されているものである。ソルダーレジスト層17の表面の改質とは、限定されるものではないが、次のように説明され得る。
すなわち、シリコーン120の含有成分と、ソルダーレジスト層17の表面の成分との間に物理的又は化学的(或いは、物理的及び化学的)な作用が生じる。そして、その作用により、ソルダーレジスト層17の表面(表面近傍領域を含む)の親水性基又は疎水性基の種類と数の一方又は双方が変更される。
シリコーン120中に含有される成分としては、例えば、低分子や中分子量のオリゴマー(シロキサンオリゴマー)が挙げられる。このオリゴマーとソルダーレジスト層17の表面上の水酸基やカルボン酸基とが反応して共有結合を形成し、強い親水性基である水酸基やカルボン酸基を強い疎水性基へ変更することが可能となる。又、形成された共有結合は、適切な温度と時間で加熱処置することで更に完全に近くなり、場合により更に強い共有結合を形成することとなる。但し、共有結合が形成された領域には、実質的に厚さのある構造が設けられているのではない。
又、改質された領域は、かかる強い共有結合性のために通常の溶媒洗浄等では除去されることはない。例えば、ソルダーレジスト層17の表面に疎水性に改質された領域を形成後、種々の処理のためにアルコール等の溶媒で表面を洗浄しても、改質された領域が除去されることはない。又、ソルダーレジスト層17の平坦な表面だけでなく、前述のような下層の凹凸状構造を反映した平坦でない表面も、同様の方法で疎水性に改質することができる。これは、可塑性(軟性、又は弾性)を有するシリコーン120をソルダーレジスト層17にスタンプ(押し付ける)することにより、初めて可能となるものである。
このように、ソルダーレジスト層17の疎水性に改質された領域は実質的な厚さを持つ構造を有しない。又、ソルダーレジスト層17の表面の成分分析により、シリコン、酸素、炭素等の元素が存在することが測定できる。又、ソルダーレジスト層17の疎水性に改質された領域を溶媒で洗浄しても除去されない。これらは、濡れ角の測定、顕微鏡での表面や断面の観察、表面や断面の元素分析(EDEX等)等を用いて確認することができる。
本実施の形態に係る表面改質方法で使用可能なシリコーンは、当該技術分野で汎用されるシリコーンであれば特に制限はない。例えばジアルキルシロキサンを重合したポリジアルキルシロキサン等のポリマーが含まれ、特にジメチルポリシロキサンが挙げられる。更に、汎用のシリコーンには直鎖状や環状のモノマー、オリゴマー等の低分子量のシロキサンが種々の量で含まれることが知られている。これらのシリコーンは種々市販されており、本実施の形態に係る表面改質方法では、それら市販品を入手し、そのまま使用することも可能である。
又、本実施の形態に係る表面改質方法で使用されるシリコーンは適切な範囲の可塑性(軟性、又は弾性)を有することが好ましい。これにより、前述のように、ソルダーレジスト層表面の複雑な形状に応じて、場合により適切な圧力を付加することで全ての表面に均一にスタンプし得る。更に、可塑性の程度は、スタンプするソルダーレジスト層の材料、表面形状、スタンプの際の温度等により適宜選択することが可能である。
[絶縁層の表面を疎水性に改質した場合の効果]
次に、絶縁層の表面を疎水性に改質した場合の効果について説明する。ここでは、一例として、図1に示した配線基板1のソルダーレジスト層17の上面17aを疎水性に改質し、その後、開口部17x内に露出するパッド16上にはんだバンプ25を形成する場合について説明する。
まず、図4(a)に示すように、開口部17x内に露出するパッド16上に、ペースト状のはんだ20(クリームはんだ等)を塗布する。この際、はんだ20を開口部17x内のみに塗布することは困難であるため、はんだ20の一部はソルダーレジスト層17の上面17aの開口部17x近傍にも塗布される。
次に、はんだ20を塗布した配線基板1をリフロー炉に入れ、所定温度(例えば、200〜250℃程度)に加熱してはんだ20を溶融させ、その後温度を下げて凝固させ、図4(b)に示すように、はんだバンプ25を形成する。
ここで、ソルダーレジスト層17の上面17aは、疎水性に改質されている。すなわち、ソルダーレジスト層17の上面17aは、はんだの濡れ性が悪い状態に改質されている。そのため、ソルダーレジスト層17の上面17aで溶融したはんだ20は、上面17aに弾かれて開口部17x内に集まり凝固する。すなわち、ソルダーレジスト層17の上面17aを疎水性に改質することにより、上面17aには溶融したはんだ20が付着し難くなるため、上面17aに凝固後のはんだ20の残渣が生じるおそれを低減できる。
図5は、比較例に係る配線基板を例示する部分断面図である。図5に示す配線基板1Xでは、本実施の形態に係る配線基板1とは異なり、ソルダーレジスト層17の上面17aが疎水性に改質されていない。すなわち、配線基板1Xでは、ソルダーレジスト層17の上面17aは、配線基板1に比べて、はんだの濡れ性が良い状態となっている。
そのため、ソルダーレジスト層17の上面17aで溶融したはんだ20の多くは開口部17x内に集まるものの、一部は上面17aに弾かれず、上面17aに付着したままの状態になる。その後、ソルダーレジスト層17の上面17aで凝固したはんだ20は、上面17aに付着した残渣となる。ソルダーレジスト層17の上面17aに生じた凝固後のはんだ20の残渣は、他の工程等で上面17aから離脱し、電子部品やコネクタ等のピン間を短絡させたり、配線間を短絡させたりする要因となる。
一方、本実施の形態に係る配線基板1では、上記のように、ソルダーレジスト層17の上面17aを疎水性に改質することにより、上面17aに凝固後のはんだ20の残渣が生じるおそれを低減している。その結果、ソルダーレジスト層17の上面17aに生じた凝固後のはんだ20の残渣が、他の工程等で電子部品のピン間を短絡させたり、配線間を短絡させたりするおそれを低減できる。すなわち配線基板1の信頼性を向上できる。
なお、はんだ20に代えて銀ペースト等の導電性ペーストを用いた場合にも同様の効果を奏する。又、ペースト状のはんだ20にはフラックスが含有されている場合があるが、疎水性に改質された上面17aにはフラックスの残渣も生じ難く、仮に残渣が生じたとしても、その後のフラックス洗浄工程で容易に除去することができる。
一方、ソルダーレジスト層17の上面17aが疎水性に改質されていない場合には、上面17aにフラックスの残渣が強固に付着するため、その後のフラックス洗浄工程でもフラックスの残渣を完全に除去することは容易ではない。その結果、フラックスの残渣がリーク電流を引き起こして絶縁不良を発生させたり、コネクタ等の接点に混入して接触不良を発生させたりする要因となり、配線基板の信頼性を低下させる。
本実施形態に係る配線基板1では、ソルダーレジスト層17の上面17aが疎水性に改質され、フラックスの残渣が生じ難いため、このような問題を回避でき、信頼性を向上できる。
〈第1の実施の形態の変形例1〉
第1の実施の形態の変形例1では、ソルダーレジスト層の開口部がパッドの全体を露出する配線基板の例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図6は、第1の実施の形態の変形例1に係る配線基板を例示する部分断面図であり、一方の側の最外層近傍のみを図示している。配線基板1(図1参照)では、ソルダーレジスト層17は、パッド16の上面の外周部にオーバーハングしていた(張り出していた)。言い換えれば、ソルダーレジスト層17の開口部17x側の端部は、パッド16の上面の外周部を環状に被覆していた。これに対し、図6に示す配線基板1Aでは、ソルダーレジスト層17の開口部17yは、パッド16の表面全体を露出すると共に、パッド16の周囲の絶縁層15の上面15aも露出している。
配線基板1Aに対して、例えば、シリコーンスタンプ100を図3(b)のようにスタンプすることで、ソルダーレジスト層17の上面17a(最表面)、開口部17yの内壁面、及び開口部17y内に露出する絶縁層15の上面15aを疎水性に改質できる。これにより、第1の実施の形態と同様に、ソルダーレジスト層17の上面17a、開口部17yの内壁面、及び開口部17y内に露出する絶縁層15の上面15aには、凝固後のはんだ20の残渣が生じない。その結果、第1の実施の形態と同様に、凝固後のはんだ20の残渣が、他の工程等で電子部品のピン間を短絡させたり、配線間を短絡させたりすることを防止できる。又、フラックスに対する効果も第1の実施の形態と同様である。
〈第1の実施の形態の変形例2〉
第1の実施の形態の変形例2では、ソルダーレジスト層が形成されていない配線基板の例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図7は、第1の実施の形態の変形例2に係る配線基板を例示する部分断面図であり、一方の側の最外層近傍のみを図示している。配線基板1(図1参照)では、絶縁層15の上面15aにはパッド16を選択的に露出するソルダーレジスト層17が形成されていた。これに対し、図7に示す配線基板1Bでは、絶縁層15の上面15a(最表面)にパッド16が形成されているが、ソルダーレジスト層17は形成されていない。
配線基板1Bに対して、例えば、シリコーンスタンプ100を図3(a)のようにスタンプすることで、絶縁層15の上面15aを疎水性に改質できる。これにより、第1の実施の形態と同様に、絶縁層15の上面15aには、凝固後のはんだ20の残渣が生じない。その結果、第1の実施の形態と同様に、絶縁層15の上面15aに生じた凝固後のはんだ20の残渣が、他の工程等で電子部品のピン間を短絡させたり、配線間を短絡させたりすることを防止できる。又、フラックスに対する効果も第1の実施の形態と同様である。
〈第1の実施の形態の変形例3〉
第1の実施の形態の変形例3では、ソルダーレジスト層が形成されていない配線基板の他の例を示す。なお、第1の実施の形態の変形例3において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図8は、第1の実施の形態の変形例3に係る配線基板を例示する部分断面図であり、一方の側の最外層近傍のみを図示している。図8に示す配線基板1Cでは、絶縁層15の上面15a(最表面)にソルダーレジスト層17は形成されていない。又、配線基板1Cでは、絶縁層15の上面15aに、パッド16の上面を底面とする凹部15xが形成されている。言い換えれば、パッド16の上面は絶縁層15の上面15aよりも窪んだ位置に露出している。但し、配線基板1Cにおいて、パッド16の上面は絶縁層15の上面15aと面一であってもよい(この場合には、凹部15xは形成されない)。
配線基板1Cに対して、例えば、シリコーンスタンプ100を図3(a)又は図3(b)のようにスタンプすることで、絶縁層15の上面15aを疎水性に改質できる。これにより、第1の実施の形態と同様に、絶縁層15の上面15aには、凝固後のはんだ20の残渣が生じない。その結果、第1の実施の形態と同様に、絶縁層15の上面15aに生じた凝固後のはんだ20の残渣が、他の工程等で電子部品のピン間を短絡させたり、配線間を短絡させたりすることを防止できる。又、フラックスに対する効果も第1の実施の形態と同様である。
第1の実施の形態の変形例2や変形例3で示したように、シリコーンスタンプは、所謂ソルダーレジスト層のみではなく、例えば、ビルドアップ基板を構成する絶縁層等に対しても適用でき、それらの表面を疎水性に改質することができる。なお、本願では、所謂ソルダーレジスト層(例えば、ソルダーレジスト層17)や、ビルドアップ基板を構成する絶縁層(例えば、絶縁層15)等を含めて、単に絶縁層と称する場合がある。
[実施例1]
まず、寸法(横40mm、縦40mm、厚さ1mm)の基板を6枚用意した。そして、用意した各基板の片面全面に、ロールコート法を用いてエポキシ系樹脂を塗布し、室温で約12時間乾燥させた後、約150℃の加熱炉で加熱して硬化させ、層厚約20μmのソルダーレジスト層Aを形成した。
次に、シリコーンシート(縦60mm、横120mm、厚さ1mm;株式会社ワコム製作所製)を加工したシリコーン120(縦40mm、横40mm、高さ30mm)をスタンプ治具110に取り付け、図2(b)に示すシリコーンスタンプ100を作製した。
そして、6枚中の3枚の基板において、ソルダーレジスト層Aの上面にシリコーンスタンプを行った。具体的には、図3(a)と同様にして、ソルダーレジスト層Aの上面にシリコーンスタンプ100を100kg/3秒間接触させた後、150℃で一定時間加熱した。又、比較例として、6枚中の残りの3枚の基板には、ソルダーレジスト層Aの上面にシリコーンスタンプを行わなかった。
次に、協和界面科学株式会社製の全自動接触計を用いて、各基板のソルダーレジスト層Aの上面に純水を塗布して動的接触角(DCA)の測定を行った。又、Kaelble-Uv法に基づき、協和界面科学株式会社製の全自動接触計を用いて、各基板のソルダーレジスト層Aの上面に純水とジヨードメタンを塗布して表面エネルギー(SE)の測定を行った。それぞれの結果を図9及び図10に示す。
図9に示すように、シリコーンスタンプを行っていない場合(図中のスタンプ(無))の動的接触角(DCA)は101(±2)であった。一方、シリコーンスタンプを行った場合(図中のスタンプ(有))の動的接触角(DCA)は114(±2)となり、有意の差があることが示された。
又、図10に示すように、シリコーンスタンプを行っていない場合(図中のスタンプ(無))の表面エネルギー(SE)は34(±1)であった。一方、シリコーンスタンプを行った場合(図中のスタンプ(有))の表面エネルギー(SE)は30(±1)となり、有意の差があることが示された。すなわち、シリコーンスタンプを行うことで、絶縁層の表面を疎水性に改質できること(濡れ性が悪くなること)が確認された。
[実施例2]
ソルダーレジスト層以外の樹脂材料においても改質効果を確認するために、実施例1と同様の基板を2枚用意した。そして、用意した各基板の片面全面に絶縁層Bを形成し、更に絶縁層Bの上面にパッドを形成して(ソルダーレジスト層は形成していない)、図7に相当する配線基板を作製した。絶縁層Bの材料としては、ABF樹脂(エポキシ系樹脂)を用いた。又、パッドの材料としては、銅(Cu)を用いた。
そして、2枚中の1枚の基板において、絶縁層Bの上面にシリコーンスタンプを行った。具体的には、図3(a)と同様にして、絶縁層Bの上面にシリコーンスタンプ100を50kg/3秒間接触させた後、150℃で一定時間加熱した。又、比較例として、2枚中の残りの1枚の基板には、絶縁層Bの上面にシリコーンスタンプを行わなかった。
次に、各基板のパッドにペースト状のはんだを塗布し、リフロー炉に通して、はんだバンプDを形成した。そして、顕微鏡を用いて、各基板について絶縁層Bの上面の顕微鏡写真を撮影した。それぞれの結果を図11に示す。
図11(a)に示すように、シリコーンスタンプを行った場合には、絶縁層Bの上面で溶融したはんだは、上面に弾かれてパッド上に集まって凝固し、はんだバンプDとなる。そのため、絶縁層Bの上面には凝固後のはんだの残渣が生じない。一方、図11(b)に示すように、シリコーンスタンプを行っていない場合には、絶縁層Bの上面で溶融したはんだの多くはパッド上に集まって凝固し、はんだバンプDとなる。しかしながら、はんだの一部は絶縁層Bの上面に弾かれず上面に付着したままの状態で凝固し、はんだの残渣Eが生じる。
このように、図11(a)及び図11(b)から、シリコーンスタンプを行うことで、絶縁層の表面を疎水性に改質することができ(濡れ性を悪くすることができ)、はんだの残渣が生じ難くなることが確認された。
〈第2の実施の形態〉
第2の実施の形態では、第1の実施の形態とは異なる方法で配線基板にはんだバンプを形成する例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図12及び図13は、第2の実施の形態に係る配線基板にはんだバンプを形成する工程を例示する図である。まず、配線基板1Dを準備し、配線基板1Dに対して、例えば、シリコーンスタンプ100を図3(a)又は図3(b)のようにスタンプする。これにより、図12(a)に示すように、配線基板1Dの絶縁層15の上面15aを疎水性に改質できる(矢印Rは疎水性であることを模式的に示している)。
なお、配線基板1Dは、配線基板1C(図8参照)と同様の形態であるが、配線基板1Cと比べてパッド16が小径化及び狭ピッチ化されている。パッド16の直径は、例えば、50〜100μm程度とすることができる。パッド16のピッチは、例えば、100〜150μm程度とすることができる。パッド16は、例えば、エリアアレイ状に配置することができる。
次に、図12(b)に示すように、凹部15x内のパッド16を露出する開口部200xを備えたフラックス印刷用マスク200を、絶縁層15の上面15aに載置する。そして、フラックス印刷用マスク200上にフラックス210を塗布し、夫々の凹部15x内のパッド16の上面がフラックス210で被覆されるように、スキージ220をフラックス印刷用マスク200上で矢印H方向(略水平方向)に移動させる。
次に、図12(c)に示すように、図12(b)に示すフラックス印刷用マスク200を、絶縁層15の上面15aから取り外す。絶縁層15の上面15aは疎水性に改質されているため、フラックス210は絶縁層15の上面15aには濡れ広がらず、パッド16の上面に集まる。すなわち、絶縁層15の上面15aを疎水性に改質することにより、絶縁層15の上面15aにフラックス210が付着し難くなり、パッド16の上面のみをフラックス210で被覆することができる。なお、パッド16の上面を被覆するフラックス210は、絶縁層15の上面15aより突出してもよいし、窪んでもよいし、絶縁層15の上面15aと面一であってもよい。
次に、図13(a)に示すように、配線基板1Dを上下反転させ、絶縁層15の上面15aがはんだボール搭載治具230と対向するように、はんだボール搭載治具230の上方に保持する。はんだボール搭載治具230上では、多数のはんだボール30が矢印V方向に上下運動をしている。そのため、配線基板1Dをはんだボール搭載治具230に近づけると、図13(b)に示すように、フラックス210の粘着力により、はんだボール30が、夫々のフラックス210に付着する。
この際、絶縁層15の上面15aにはフラックス210が殆ど付着していないため、はんだボール30は絶縁層15の上面15aには付着せず、夫々のパッド16の上面を被覆するフラックス210のみに付着する。なお、仮に、フラックス210の一部が絶縁層15の上面15aににじみ出ており、その部分に余剰のはんだボール30が付着したとしても、所定の方法により、余剰のはんだボール30を容易に除去することができる。所定の方法としては、例えば、余剰のはんだボール30に空気を吹き付けて飛ばす方法や、余剰のはんだボール30を刷毛で払い落とす方法等を用いることができる。
次に、夫々のパッド16上にフラックス210を介してはんだ30が付着した配線基板1Dをリフロー炉に挿入し、はんだボール30を溶融後凝固させる。これにより、フラックス210は蒸発し、図13(c)に示すように、夫々のパッド16上にはんだバンプ35が形成される。
ところで、従来の方法のように、絶縁層15の上面15aを疎水性に改質しない場合には、適切な粘性のフラックス210を選択したとしても、フラックス210のにじみをなくすことは非常に困難である。そのため、絶縁層15の上面15aを疎水性に改質しない場合には、図12(c)の工程において、フラックス210が絶縁層15の上面15aにも濡れ広がる。そこで、従来の方法では、図13(a)の工程において、絶縁層15の上面15aに多数のはんだボール30が付着することを防止するために、絶縁層15の上面15aにパッド16以外を被覆するはんだボール搭載用マスクを配置する必要があった。
しかしながら、従来の方法では、配線基板の品種毎にはんだボール搭載用マスクを作製しなければならないという問題がある。又、はんだボール搭載用マスクの作製ができない複雑なデザインの配線基板も存在する。更には、配線基板の伸縮等の因子を考慮して開口位置を設計する必要があるため、はんだボール搭載用マスクの作製は容易ではない。
これに対して、第2の実施の形態に係る方法では、シリコーンスタンプを用いて絶縁層15の上面15aを疎水性に改質しているため、フラックス210が絶縁層15の上面15aには濡れ広がらずに、パッド16の上面に集まる。そのため、図13(a)の工程において、はんだボール搭載用マスクを用いなくても、はんだボール30は、フラックス210が殆ど付着していない絶縁層15の上面15aには付着せず、夫々のパッド16の上面を被覆するフラックス210のみに付着する。すなわち、はんだボール搭載用マスクを用いることなく、パッド16のみに容易にはんだボール30を付着させることができる。
又、シリコーンスタンプを用いて絶縁層15の上面15aを疎水性に改質しているため、第1の実施の形態と同様に、絶縁層15の上面15aには、凝固後のはんだ30の残渣が生じない。その結果、第1の実施の形態と同様に、絶縁層15の上面15aに生じた凝固後のはんだ30の残渣が、他の工程等で電子部品のピン間を短絡させたり、配線間を短絡させたりすることを防止できる。
[実施例3]
実施例1と同様の基板を2枚用意した。そして、用意した各基板に銅(Cu)からなるパッドを形成し、更に、パッドを被覆するソルダーレジスト層A(層厚約20μm)を実施例1と同様にして形成した。そして、ソルダーレジスト層Aにパッドを露出する開口部を形成して、図1に相当する配線基板を作製した。なお、パッドの径は約70μm、パッドのピッチは約130μmとした。
そして、2枚中の1枚の基板において、ソルダーレジスト層Aの上面にシリコーンスタンプを行った。具体的には、図3(a)と同様にして、ソルダーレジスト層Aの上面にシリコーンスタンプ100を50kg/3秒間接触させた後、150℃で一定時間加熱した。又、比較例として、2枚中の残りの1枚の基板には、ソルダーレジスト層Aの上面にシリコーンスタンプを行わなかった。
次に、図12(b)及び図12(c)に示した方法により、各基板のパッドにフラックスを塗布した。但し、本実施例では、シリコーンスタンプの効果を確認しやすくするため、図12(b)においてフラックス印刷用マスク200を用いずに、パッドを含むソルダーレジスト層Aの上面全面にフラックスを塗布した。そして、顕微鏡を用いて、各基板についてソルダーレジスト層Aの上面の顕微鏡写真を撮影した(図14参照)。次に、図13(a)及び図13(b)に示した方法により、各基板のパッドにフラックスの粘着力により、略球形のはんだボール(直径約75μm)を付着させた。そして、顕微鏡を用いて、各基板についてソルダーレジスト層Aの上面の顕微鏡写真を撮影した(図15参照)。
図14(a)に示すように、シリコーンスタンプを行っていない場合には、フラックスFは、パッドGの上面からソルダーレジスト層Aの上面にしみ出し、隣接するパッドG間が池状になるほど濡れ広がった。そのため、図15(a)に示すように、はんだボールIはパッドGの上面に限らず、フラックスFが濡れ広がった領域に不規則に付着した。
一方、図14(b)に示すように、シリコーンスタンプを行った場合には、ソルダーレジスト層Aの上面は疎水性に改質されているため、フラックスFはソルダーレジスト層Aの上面には濡れ広がらず、パッドGの上面に集まった。つまり、フラックス印刷用マスク200を用いていないにもかかわらず、フラックスFがソルダーレジスト層Aの上面にしみ出すことはなかった。そのため、図15(b)に示すように、はんだボールIは、ほぼパッドGの上面のみに付着した。
なお、一部のはんだボールIが隣接するパッドG間に付着しているが、これは、はんだボール搭載治具側の設定の問題であると考えられる。仮に、フラックスFの一部がソルダーレジスト層Aの上面ににじみ出ており、その部分に余剰のはんだボールIが付着したとしても、図14(b)の程度であれば、前述の所定の方法により余剰のはんだボールIを容易に除去できるため、問題とはならない。
このように、図14(a)及び図14(b)から、シリコーンスタンプを行うことで、ソルダーレジスト層の表面を疎水性に改質することができ(濡れ性を悪くすることができ)、フラックスのしみ出しが生じ難くなることが確認された。又、図15(a)及び図15(b)から、フラックスのしみ出しを抑制することで、はんだボール搭載用マスクを用いることなく、パッドのみに容易にはんだボールを付着させられることが確認された。又、この結果より、フラックス印刷用マスクを用いずにフラックスを塗布する工程を実現できる可能性が確認された。
[実施例4]
実施例1と同様の基板を2枚用意した。そして、用意した各基板に銅(Cu)からなるパッド及びABF樹脂(エポキシ系樹脂)からなる絶縁層Bを形成して(ソルダーレジスト層は形成していない)、図8に相当する配線基板を作製した。なお、パッドの径は約70μm、パッドのピッチは約130μm、パッドの上面の絶縁層Bの上面からの深さ(窪み量)は約20μmとした。
そして、2枚中の1枚の基板において、絶縁層Bの上面にシリコーンスタンプを行った。具体的には、図3(a)と同様にして、絶縁層Bの上面にシリコーンスタンプ100を50kg/3秒間接触させた後、150℃で一定時間加熱した。又、比較例として、2枚中の残りの1枚の基板には、絶縁層Bの上面にシリコーンスタンプを行わなかった。
次に、図12(b)及び図12(c)に示した方法により(フラックス印刷用マスク200を用いて)、各基板のパッドにフラックスを塗布した。そして、顕微鏡を用いて、各基板についてソルダーレジスト層Aの上面の顕微鏡写真を撮影した。それぞれの結果を図16に示す。
図16(a)に示すように、シリコーンスタンプを行っていない場合には、フラックスFは、パッドGの上面から絶縁層Bの上面にしみだし、速やかに拡大する。一方、図16(b)に示すように、シリコーンスタンプを行った場合には、絶縁層Bの上面は疎水性に改質されているため、フラックスFは絶縁層Bの上面には濡れ広がらず、パッドGの上面に集まる。又、Jの領域を拡大表示したJに示すように、フラックスFが絶縁層Bの上面に触れた部分でもフラックスFは絶縁層Bの上面にはしみ出さず、パッドGの上面にダム状に保持されている。
このように、図16(a)及び図16(b)から、シリコーンスタンプを行うことで、絶縁層の表面を疎水性に改質することができ(濡れ性を悪くすることができ)、フラックスのしみ出しが生じ難くなることが確認された。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、配線基板の出荷形態は、はんだバンプ等の形成前(例えば、図1の状態)、はんだバンプ等の形成後(例えば、図4(b)の状態)の何れであっても構わない。出荷形態がはんだバンプ等の形成後の場合、はんだバンプ等を形成した後も改質の効果は消滅しないので、はんだバンプ等を介して配線基板上に半導体チップ等を搭載する際にはんだバンプ等を再溶融させても、パッド以外にはんだが付着することを防止できる。
1、1A、1B、1C、1D 配線基板
15 絶縁層
15a、17a 上面
15x 凹部
16 パッド
17 ソルダーレジスト層
17x、17y、200x 開口部
20 はんだ
25、35 はんだバンプ
30 はんだボール
100 シリコーンスタンプ
110 スタンプ治具
120 シリコーン
120a スタンプ面
200 フラックス印刷用マスク
210 フラックス
220 スキージ
230 はんだボール搭載治具

Claims (9)

  1. 絶縁層と、
    前記絶縁層から露出するパッドと、を有し、
    前記絶縁層の最表面は、シリコーンをスタンプすることによって疎水性に改質されている配線基板。
  2. 前記パッドは、前記絶縁層の最表面に形成されている請求項1記載の配線基板。
  3. 前記パッドは、前記絶縁層の下層となる第2の絶縁層上に形成され、
    前記絶縁層は、前記第2の絶縁層上に形成され、前記パッドを露出する開口部を備えたソルダーレジスト層である請求項1記載の配線基板。
  4. 前記開口部は、前記パッドの表面全体と、前記パッドの周囲の前記第2の絶縁層の表面を露出し、
    前記ソルダーレジスト層の最表面及び前記開口部内に露出する前記第2の絶縁層の表面がシリコーンをスタンプすることによって疎水性に改質されている請求項3記載の配線基板。
  5. 前記絶縁層は、水酸基又はカルボン酸基を含み、
    前記絶縁層の最表面において、前記水酸基又は前記カルボン酸基は、前記シリコーンに含有されるオリゴマーと反応して共有結合を形成し、疎水性基へ変更されている請求項1乃至4の何れか一項記載の配線基板。
  6. 絶縁層の最表面にシリコーンでスタンプし、前記絶縁層の最表面を疎水性に改質する絶縁層の表面改質方法。
  7. 前記絶縁層の最表面にシリコーンでスタンプした後、前記絶縁層を加熱する請求項6記載の絶縁層の表面改質方法。
  8. 前記絶縁層は、水酸基又はカルボン酸基を含み、
    前記絶縁層の最表面において、前記水酸基又は前記カルボン酸基は、前記シリコーンに含有されるオリゴマーと反応して共有結合を形成し、疎水性基へ変更される請求項6又は7記載の絶縁層の表面改質方法。
  9. 絶縁層と、前記絶縁層から露出するパッドと、を有する配線基板の製造方法であって、
    請求項6乃至8の何れか一項記載の絶縁層の表面改質方法により前記絶縁層の最表面を疎水性に改質する工程を有することを特徴とする配線基板の製造方法。
JP2014105652A 2014-03-03 2014-05-21 配線基板及びその製造方法、絶縁層の表面改質方法 Pending JP2015181142A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014105652A JP2015181142A (ja) 2014-03-03 2014-05-21 配線基板及びその製造方法、絶縁層の表面改質方法
US14/627,099 US9538668B2 (en) 2014-03-03 2015-02-20 Wiring substrate, method for manufacturing wiring substrate, and method for modifying surface of insulating layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014040864 2014-03-03
JP2014040864 2014-03-03
JP2014105652A JP2015181142A (ja) 2014-03-03 2014-05-21 配線基板及びその製造方法、絶縁層の表面改質方法

Publications (2)

Publication Number Publication Date
JP2015181142A true JP2015181142A (ja) 2015-10-15
JP2015181142A5 JP2015181142A5 (ja) 2017-03-02

Family

ID=54007412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014105652A Pending JP2015181142A (ja) 2014-03-03 2014-05-21 配線基板及びその製造方法、絶縁層の表面改質方法

Country Status (2)

Country Link
US (1) US9538668B2 (ja)
JP (1) JP2015181142A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185675A (ja) * 2014-03-24 2015-10-22 芝浦メカトロニクス株式会社 基板処理装置、基板処理方法及び基板を製造する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086055B2 (ja) * 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
US9978674B2 (en) * 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same
US10403591B2 (en) * 2017-10-31 2019-09-03 Xilinx, Inc. Chip package assembly with enhanced interconnects and method for fabricating the same
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152109A (ja) * 1992-11-02 1994-05-31 Matsushita Electric Ind Co Ltd プリント基板およびその製造方法
JP2004022713A (ja) * 2002-06-14 2004-01-22 Dainippon Printing Co Ltd 多層配線基板
JP2007012787A (ja) * 2005-06-29 2007-01-18 Mitsubishi Chemicals Corp パターン形成方法、電子部材および光学部材
JP2011053421A (ja) * 2009-09-01 2011-03-17 Taiyo Holdings Co Ltd 光硬化性熱硬化性樹脂組成物、そのドライフィルム及び硬化物並びにそれらを用いたプリント配線板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074350B2 (en) * 2007-12-11 2011-12-13 Palo Also Research Center Incorporated Method of printing electronic circuits
JP2009277838A (ja) 2008-05-14 2009-11-26 Fujitsu Microelectronics Ltd 半導体装置の製造方法、基板トレイ、及び基板収納装置
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5230578B2 (ja) * 2009-10-28 2013-07-10 京セラ株式会社 電子部品搭載用基板
JP2011199179A (ja) 2010-03-23 2011-10-06 Ngk Spark Plug Co Ltd はんだバンプを有する配線基板の製造方法
WO2013130145A2 (en) * 2011-11-30 2013-09-06 The Regents Of The University Of California Printed biofuel cells
TWI492111B (zh) * 2012-10-02 2015-07-11 傑聖科技股份有限公司 觸控面板及其製造方法
JP5886503B2 (ja) * 2013-01-11 2016-03-16 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152109A (ja) * 1992-11-02 1994-05-31 Matsushita Electric Ind Co Ltd プリント基板およびその製造方法
JP2004022713A (ja) * 2002-06-14 2004-01-22 Dainippon Printing Co Ltd 多層配線基板
JP2007012787A (ja) * 2005-06-29 2007-01-18 Mitsubishi Chemicals Corp パターン形成方法、電子部材および光学部材
JP2011053421A (ja) * 2009-09-01 2011-03-17 Taiyo Holdings Co Ltd 光硬化性熱硬化性樹脂組成物、そのドライフィルム及び硬化物並びにそれらを用いたプリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185675A (ja) * 2014-03-24 2015-10-22 芝浦メカトロニクス株式会社 基板処理装置、基板処理方法及び基板を製造する方法

Also Published As

Publication number Publication date
US9538668B2 (en) 2017-01-03
US20150250051A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP2015181142A (ja) 配線基板及びその製造方法、絶縁層の表面改質方法
JP4617978B2 (ja) 配線基板の製造方法
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP3056192B1 (ja) 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
JP2861965B2 (ja) 突起電極の形成方法
KR101940237B1 (ko) 미세 피치 pcb 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
TWI748418B (zh) 異向性導電膜
JP3871634B2 (ja) Cof半導体装置の製造方法
US6946601B1 (en) Electronic package with passive components
KR20130063984A (ko) 배선기판 및 그 제조방법
JP2010118633A (ja) 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
JP2009135428A (ja) 実装構造体とその製造方法
JP2011060892A (ja) 電子装置、電子装置の製造方法
KR101069980B1 (ko) 솔더 범프 형성 방법
JP2006196792A (ja) 立体配線形成体及びその製造方法
JP2006237367A (ja) プリント配線板
JP2011187682A (ja) 半導体装置の製造方法、実装方法、及び製造装置
JP2928755B2 (ja) 電子部品の製造方法
JP2011060887A (ja) 電子装置、電子装置の製造方法
JP2005011921A (ja) 電子装置、プリント基板、印刷マスクおよび電子装置の製造方法
JP2000174066A (ja) 半導体装置の実装方法
JP2014107306A (ja) 配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605