JP2011060887A - 電子装置、電子装置の製造方法 - Google Patents

電子装置、電子装置の製造方法 Download PDF

Info

Publication number
JP2011060887A
JP2011060887A JP2009206924A JP2009206924A JP2011060887A JP 2011060887 A JP2011060887 A JP 2011060887A JP 2009206924 A JP2009206924 A JP 2009206924A JP 2009206924 A JP2009206924 A JP 2009206924A JP 2011060887 A JP2011060887 A JP 2011060887A
Authority
JP
Japan
Prior art keywords
solder resist
elastomer
electronic device
manufacturing
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009206924A
Other languages
English (en)
Inventor
Yoshitaka Ushiyama
吉孝 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009206924A priority Critical patent/JP2011060887A/ja
Priority to US12/876,361 priority patent/US20110057329A1/en
Publication of JP2011060887A publication Critical patent/JP2011060887A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】樹脂封止工程後に、金型から容易に取り出すことが出来る電子装置を提供する。
【解決手段】絶縁層１１及び絶縁層１１の表面に設けられた配線層１２ａと、絶縁層１１及び配線層１２ａを覆うように形成され、第１エラストマ１５の微粒子を含む第１ソルダーレジスト１３と、第１ソルダーレジスト１３の表面を覆うように形成された第２ソルダーレジスト１４とを具備する。
【選択図】図３

Description

本発明は電子装置に関し、特に配線基板のソルダーレジストに関する。
半導体パッケージは、多ピン化及び信号の高速伝送化に対応するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などのエリアアレイ型の端子を有するパッケージが多く採用されている。エリアアレイ型の半導体パッケージの製造工程には、半導体素子を保護するための樹脂封止工程がある。樹脂封止工程は、ワイヤーボンディング接続又はフリップチップ接続を用いて接続された半導体素子を搭載した配線基板（パッケージ基板）を金型で覆い囲む工程と、金型のキャビティへ高温で液状化した封止樹脂を充填する工程と、充填された封止樹脂を硬化し、硬化した樹脂を含む半導体装置（半導体パッケージ）を金型から取り出す工程とが含まれる。金型から半導体装置を取り出す工程において、金型と半導体装置とが粘着してしまうことに起因する生産性の低下を改善するために、様々な検討がなされている。
金型から半導体装置を取り出す工程に関する技術が、特許文献１に開示されている。特許文献１の樹脂モールド装置は、キャビティに樹脂を充填して樹脂成形した後、エジェクタピンを突き出してキャビティから成形品を離型しつつ型開きするが、その際に、成形品を金型のパーティング面にエア吸着するエアの吸引手段を設けたことを特徴としている。このような樹脂モールド装置は、自動による樹脂モールド操作を円滑に行うことが可能になるというものである。
特開２００２−１６６４４９号公報
配線基板（パッケージ基板、実装基板）は、表面に絶縁性を有するソルダーレジストが形成されている。ソルダーレジストは、配線基板の配線パターンをほこりや湿気など外部の影響から保護するため、及びはんだが不必要な部分へ付着してショートを起こさないために形成されている。そして、ソルダーレジストは、熱変形に基づく歪みに耐えられる性能を有する。特に、ソルダーレジストが、配線基板（パッケージ基板）と半導体素子との接合部に位置する場合、樹脂封止工程における配線基板（パッケージ基板）と半導体素子との熱変形に基づく歪みに耐えられる性能を有する必要がある。そこで、ソルダーレジストには、内部応力を緩和するエラストマが含まれている。
しかし、本願発明者は鋭意検討の結果、封止樹脂の密着性により封止樹脂と金型との取り外し（離型）が困難であること以外に、ソルダーレジストに含まれるエラストマが樹脂封止工程における熱に基づき軟化するため金型に粘着しやすく、成形した半導体装置を金型から取り出すことを困難にしているという問題点を見出した。
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の電子装置は、絶縁層（１１）及び絶縁層（１１）の表面に設けられた配線層（１２ａ、１２ｂ）と、絶縁層（１１）及び配線層（１２ａ、１２ｂ）を覆うように形成され、第１エラストマ（１５）の微粒子を含む第１ソルダーレジスト（１３）と、第１ソルダーレジスト（１３）の表面を覆うように形成された第２ソルダーレジスト（１４、１６、１８）とを具備する。このような電子装置は、第１エラストマ（１５）のガラス転移点以上の温度において第２ソルダーレジスト（１４、１６、１８）の粘着力を第１ソルダーレジスト（１３）よりも弱くすることが出来る。
本発明の電子装置は、ソルダーレジストが熱をかけても金型と粘着しにくいため、樹脂封止工程における金型からの電子装置の取り出しを容易にすることが出来る。
図１は、本発明の半導体装置１の断面図である。 図２は、本発明の半導体装置１の樹脂封止工程において、金型４１及び金型４２が形成するキャビティへ封止樹脂３０が充填されたときの断面図である。 図３は、図１及び図２に示した配線基板１０の部分断面図である。 図４は、図３に示したＡの拡大図である。 図５は、図４に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。 図６は、本発明の第１の実施の形態による配線基板１０の製造方法を示したフローチャートである。 図７は、本発明の第２の実施の形態による配線基板１０を示した部分断面図である。 図８は、図７に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。 図９は、本発明の第３の実施の形態による配線基板１０の部分断面図である。 図１０は、図９に示したＢの拡大図である。 図１１は、本発明の第３の実施の形態による配線基板１０の製造方法を示したフローチャートである。 図１２は、第４の実施の形態による半導体装置１００の断面図である。 図１３は、図１２に示した実装基板１１０の部分拡大図である。
以下、添付図面を参照して本発明の実施の形態による電子装置を説明する。本実施の形態における電子装置は、配線基板（パッケージ基板、実装基板）又は配線基板（パッケージ基板、実装基板）に半導体素子が搭載された半導体装置を表す。
（第１の実施の形態）
本発明の第１の実施の形態を説明する。図１は、本発明の半導体装置１の断面図である。図１を参照すると、半導体装置１は、配線基板１０と、半導体素子２０と、封止樹脂３０とを具備する。
配線基板１０は、エリアアレイ型のパッケージ基板であり、半導体素子２０と実装基板（図示省略）とを接続する。半導体素子２０は、各種機能を実現する配線が形成されており、配線基板１０に接続される。半導体素子２０と配線基板１０との接続方法には、ワイヤーボンディング（図示省略）やフリップチップ接続（図示省略）などがある。封止樹脂３０は、半導体素子２０を覆い保護する。
図２は、本発明の半導体装置１の樹脂封止工程において、金型４１及び金型４２が形成するキャビティへ封止樹脂３０が充填されたときの断面図である。図２を参照して、樹脂封止工程を説明する。金型４１及び金型４２は、半導体素子２０が搭載された配線基板１０を覆い囲み、封止樹脂３０が充填されるキャビティを形成する。封止樹脂３０は、金型４１と金型４２とが形成するキャビティへ高温の液状態で充填される。なお、封止樹脂３０は必ずしも液体となる必要は無く、流動性を有する状態（ゴム状態）となっていればよい。以下では、液状態として説明する。金型４１と、金型４２とは、１５０℃〜２００℃程度に加熱されており、キャビティ内へ充填された封止樹脂３０は硬化する（図２）。硬化した封止樹脂３０を含む半導体装置１は、金型４１及び金型４２から取り出される。半導体装置１を金型４１及び金型４２から取り出す工程において、金型４１及び金型４２と配線基板１０とが剥がし難くなるという問題がある。しかし、本発明の配線基板１０は後述されるように金型４１及び金型４２と粘着し難くなるため、半導体装置１を容易に取り出すことが出来る。尚、金型４１及び金型４２と、封止樹脂３０とをはがす方法は、周知の技術を用いることが出来る。以下、配線基板１０の詳細を説明する。尚、図２では、配線基板１０は、半導体素子２０が下になるように金型４１、４２に対して配置しているが、金型４１、４２および配線基板１０を含めて、上下を逆にしてもかまわない。すなわち、金型４１を下にして、金型４１上に半導体素子２０が搭載された面を上にして配線基板１０が配置され、半導体素子２０を覆うように金型４２が配置されてもよい。半導体素子２０と金型４２の間の隙間であるキャビティ内に封止樹脂３０が充填され硬化する。
図３は、図１及び図２に示した配線基板１０の部分断面図である。図３を参照すると、本発明の第１の実施の形態による配線基板１０は、絶縁層１１と、配線層１２ａと、配線層１２ｂと、第１ソルダーレジスト１３と、第２ソルダーレジスト１４とを備える。尚、配線基板１０は、配線層１２ａ又は配線層１２ｂ上に、さらに、絶縁層と配線層とを、それぞれ１層以上積層した多層基板に第１ソルダーレジスト１３と、第２ソルダーレジスト１４とを備えたものでもよく、絶縁層の片面にのみ配線層を形成した配線基板に第１ソルダーレジスト１３と、第２ソルダーレジスト１４とを備えたものでもよい。尚、第１ソルダーレジスト１３、第２ソルダーレジスト１４の一部は開口され、配線層１２ａ、１２ｂの一部が露出され、電極パッド（図示省略）が形成される。半導体素子２０が接続される配線層側の電極パッドには、ワイヤーがワイヤーボンディング接続されたり、はんだボールが接続されてフリップチップ接続されたりする。他方の配線層側の電極パッドには、外部端子となる、例えば、はんだボールが接合される。
絶縁層１１は、配線層１２ａと配線層１２ｂとが形成される基材であり、配線層１２ａと配線層１２ｂとの電気伝導を遮る。絶縁層１１は、ガラス繊維を編んだ布にエポキシ樹脂を含浸させたガラスエポキシ基板や、ガラス繊維を切り揃えたマット状のものにエポキシ樹脂を含浸させたガラスコンポジット基板など、周知の技術を用いることが出来る。なお、絶縁層１１内に配線層１２ａや１２ｂと異なる配線層（図示省略）が形成されていてもよい。また、絶縁層１１に表裏を貫通するスルーホールを形成し、配線層１２ａと配線層１２ｂとの所定の配線間を接続することもできる。
配線層１２ａは、絶縁層１１の上に所定のパターンで形成される導線である。配線層１２ｂは、配線層１２ａが形成されている面と反対の絶縁層１１の上に、所定のパターンで形成される導線である。配線層１２ａ及び配線層１２ｂの形成方法は、周知の技術を用いることが出来る。配線層１２ａ及び配線層１２ｂの厚みは、１０μｍ〜３５μｍが例示される。
第１ソルダーレジスト１３及び第２ソルダーレジスト１４の詳細を説明する。図４は、図３に示したＡの拡大図である。第１ソルダーレジスト１３は、絶縁層１１、配線層１２ａ及び配線層１２ｂを覆うように形成され、配線層１２ａ及び配線層１２ｂを保護する絶縁膜である。第１ソルダーレジスト１３は、配線層１２ａ及び配線層１２ｂにおける配線同士の接触を防ぐことが出来る。第１ソルダーレジスト１３の膜厚は、下限が配線層１２ａ及び配線層１２ｂを覆うことができる膜厚であり、上限が半導体装置１の製造時及び使用時の歪みによりクラックが発生しない膜厚である。第１ソルダーレジスト１３の膜厚は、２５μｍ〜７０μｍが例示される。また、第１ソルダーレジスト１３は、配線層１２ａ、１２ｂの一部が露出されるように開口される。
第１ソルダーレジスト１３は、内部応力を緩和する第１エラストマ１５を含む。第１エラストマ１５は、第１ソルダーレジスト１３中に、平均粒子径５μｍ〜１５μｍで分散しているポリマーである。第１エラストマ１５は、封止樹脂３０を硬化させる温度以下（例えば１５０℃以下）のガラス転移点を有し、ガラス転移点以上の温度で軟化し粘着性が発現する。第１ソルダーレジスト１３は、絶縁層１１と半導体素子２０との間にも存在するため、樹脂封止工程における絶縁層１１と半導体素子２０との熱変形に基づく歪みに耐えられる性能を有する必要がある。第１エラストマ１５は、この歪による内部応力を緩和し、第１ソルダーレジスト１３のクラックの発生及び絶縁層１１からの剥離を防止する役割を果たす。但し、第１エラストマ１５は、ガラス転移点以上の温度において、軟化するため他の部材と粘着しやすい。従って、第１ソルダーレジスト１３の表面から露出した第１エラストマ１５は、樹脂封止工程において金型４１及び金型４２と接触すると剥がれ難くなり、製造効率を低下させる原因となる。尚、第１ソルダーレジスト１３及び第１エラストマ１５の組成は、周知のソルダーレジスト及びエラストマの組成を用いることが出来る。
第２ソルダーレジスト１４は、第１ソルダーレジスト１３を覆うように形成され、配線基板１０の表面に位置する絶縁膜である。第２ソルダーレジスト１４は、第１ソルダーレジスト１３と同様に、配線層１２ａ、１２ｂの一部が露出するように開口されている。この開口部には電極パッドが形成される。第２ソルダーレジスト１４は、電極パッド以外で、電気的短絡が起こるのを防止する。
第２ソルダーレジスト１４は、第１エラストマ１５を含まない。第２ソルダーレジスト１４が第１エラストマ１５を含まないため、第２ソルダーレジスト１４の表面は、第１エラストマ１５のガラス転移点以上の温度において、第１ソルダーレジスト１３の表面よりも金型４１及び金型４２に対する粘着力が弱い。このため、第２ソルダーレジスト１４は、樹脂封止工程の熱によって樹脂成分が金型４１及び金型４２と粘着し難い。従って、第２ソルダーレジスト１４は、樹脂封止工程における熱（第１エラストマ１５のガラス転移点以上の温度）が掛けられても、金型４１及び金型４２と粘着しにくい効果を奏する。尚、第２ソルダーレジスト１４の組成は、第１エラストマ１５以外、第１ソルダーレジスト１３と同じ組成であることが好ましい。特に、樹脂成分が同じである場合には、第１ソルダーレジスト１３及び第２ソルダーレジスト１４の層間接着が強力になり、前述した歪に基づく内部応力を受けても剥離し難いため好ましい。ここで、ソルダーレジストの樹脂成分とは、ソルダーレジストの基剤を示し、エラストマを含まない。
第２ソルダーレジスト１４の膜厚は、下限が第１ソルダーレジスト１３の表面に露出する第１エラストマ１５を覆える程度の膜厚であり、上限が半導体装置１の製造時及び使用時の歪みによりクラックが発生しない膜厚である。即ち、第２ソルダーレジスト１４は、第１ソルダーレジスト１３の表面から露出する第１エラストマ１５を第２ソルダーレジスト１４の表面から露出させずに、第１エラストマ１５が金型４１及び金型４２と粘着することを防いでいる。第２ソルダーレジスト１４の膜厚は、１μｍ〜１０μｍ、好ましくは１μｍ〜２μｍが例示される。
図５は、図４に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。図５を参照すると、第２ソルダーレジスト１４は、熱によって軟化し金型４１と粘着する第１エラストマ１５を含まないため、金型４１から容易に剥離することが出来る。尚、図５に示していないが、第２ソルダーレジスト１４と金型４２とも同様に容易に剥離することが出来る。従って、本発明の第１の実施の形態による配線基板１０は、第２ソルダーレジスト１４と金型４１及び金型４２とが容易に剥離出来るため、半導体装置１の製造効率を向上させることが出来る。なお、第２ソルダーレジスト１４は、エラストマをまったく含まないようにすることも、また第１エラストマ１５よりも熱で軟化しにくいエラストマを含むこともできる。
図６は、本発明の第１の実施の形態による配線基板１０の製造方法を示したフローチャートである。図６を参照して、本発明の第１の実施の形態による配線基板１０の製造方法を説明する。
配線層１２ａ及び配線層１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される。配線層１２ａ及び配線層１２ｂの形成方法は、エッチングなどの周知の配線パターンの形成技術を利用することができる（ステップＳ０１）。ステップＳ０１の製造工程は、配線層１２ａ及び配線層１２ｂが形成された絶縁層１１を購入することもできる。その場合は、ステップＳ０１の工程の代わりに、表面に配線層１２ａ及び１２ｂが設けられた絶縁層を準備する工程に置き換わる。
第１エラストマ１５を含む第１ソルダーレジスト１３は、絶縁層１１、配線層１２ａ及び配線層１２ｂを覆うように塗布される。塗布方法は、スプレー法、スクリーン印刷法、ローラーコート法、カーテンコータ法が例示される。第１ソルダーレジスト１３は、硬化後の膜厚が２５μｍ〜７０μｍになる膜厚で塗布される。尚、塗布回数は１回でも、複数回に分けて塗布してもよい。塗布された第１ソルダーレジスト１３は、熱処理によって乾燥させられる。乾燥方法は、温度６０℃〜１００℃の範囲において、１分〜３０分間行う方法が例示される（ステップＳ０２）。
次に、第１エラストマ１５を含まない第２ソルダーレジスト１４が塗布される。塗布方法は、第１ソルダーレジスト１３と同様である。第２ソルダーレジスト１４は、硬化後の膜厚が１μｍ〜１０μｍ、好ましくは１μｍ〜２μｍになるように塗布される。更に、第２ソルダーレジスト１４は、第１ソルダーレジスト１３と同様に、熱処理によって乾燥させられる（ステップＳ０３）。図６のフローチャートにおいて、第１ソルダーレジスト１３と第２ソルダーレジスト１４とは、別々に乾燥を行っているが、同時に行うことも可能である。
第１ソルダーレジスト１３及び第２ソルダーレジスト１４は、第１ソルダーレジスト１３及び第２ソルダーレジスト１４の所定のレジストパターンに基づくマスクを介して露光される。露光は例えば紫外線を含む光により行われる。或いは、第１ソルダーレジスト１３及び第２ソルダーレジスト１４は、所定のレジストパターンに基づいて、描画されるようにレーザーで露光される（ステップＳ０４）。尚、第１ソルダーレジスト１３及び第２ソルダーレジスト１４は、露光されると現像液に対する溶解性が低下して現像後に露光部分が残るネガ型と、露光されると現像液に対する溶解性が増大して露光部が除去されるポジ型とのどちらでも良い。
露光された第１ソルダーレジスト１３及び第２ソルダーレジスト１４は、現像液によって不要な部分が除去される（ステップＳ０５）。これにより、フリップチップ接続またはボンディングワイヤ接続される、及び外部端子となる、例えば、はんだボールが接合される、配線層１２ａ、１２ｂの一部からなる電極パッドが形成される。
第１ソルダーレジスト１３及び第２ソルダーレジスト１４は、更に加熱及び紫外線照射により硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される（ステップＳ０６）。尚、ソルダーレジスト材料によっては、加熱のみ、紫外線照射のみ、又は加熱と紫外線照射を組み合わせることで第１ソルダーレジスト１３及び第２ソルダーレジスト１４の硬化が行われる。加熱と紫外線照射を組み合わせた方法では、例えば、加熱により硬化させた後、さらに紫外線を照射する。これにより、加熱によりソルダーレジストに未硬化部分が残ったとしても、引き続く紫外線照射により、ソルダーレジストを完全に硬化させることができる。
図６のフローチャートにおいて、第１ソルダーレジスト１３と第２ソルダーレジスト１４とは、同時に露光及び現像を行っているが、別々に行うことも可能である。第１ソルダーレジスト１３を複数回に分けて塗布する場合も、塗布および乾燥と、露光および現像とを繰り返し行うことも可能である。
最後に、第１ソルダーレジスト１３及び第２ソルダーレジスト１４から露出した電極パッドに表面処理を施す。具体的には、電極パッド上にニッケル、金めっきや、はんだコート、フラックスコート、防錆処理などを施す。
図６のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程を、図２を参照して説明する。配線基板１０に、ワイヤーボンディング接続（図示省略）又はフリップチップ接続（図示省略）を用いて半導体素子２０が接続される。金型４１及び金型４２は、半導体素子２０が搭載された配線基板１０を覆い囲み、封止樹脂３０が充填されるキャビティを形成する。封止樹脂３０は、金型４１と金型４２とが形成するキャビティへ高温の液状態で充填される。金型４１と、金型４２とは、１５０℃〜２００℃程度に加熱されており、キャビティ内へ充填された封止樹脂３０は硬化する（図２）。硬化した封止樹脂３０を含む半導体装置１は、金型４１及び金型４２から取り出される。半導体装置１を金型４１及び金型４２から取り出す工程において、配線基板１０が金型４１及び金型４２と粘着し難くなるため、半導体装置１は容易に取り出すことが出来る。
本発明の第１の実施の形態による配線基板１０は、熱軟化する第１エラストマ１５を含まない第２ソルダーレジスト１４が表面に形成されているため、加熱されても表面の粘着性がなく、金型４１及び金型４２と離型し易い効果を奏する。従って、配線基板１０を用いた本発明の半導体装置１は、樹脂封止工程後に金型４１及び金型４２から容易に取り出すことが出来る。即ち、本発明の配線基板１０は、金型４１及び金型４２からの引き剥がし、及び金型４１及び金型４２に粘着した第１エラストマ１５の清掃に時間を掛けずに済むため、半導体装置１の製造効率を向上させることが出来る。そして、配線基板１０は、金型４１及び金型４２に汚れが付着しにくい為、金型４１及び金型４２から配線基板１０への汚れの転写を防ぐことができ、配線基板１０の電極パッドとはんだボールとが未着してしまう組立て不具合を防止することも出来る。更に、本発明の配線基板１０は、金型４１及び金型４２から容易に剥がれるため、剥がすときの静電気の発生を抑制し、半導体装置１（半導体素子２０）の機能不良を防止する効果を奏する。
（第２の実施の形態）
本発明の第２の実施の形態を説明する。本発明の第２の実施の形態は、配線基板１０の第２ソルダーレジスト１６が第１の実施の形態と異なる。それ以外の構成は第１の実施の形態と同じであるため、同じ構成部位には同じ符号を用いて示し、説明を省略する。図７は、本発明の第２の実施の形態による配線基板１０を示した部分断面図である。尚、図７は、図３に示したＡの拡大図であり、配線基板１０の断面は図１と同様である。更に、本発明の第２の実施の形態による半導体装置１の樹脂封止工程は図２と同様である。
図７を参照すると、本発明の第２の実施の形態による配線基板１０は、絶縁層１１と、配線層１２ａと、第１ソルダーレジスト１３と、第２ソルダーレジスト１６とを備える。尚、図示していないが配線層１２ｂは、第１の実施の形態同様に、配線層１２ａと反対の面の絶縁層１１上に形成されている。
第２ソルダーレジスト１６は、第１ソルダーレジスト１３を覆うように形成され、配線基板１０の表面に位置する絶縁膜である。第２ソルダーレジスト１６は、第１ソルダーレジスト１３と同様に、配線層１２ａ、１２ｂの一部が露出されるように開口されている。第２ソルダーレジスト１６は、配線層１２ａ、１２ｂの露出部以外で、電気的短絡が起こるのを防止する。
第２の実施の形態における第２ソルダーレジスト１６は、第２エラストマ１７を含む。第２エラストマ１７は、第１エラストマ１５と同様に、第２ソルダーレジスト１６の中に分散し、内部応力を緩和するポリマーである。第２エラストマ１７は、封止樹脂３０を硬化させる温度以下（例えば１５０℃以下）のガラス転移点を有し、ガラス転移点以上の温度で軟化し粘着性を発現する。尚、第２ソルダーレジスト１６及び第２エラストマ１７の組成は、周知の組成を用いることができ、それぞれ、第１ソルダーレジスト１３及び第１エラストマ１５と同様の組成であることが好ましい。
第２ソルダーレジスト１６は、熱によって軟化し粘着性を示す第２エラストマ１７を有するが、樹脂封止工程において、第１ソルダーレジスト１３よりも金型４１及び金型４２と粘着し難い効果を奏する。つまり、第２ソルダーレジスト１６は、第１エラストマ１５のガラス転移点（第１ソルダーレジスト１３の表面に粘着性が現れる温度）において、表面の粘着力が第１ソルダーレジスト１３の表面の粘着力よりも弱い性質を有する。より詳しくは、第２ソルダーレジスト１６は、表面に露出する粘着成分である第２エラストマ１７の表面積が、第１ソルダーレジスト１３の表面に露出する粘着成分である第１エラストマ１５の表面積よりも小さい、あるいは、第２エラストマ１７が第１エラストマ１５よりも高いガラス転移点を有している。
第２ソルダーレジスト１６の表面から露出する第２エラストマ１７の表面積が、第１ソルダーレジスト１３の表面から露出する第１エラストマよりも小さくなるための、第２エラストマ１７の第２ソルダーレジスト１６内の配合量と、第２エラストマ１７の平均粒子径とを説明する。第２ソルダーレジスト１６の樹脂成分に対する第２エラストマ１７の重量パーセントは、第１ソルダーレジスト１３の樹脂成分に対する第１エラストマ１５の重量パーセントよりも少ない。第２ソルダーレジスト１６は、第２エラストマ１７の配合量が少ないために、表面に露出する粘着成分である第２エラストマ１７の表面積を小さくすることが出来る。更に、第２エラストマ１７の平均粒子径は、第１エラストマ１５よりも小さい。平均粒子径は５μｍ以下が例示される。第２ソルダーレジスト１６は、前述した第２エラストマ１７の配合量を少なくすることに加えて、第２エラストマ１７の平均粒子径を第１エラストマ１５よりも小さくすることで、更に表面から露出する第２エラストマ１７の表面積を小さくすることが出来る。
第２の実施の形態における第２ソルダーレジスト１６の膜厚について説明する。第２ソルダーレジスト１６の膜厚は、下限が第２エラストマ１７の平均粒子径よりも厚く形成される。第２ソルダーレジスト１６は、５μｍ以上の膜厚が望ましい。一方、第２ソルダーレジスト１６の膜厚は、第１ソルダーレジスト１３の膜厚よりも薄く形成される。何故なら、下限の第２ソルダーレジスト１６の膜厚が第２エラストマ１７の平均粒子径よりも薄いと、表面から露出する第２エラストマ１７が増え、金型４１及び金型４２と粘着し易くなるからである。また、第２ソルダーレジスト１６は内部応力を緩和することが出来るが、内部応力の緩和は主に第１エラストマ１５を含む第１ソルダーレジスト１３によって行うことが好ましいため、第２ソルダーレジスト１６の膜厚の上限は第１ソルダーレジスト１３を超えないことが好ましい。さらに、第２ソルダーレジスト１６の膜厚は、第２エラストマ１７の平均粒子径の２倍より小さいことが望ましい。この場合、第２エラストマ１７が積み重なったときの高さ（平均粒子径の２倍）よりも第２ソルダーレジスト１６の層厚の方が薄いため、第２ソルダーレジスト１６内で、第２エラストマ１７が積み重なるように配置されるのを防ぐことができる。この状態で、金型４１、４２が第２ソルダーレジスト１６に圧着したときには、第２エラストマ１７が積み重なった箇所がないため、第２ソルダーレジスト１６内の第２エラストマ１７に均一に圧力がかかることになり、一部の第２エラストマ１７が金型４１、４２に張り付いて粘着してしまうことを防ぐことができる。
図８は、図７に示した配線基板１０が、樹脂封止工程において金型４１と接していることを示した断面図である。図８を参照すると、第２ソルダーレジスト１６は、金型４１と接する面の第２エラストマ１７の面積が小さいため、金型４１から容易に剥離することが出来る。尚、図８に示していないが、第２ソルダーレジスト１６と金型４２とも同様に容易に剥離することが出来る。
本発明の第２の実施の形態による配線基板１０の製造方法は、図６に示した第１の実施の形態による配線基板１０の製造方法のフローチャートと同様である。図６を参照して、第１の実施の形態と異なるステップの説明をする。ステップＳ０３において、第２ソルダーレジスト１４の替わりに第２エラストマ１７を含む第２ソルダーレジスト１６が塗布される。塗布方法は、第１ソルダーレジスト１３と同様である。第２ソルダーレジスト１６は、硬化後の膜厚が第２エラストマ１７の平均粒子径以上であり、且つ第１ソルダーレジスト１３の膜厚よりも薄く、望ましくは第２エラストマ１７の平均粒子径の２倍未満となるように塗布される。更に、第２ソルダーレジスト１６は、第１ソルダーレジスト１３と同様に、熱処理によって乾燥させられる。その他のステップは、第１の実施の形態と同様である。
本発明の第２の実施の形態による配線基板１０は、表面に露出する第２エラストマ１７の表面積が小さい第２ソルダーレジスト１６が形成されている。従って、配線基板１０は、加熱されたときの粘着性は僅かであり、粘着しにくい効果を奏する。即ち、第１の実施の形態と同様に、配線基板１０を用いた半導体装置１は、樹脂封止工程後に金型４１及び金型４２から容易に取り出すことが出来き、製造効率を向上させる。また、第２ソルダーレジスト１６が第２エラストマ１７によって内部応力を緩和することができるため、本発明の第２の実施の形態の配線基板１０は、クラックの発生を抑える効果を向上させることが出来る。
（第３の実施の形態）
本発明の第３の実施の形態を説明する。本発明の第３の実施の形態は、第１の実施の形態と第２の実施の形態とを組み合わせたものである。従って、第１の実施の形態及び第２の実施の形態と同じ構成部位には同じ符号を用いて示し、説明を省略する。
図９は、本発明の第３の実施の形態による配線基板１０の部分断面図である。本発明の第３の実施の形態による半導体装置１の断面図は図１において、配線基板１０のソルダーレジストを３層構成とした以外は同様である。また、樹脂封止工程は図２において、配線層１０のソルダーレジストを３層構成とした以外は同様である。図９を参照すると、本発明の第３の実施の形態による配線基板１０は、絶縁層１１と、配線層１２ａと、配線層１２ｂと、第１ソルダーレジスト１３と、第２ソルダーレジスト１６と、第３ソルダーレジスト１８とを備える。尚、配線基板１０は、配線層１２ａ又は配線層１２ｂを４層以上有する多層基板でもよい。絶縁層１１と、配線層１２ａと、配線層１２ｂと、第１ソルダーレジスト１３と、第２ソルダーレジスト１６とは、第２の実施の形態と同様である。
図１０は、図９に示したＢの拡大図である。図１０を参照して、第３ソルダーレジスト１８を説明する。第３ソルダーレジスト１８は、第２ソルダーレジスト１６を覆うように形成され、配線基板１０の表面に位置する絶縁膜である。第３ソルダーレジスト１８は、第１ソルダーレジスト１３及び第２ソルダーレジスト１６と同様に、配線層１２ａ、１２ｂの露出部以外で、電気的接触が起こりショートするのを防止する。
第３ソルダーレジスト１８は、第１エラストマ１５及び第２エラストマ１７と同様のエラストマを含まない。従って、第３ソルダーレジスト１８は、第１の実施の形態による第２ソルダーレジスト１４と同様に粘着成分を含まないため、樹脂封止工程における熱によって金型４１及び金型４２と粘着しにくい効果を奏する。また、第３ソルダーレジスト１８の膜厚は、第２ソルダーレジスト１６に含まれる第２エラストマ１７の平均粒子径が第１エラストマ１５よりも小さいため、第１の実施の形態の第２ソルダーレジスト１４の膜厚よりも薄い１μｍ以下にすることが出来る。
図１１は、本発明の第３の実施の形態による配線基板１０の製造方法を示したフローチャートである。図１１を参照して、本発明の第３の実施の形態による配線基板１０の製造方法を説明する。
配線層１２ａ及び配線層１２ｂは、ガラスエポキシ基板や、ガラスコンポジット基板などの絶縁性を有する絶縁層１１の上に形成される（ステップＳ１０）。
第１エラストマ１５を含む第１ソルダーレジスト１３は、絶縁層１１、配線層１２ａ及び配線層１２ｂを覆うように塗布される。塗布方法は、スプレー法、スクリーン印刷法、ローラーコート法、カーテンコータ法が例示される。第１ソルダーレジスト１３は、硬化後の膜厚が２５μｍ〜７０μｍになる膜厚で塗布される。塗布された第１ソルダーレジスト１３は、熱処理によって乾燥される。乾燥方法は、温度６０℃〜１００℃の範囲において、１分〜３０分間行う方法が例示される（ステップＳ１１）。
第２エラストマ１７を含む第２ソルダーレジスト１６が塗布される。塗布方法は、第１ソルダーレジスト１３と同様である。第２ソルダーレジスト１６は、硬化後の膜厚が５μｍ以上であり且つ第１ソルダーレジスト１３よりも薄い膜厚で塗布される。好ましくは、硬化後の膜厚は、第２エラストマ１７の平均粒子径の２倍より薄くなるように塗布される。更に、第２ソルダーレジスト１６は、第１ソルダーレジスト１３と同様に、熱処理によって乾燥させられる（ステップＳ１２）。
更に、エラストマを含まない第３ソルダーレジスト１８が塗布される。塗布方法は、第１ソルダーレジスト１３及び第２ソルダーレジスト１６と同様である。第３ソルダーレジスト１８は、硬化後の膜厚が１μｍ以下になるように塗布される。第３ソルダーレジスト１８は、第１ソルダーレジスト１３及び第２ソルダーレジスト１６と同様に、熱処理によって乾燥させられる（ステップＳ１３）。
第１ソルダーレジスト１３、第２ソルダーレジスト１６及び第３ソルダーレジスト１８は、マスクを介した、例えば、紫外線を含む光により、又はレーザーで描画されるように、所定のレジストパターンに基づいて露光される。（ステップＳ１４）。尚、第１ソルダーレジスト１３、第２ソルダーレジスト１６及び第３ソルダーレジスト１８は、ネガ型とポジ型とのどちらでも良い。
露光された第１ソルダーレジスト１３、第２ソルダーレジスト１６及び第３ソルダーレジスト１８は、現像液によって不要な部分が除去される（ステップＳ１５）。これにより、フリップチップ接続またはボンディングワイヤ接続される、及び外部端子となる、例えば、はんだボールが接合される、配線層１２ａ、１２ｂの一部からなる電極パッドが形成される。
第１ソルダーレジスト１３、第２ソルダーレジスト１６及び第３ソルダーレジスト１８は、加熱又は紫外線照射の少なくとも何れかを行うことにより硬化する。加熱方法は、１００℃〜２００℃において３０分〜６０分間行う方法が例示される（ステップＳ１６）。
図１１のフローチャートに従って製造された配線基板１０が、半導体装置１となる製造工程は、第１及び第２の実施の形態と同様であるため省略する。
本発明の第３の実施の形態は、本発明の第１の実施の形態と第２の実施の形態とを組み合わせたものであり、このように矛盾のない範囲で組み合わせることが出来る。第３の実施の形態による配線基板１０は、熱軟化する粘着成分の第１エラストマ１５及び第２エラストマ１７が表面から露出しない第３ソルダーレジスト１８が形成されているため、加熱されても表面の粘着性はなく、粘着しにくい効果を奏する。更に、第３ソルダーレジスト１８は、第２ソルダーレジスト１６に含まれる第２エラストマ１７の平均粒子径が第１エラストマ１５の平均粒子径よりも小さいため、第１の実施の形態による第２ソルダーレジスト１４よりも薄く形成することができる。本発明の第３の実施の形態による配線基板１０を用いた半導体装置１は、第１及び第２の実施の形態と同様に、樹脂封止工程後に金型４１及び金型４２から容易に取り出すことが出来るため、半導体装置１の製造効率を向上させることが出来る。
以上のように、第１から第３の実施の形態まで説明したが、図１〜５、図７〜１０では、半導体素子２０はひとつのみ図示されているが、複数の半導体素子が配線基板１０上に搭載されていてもかまわない。また、半導体素子２０は配線基板１０の一方の面にのみ搭載されているが、配線基板１０の両面に搭載されていてもかまわない。この場合は、配線基板１０の両面に封止樹脂が形成されることになる。
尚、本発明の第１から第３の実施の形態による配線基板１０を用いて半導体装置１は製造される。本明細書において半導体装置１の樹脂封止工程は説明したが、半導導体装置１の製造に係るその他の工程については当業者に周知の方法を用いることが出来る。
（第４の実施の形態）
本発明の第１から第３の実施の形態による配線基板１０は、実装基板に適用することも可能である。図１２は、第４の実施の形態による半導体装置１００の断面図である。図１２を参照すると、半導体装置１００は、実装基板１１０と、半導体パッケージ１２０とを具備する。
図１３は、図１２に示した実装基板１１０の部分拡大図である。図１３を参照すると、実装基板１１０は、絶縁層１１１と、配線層１１２と、第１ソルダーレジスト１１３と、第２ソルダーレジスト１１４とを備える。実装基板１１０の各構成は、配線基板１０と同様である。つまり、絶縁層１１１は絶縁層１１と同様であり、配線層１１２は配線層１２ａ及び配線層１２ｂと同様であり、第１ソルダーレジスト１１３は第１ソルダーレジスト１３と同様であり、第２ソルダーレジスト１１４は第２ソルダーレジスト１４又は第２ソルダーレジスト１６と同様である。更に、第２ソルダーレジスト１１４は、第２ソルダーレジスト１６及び第３ソルダーレジスト１８を含む２層の構造でもよい。
図１２を参照して、半導体パッケージ１２０は、周知の方法で製造された半導体パッケージであり、本発明の第１から第３の実施の形態の半導体装置１が例示される。また、半導体装置１００の製造方法は、当業者に周知の方法を用いることが出来る。このように、本発明の電子装置は、配線基板（パッケージ基板、実装基板）と配線基板（パッケージ基板、実装基板）に半導体素子が搭載された半導体装置とに適用することが出来る。
１ 半導体装置
１０ 配線基板
１１ 絶縁層
１２ａ 配線層
１２ｂ 配線層
１３ 第１ソルダーレジスト
１４ 第２ソルダーレジスト
１５ 第１エラストマ
１６ 第２ソルダーレジスト
１７ 第２エラストマ
１８ 第３ソルダーレジスト
２０ 半導体素子
３０ 封止樹脂
４１ 金型
４２ 金型
１００ 半導体装置
１１０ 実装基板
１１１ 絶縁層
１１２ 配線層
１１３ 第１ソルダーレジスト
１１４ 第２ソルダーレジスト

Claims (19)

  1. 絶縁層及び前記絶縁層の表面に設けられた配線層と、
    前記絶縁層及び前記配線層を覆うように形成され、第１エラストマの微粒子を含む第１ソルダーレジストと、
    前記第１ソルダーレジストの表面を覆うように形成された第２ソルダーレジストと
    を具備し、
    前記第２ソルダーレジストの表面は、前記第１エラストマのガラス転移点において、前記第１ソルダーレジストの表面よりも粘着力が弱い
    電子装置。
  2. 請求項１に記載の電子装置であって、
    前記第２ソルダーレジストは、
    第２エラストマの微粒子
    を含み、
    前記第２ソルダーレジストの表面から露出する前記第２エラストマの表面積は、前記第１ソルダーレジストの表面から露出する前記第１エラストマの表面積よりも小さい
    電子装置。
  3. 請求項２に記載の電子装置であって、
    前記第２ソルダーレジストの樹脂成分に対する前記第２エラストマの重量パーセントは、前記第１ソルダーレジストの樹脂成分に対する前記第１エラストマの重量パーセントよりも少ない
    電子装置。
  4. 請求項３に記載の電子装置であって、
    前記第２エラストマは、前記第１エラストマよりも平均粒子径が小さい
    電子装置。
  5. 請求項１乃至４の何れか一項に記載の電子装置であって、
    前記第１ソルダーレジストの樹脂成分と前記第２ソルダーレジストの樹脂成分とは、同じ材料である
    電子装置。
  6. 請求項５に記載の電子装置であって、
    前記２ソルダーレジストの表面を覆うように形成され、前記第１エラストマ及び前記第２エラストマと同様のエラストマの微粒を含まない第３ソルダーレジスト
    を更に具備する
    電子装置。
  7. 請求項１乃至６の何れか一項に記載の電子装置であって、
    前記第２ソルダーレジストは、前記第１ソルダーレジストよりも膜厚が薄い
    電子装置。
  8. 請求項１乃至７の何れか一項に記載の電子装置であって、
    前記第２ソルダーレジスト上に半導体素子が搭載され、
    前記半導体チップは封止樹脂により樹脂封止されている
    電子装置。
  9. 請求項１に記載の電子装置であって、
    前記第２ソルダーレジストにはエラストマを含まないことを特徴とする電子装置。
  10. 絶縁層及び前記絶縁層の表面に設けられた配線層を覆うように、第１エラストマの微粒子を含む第１ソルダーレジストを塗布する工程と、
    前記第１ソルダーレジストの表面を覆うように、第２ソルダーレジストを塗布する工程と、
    前記第１ソルダーレジスト及び前記第２ソルダーレジストをレジストパターンに基づいて露光する工程と、
    前記第１ソルダーレジスト及び前記第２ソルダーレジストの不要な部位を除去する工程と、
    前記第１ソルダーレジスト及び前記第２ソルダーレジストを硬化する工程と、
    を具備し、
    硬化後の前記第２ソルダーレジストの表面は、前記第１エラストマのガラス転移点において、硬化後の前記第１ソルダーレジストの表面よりも粘着力が弱い
    電子装置の製造方法。
  11. 請求項１０に記載の電子装置の製造方法であって、
    前記硬化する工程は、加熱又は紫外線照射の少なくとも何れかを行うことを特徴とする
    電子装置の製造方法。
  12. 請求項１０又は１１に記載の電子装置の製造方法であって、
    前記第２ソルダーレジストを塗布する工程は、
    前記第１ソルダーレジストよりも薄く塗布する工程
    を備える
    電子装置の製造方法。
  13. 請求項１２に記載の電子装置の製造方法であって、
    前記第２ソルダーレジストは第２エラストマの微粒子を含み、前記第２ソルダーレジストの樹脂成分に対する前記第２エラストマの重量パーセントは、前記第１ソルダーレジストの樹脂成分に対する前記第１エラストマの重量パーセントよりも少ない
    電子装置の製造方法。
  14. 請求項１３に記載の電子装置の製造方法であって、
    前記第２エラストマは、前記第１エラストマよりも平均粒子径が小さい
    電子装置の製造方法。
  15. 請求項１０乃至１４の何れか一項に記載の電子装置の製造方法であって、
    前記第１ソルダーレジストの樹脂成分と、前記第２ソルダーレジストの樹脂成分とは、同じ材料である
    電子装置の製造方法。
  16. 請求項１０に記載の電子装置の製造方法であって、
    前記第２ソルダーレジストを塗布する工程は、
    前記第１ソルダーレジストの表面を覆うように形成され、第２エラストマを含むソルダーレジストを塗布する工程と、
    前記第１エラストマ及び前記第２エラストマと同様のエラストマを含まないソルダーレジストを塗布する工程
    を備える
    電子装置の製造方法。
  17. 請求項１０乃至１６の何れか一項に記載の電子装置の製造方法であって、
    前記硬化する工程の後に、前記第２ソルダーレジスト上に半導体素子を搭載する工程と、
    前記半導体素子を覆うように金型を第２ソルダーレジスト上に配置する工程と、
    前記半導体素子と前記金型との間の隙間に封止樹脂により樹脂封止する工程と、
    前記樹脂封止後に、前記封止樹脂と前記金型とを離型する工程と
    を有する電子装置の製造方法。
  18. 請求項１０乃至１７の何れか一項に記載の電子装置の製造方法であって、
    前記第１ソルダーレジストを塗布する工程の前に、表面に前記配線層が設けられた前記絶縁層を準備する工程を有する電子装置の製造方法。
  19. 請求項１０乃至１７の何れか一項に記載の電子装置の製造方法であって、
    前記第１ソルダーレジストを塗布する工程の前に、前記絶縁層の表面に前記配線層を設ける工程を有する電子装置の製造方法。
JP2009206924A 2009-09-08 2009-09-08 電子装置、電子装置の製造方法 Withdrawn JP2011060887A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009206924A JP2011060887A (ja) 2009-09-08 2009-09-08 電子装置、電子装置の製造方法
US12/876,361 US20110057329A1 (en) 2009-09-08 2010-09-07 Electronic device and manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009206924A JP2011060887A (ja) 2009-09-08 2009-09-08 電子装置、電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011060887A true JP2011060887A (ja) 2011-03-24

Family

ID=43647083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009206924A Withdrawn JP2011060887A (ja) 2009-09-08 2009-09-08 電子装置、電子装置の製造方法

Country Status (2)

Country Link
US (1) US20110057329A1 (ja)
JP (1) JP2011060887A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434435B1 (ko) * 2015-10-26 2022-08-19 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
DE102017217815A1 (de) * 2017-10-06 2019-04-11 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer elektronischen Komponente, elektronische Komponente und Lötstopplack

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60045566D1 (de) * 1999-08-06 2011-03-03 Ibiden Co Ltd Mehrschicht-Leiterplatte
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
EP1286579B1 (en) * 2001-03-14 2008-08-06 Ibiden Co., Ltd. Multilayer printed wiring board
EP1633175A4 (en) * 2003-09-29 2009-11-11 Ibiden Co Ltd INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME
JP4646618B2 (ja) * 2004-12-20 2011-03-09 イビデン株式会社 光路変換部材、多層プリント配線板および光通信用デバイス
KR101051873B1 (ko) * 2008-09-24 2011-07-25 세키스이가가쿠 고교가부시키가이샤 경화체 및 적층체
KR101111930B1 (ko) * 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
JP2011059257A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp ドライフィルム及びドライフィルムの製造方法
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法

Also Published As

Publication number Publication date
US20110057329A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP5325736B2 (ja) 半導体装置及びその製造方法
JP4367892B2 (ja) 超小型電子パッケージ製造のための材料適用プロセス
US8324740B2 (en) Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
TWI555100B (zh) 晶片尺寸封裝件及其製法
KR101084924B1 (ko) 반도체 장치 및 그 제조방법
US20050224969A1 (en) Chip package structure and process for fabricating the same
TWI459872B (zh) 晶片封裝基板和結構及其製作方法
TWI591762B (zh) 封裝裝置及其製作方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
JP2011060892A (ja) 電子装置、電子装置の製造方法
JP3939847B2 (ja) 半導体装置の製造方法
JP2011060887A (ja) 電子装置、電子装置の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2011059257A (ja) ドライフィルム及びドライフィルムの製造方法
JP4288912B2 (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
TWI490959B (zh) 半導體封裝結構及其製作方法
TWI483320B (zh) 半導體封裝結構及其製作方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法
TWI518853B (zh) 半導體封裝件及其製法
JP2011082404A (ja) 半導体装置の製造方法
JP4605177B2 (ja) 半導体搭載基板
JP3908689B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121204