JP3619708B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP3619708B2
JP3619708B2 JP15464199A JP15464199A JP3619708B2 JP 3619708 B2 JP3619708 B2 JP 3619708B2 JP 15464199 A JP15464199 A JP 15464199A JP 15464199 A JP15464199 A JP 15464199A JP 3619708 B2 JP3619708 B2 JP 3619708B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor element
power semiconductor
insulating substrate
insulating board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15464199A
Other languages
English (en)
Other versions
JP2000349231A (ja
Inventor
昌弘 伊藤
茂晴 野々山
重靖 高槌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15464199A priority Critical patent/JP3619708B2/ja
Publication of JP2000349231A publication Critical patent/JP2000349231A/ja
Application granted granted Critical
Publication of JP3619708B2 publication Critical patent/JP3619708B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Die Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パワー半導体モジュールに関する。
【0002】
【従来の技術】
従来からIGBT,ダイオード,GTO,トランジスタ等のパワー半導体素子を絶縁容器内に封入したパワー半導体モジュールが知られている。これらの素子はその耐圧や電流容量に応じて、各種インバータ装置などに応用されている。中でもIGBTは大電流の高周波動作が可能であり、電圧制御素子のため制御が容易であるなどの利点を有している。また、モジュール使用上の簡便性の点から多くの場合はモジュールのベース部分と電流通電部分が絶縁基板によって電気的に絶縁された、内部絶縁型の構造となっている。
【0003】
IGBTモジュールの構造を、製造プロセスに従って図4−(a),(b),(c)にて説明する。一般的には半導体素子1を半田2によって絶縁基板3に接合する。その方法を示しているのが図4−(b)である。まず下治具16にセットした絶縁基板3の上に半導体素子1の接続位置を定めるための治具15を置く、この治具15には半導体素子1の接続位置に所定の大きさの穴17が開いている。次に所定の穴17に半導体素子1を接続するための半田2を置き、その上に半導体素子1を置いた状態で半田2の融点温度以上の高温で接続する。絶縁基板3にはアルミナやAlNセラミックに銅パターン7を接続したものが使用され、銅パターン7は平面であるものが使用される。また、治具15の材質には半田2に接続されないカーボン等が用いられるのが一般的である。
【0004】
半導体素子1を絶縁基板3に接続後、電極引き出しのために半導体素子1と絶縁基板3の電極上にAlワイヤー13などでボンディング接続される。この絶縁基板3はモジュールの底面を支え、放熱板である平面な金属ベース6に半田5により接合される。その方法を示しているのが図4−(c)である。まず下治具19にセットした金属ベース6の上に絶縁基板3の接続位置を定めるための治具18を置く、この治具18には絶縁基板3の接続位置に所定の大きさの穴14が開いている。この治具18の材質もカーボン等が用いられるのが一般的である。次に所定の大きさの穴14に絶縁基板3を接続するための半田5を置き、その上に絶縁基板3を置いた状態で半田5の融点温度以上の高温で接続する。
【0005】
モジュールの外部端子と絶縁基板3との接続は図4−(a)に示すように、外部端子と一体化した銅リード9でなされ、絶縁基板3上の電極部に半田12によって接合される。この場合にも絶縁基板3上における銅リード9の接続位置を定めるための治具やガイドなどが使用される。外部端子は一般的に端子ブロックと呼ばれる。更に、有機樹脂製ケース10を有機樹脂製の接着剤4により金属ベース6に接続する。この中に半導体素子1を外雰囲気より遮断し、モジュール内部の絶縁性確保とワイヤボンディング配線保護などのためにゲル11を注入し硬化させる。そして、モジュール内部の気密性確保のためにゲル11上にエポキシ樹脂8を充填し硬化させる。以上がIGBTモジュールの一般的製造プロセス及び構造である。尚、この種のモジュール構造として関連するものに、特許平6− 243654号公報を挙げることができる。
【0006】
【発明が解決しようとする課題】
上記従来技術においては、以下のような問題点がある。
【0007】
まず、前記モジュールの製造プロセスでは絶縁基板3と半導体素子1,金属ベース6,銅リード9の接続の度に治具15,18やガイドを使用することから、半導体素子1や絶縁基板3が治具15,18によって汚染される可能性が高くなる。製造プロセス中の汚染による不具合としては、半導体素子1の電気的特性の劣化,モジュールの金属ベース6と銅パターン7との絶縁性の劣化,ゲル11の硬化阻害によるモジュール内部の絶縁性の劣化などがある。また、絶縁基板3や金属ベース6の反り量が大きい場合には治具15,18と部品との間に半田2,5が流れ出し、必要とする半田厚みが確保できず半田寿命の信頼性が低下する。さらに、治具15,18と絶縁基板3,金属ベース6との熱膨張係数の違いによっては必要とする接合精度が得られない恐れがある。製造プロセス中の汚染に対しては各工程ごとに純水や有機溶剤で洗浄する方法があるが、洗浄液の管理や廃液の処理などに多大な費用を必要とし、製造期間も長くなることから、結果として製品コストの増加につながる。また、絶縁基板3や金属ベース6の反り量を低減するために、絶縁基板3や金属ベース6を十分に厚くする方法があるが、部品が厚くなった分モジュールの熱抵抗が大きくなる。このためモジュールの使用可能な最大損失や実装方法などが制限されることになる。半田厚みの確保については半田に粒形のニッケル等を含有した半田を用いることで必要とする最低限の厚みは確保できるものの、半田流れの有る箇所と無い箇所では半田の厚みが大きく異なり、高さ方向から見た接合精度が悪くなる。
【0008】
本発明は、前記課題を考慮してなされたものであり、高信頼性なパワー半導体モジュールの構造を提供することにある。
【0009】
【課題を解決するための手段】
本発明によるパワー半導体モジュールでは、絶縁基板上に部品の接合位置を定めるための凹凸部を設けることによって、接合位置の精度を向上させる。
【0010】
【発明の実施の形態】
以下本発明の実施例を図面を用いて説明する。
【0011】
図1は本発明を適用したモジュールの断面構造図を示す。あらかじめ銅パターン7上の半導体素子1接合箇所に所定の大きさの凹部101を設けた絶縁基板3に、半田2と半導体素子1を置き半田2の融点温度以上の温度で接続する。凹部101の大きさは接合する半導体素子1と絶縁基板3との熱膨張係数と使用する半田2の大きさを考慮して設計する必要がある。絶縁基板3に半導体素子1を半田2により接合し、電極引き出しのために、半導体素子1と絶縁基板3の電極上にAlワイヤー13でボンディング接続される。この絶縁基板3を金属ベース6に半田5で接続し、金属ベース6に有機樹脂製ケース10を接着剤4で接合する。次にモジュールの外部端子と一体となっている銅リード9を絶縁基板3上の電極部に半田12で接合する。続いてモジュール内部にゲル11を注入し硬化させる。そして、モジュール内部の気密性確保のためにゲル11上にエポキシ樹脂8を充填する構造となっている。上記で説明した半導体モジュールでは、半導体素子1と絶縁基板3の接続時に従来のカーボン製の治具15を使用しないことから治具15による製造プロセス中の汚染が防止できる。さらに、接続時の半田流れ出しが凹部によって抑制され、全ての絶縁基板3接合箇所において溶解した半田2の体積が一定となるため、半田2の厚みのばらつきが低減でき、半田寿命の信頼性を確保できる。また、半田2の厚みが同一になることから、高さ方向での接合位置精度が向上できる。
【0012】
図2は第2の実施例を示したものである。図2中図1と同一符号は同一要素を示す。本実施例では絶縁基板3の銅パターン7上の外部端子接合箇所に所定の大きさの凹部102が設けられた構造となっている。この方法では外部端子接続時の半田12の流れ出しが凹部102によって抑制され、どの外部端子接合箇所においても半田12の厚みが同一になることから、端子下半田12の信頼性確保と外部端子の高さのばらつきが低減できる。
【0013】
図3−(a),(b)は第3の実施例を示したものである。図3−(a),(b)中図1と同一符号は同一要素を示す。本実施例では絶縁基板3裏面の銅パターン7外周部に凹部1031,1032が設けられており、金属ベース6上にもその凹形状に合わせた凸部1041,1042が形成されている。この方法では、絶縁基板3接続時の半田5の流れ出しがベースの凸部1041,1042によって抑制され、各々の絶縁基板3を同一の半田厚みによって接合することができる。また、金属ベース6の反り量が大きい場合でも、必要とする接合精度を確保することができる。
【0014】
上記実施例では、IGBTモジュールを例にして説明したがこれに限定されものではなく、他のパワートランジスタ,GTOサイリスタ等でも良いことは勿論である。
【0015】
【発明の効果】
本発明によれば、治具を使用する代わりに、絶縁基板上に半導体素子や銅リードなどの接合箇所を定めるための凹凸部を設けることによって、製造プロセス中の汚染を防止でき、接合位置の精度を向上させることができる。その結果高信頼性のモジュールを提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す断面図。
【図2】本発明の第2の実施例を示す断面図。
【図3】(a)(b)は本発明の第3の実施例を示す断面図。
【図4】(a)は従来構造を示す断面図、(b)は半導体素子と絶縁基板接合の従来プロセス図、(c)は金属ベースと絶縁基板接合の従来プロセス図。
【符号の説明】
1…半導体素子、2,5,12…半田、3…絶縁基板、4…接着材、6…金属ベース、7…銅パターン、8…エポキシ樹脂、9…銅リード、10…有機樹脂製ケース、11…ゲル、13…Alワイヤー、14,17…接合位置決め穴、15,18…治具、16,19…下治具、101,102,1031,1032,1041,1042…接合位置決め用凹凸部。

Claims (3)

  1. モジュール底面を支持する金属ベースと、該金属ベース上に接合され、かつ複数個のパワー半導体素子が接合される絶縁基板と、このパワー半導体素子を外雰囲気より遮断するための樹脂ケースとを備えるパワー半導体モジュールにおいて、
    前記絶縁基板とパワー半導体素子とが銅パターンを介して接合し、該銅パターンに前記パワー半導体素子の接合位置を定めるための1つ以上の凹部があり、前記パワー半導体素子が該凹部に収容されていることを特徴としたパワー半導体モジュール。
  2. 請求項1に記載のパワー半導体モジュールにおいて、前記絶縁基板上にリードの接合位置を定めるための1つ以上の凹部を備えた銅パターンがあり、前記リードが該銅パターンの凹部に収容されていることを特徴としたパワー半導体モジュール。
  3. 請求項1または請求項2の何れかに記載のパワー半導体モジュールにおいて、前記パワー半導体素子がIGBTであることを特徴としたパワー半導体モジュール。
JP15464199A 1999-06-02 1999-06-02 パワー半導体モジュール Expired - Fee Related JP3619708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15464199A JP3619708B2 (ja) 1999-06-02 1999-06-02 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15464199A JP3619708B2 (ja) 1999-06-02 1999-06-02 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2000349231A JP2000349231A (ja) 2000-12-15
JP3619708B2 true JP3619708B2 (ja) 2005-02-16

Family

ID=15588665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15464199A Expired - Fee Related JP3619708B2 (ja) 1999-06-02 1999-06-02 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP3619708B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158288B2 (ja) * 1999-08-31 2008-10-01 三菱電機株式会社 半導体モジュール
JP2003023137A (ja) * 2001-07-09 2003-01-24 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP5884291B2 (ja) * 2011-04-20 2016-03-15 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板ユニット
JP6165025B2 (ja) * 2013-10-31 2017-07-19 三菱電機株式会社 半導体モジュール
JP6086055B2 (ja) * 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
JP6509043B2 (ja) * 2015-05-28 2019-05-08 三菱電機株式会社 車載用電子制御装置

Also Published As

Publication number Publication date
JP2000349231A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
US5920119A (en) Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP4635564B2 (ja) 半導体装置
US9035453B2 (en) Semiconductor device
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US20160035646A1 (en) Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module
US20080150102A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP4526125B2 (ja) 大電力用半導体装置
EP1696484B1 (en) Process for assembling a double-sided circuit component
JP3619708B2 (ja) パワー半導体モジュール
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JPH11214612A (ja) パワー半導体モジュール
JP2002329804A (ja) 半導体装置
JP2003324176A (ja) リードフレーム、半導体パワーモジュール、および、その製造方法
JPS60157243A (ja) 半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JP2005026524A (ja) 半導体装置及びその製造方法
JP4861200B2 (ja) パワーモジュール
CN111354709A (zh) 半导体装置及其制造方法
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees