JP2010087239A - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP2010087239A
JP2010087239A JP2008254571A JP2008254571A JP2010087239A JP 2010087239 A JP2010087239 A JP 2010087239A JP 2008254571 A JP2008254571 A JP 2008254571A JP 2008254571 A JP2008254571 A JP 2008254571A JP 2010087239 A JP2010087239 A JP 2010087239A
Authority
JP
Japan
Prior art keywords
electronic module
semiconductor chip
outflow prevention
mounting
underfill agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008254571A
Other languages
English (en)
Inventor
Masakuni Ara
真邦 荒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008254571A priority Critical patent/JP2010087239A/ja
Publication of JP2010087239A publication Critical patent/JP2010087239A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

【課題】小型化を妨げない構造の電子モジュールを提供する。
【解決手段】電子モジュールは、絶縁基板12の実装面上に半導体チップ14をフリップチップ接続し、アンダーフィル剤22で接着した構造である。実装面上には半田レジスト12aを溝状に除去した流出防止部16が形成されており、その内側にアンダーフィル剤22の充填領域18が規定されている。アンダーフィル剤22は充填領域18の全域にわたって充填されるが、半導体チップ14の3辺については搭載エリアの内側に流出防止部16が設けられているため、周囲にアンダーフィル剤22が拡がらず、それだけスペースの有効活用を図ることができる。
【選択図】図2

Description

本発明は、絶縁基板上に半導体チップをフリップチップ接続して構成される電子モジュールに関するものである。
従来、絶縁基板上に半導体チップをフリップチップ実装する際、半導体チップの外側を取り囲むようにして壁を設けておき、この壁の内側にニードルを挿入して半導体チップと絶縁基板との間に樹脂製のアンダーフィル剤(接着剤)を注入する先行技術が知られている(例えば、特許文献1参照)。特にこの先行技術は、絶縁基板上に複数の半導体チップを隣接させて実装する場合、境界線(ダイシングライン)を跨いだ隣の実装領域にまでアンダーフィル剤の塗布領域をはみ出させることで、隣接する半導体チップの間にニードルを挿入するためのスペースを確保している。
上記の先行技術によれば、絶縁基板上で半導体チップ同士の実装間隔をなるべく小さくしつつ、隣接するチップ間にニードルの挿入スペースを確保することができるため、半導体チップの大型化によって多量のアンダーフィル剤を注入する必要が生じたとしても、太いニードルを使用して充分な量のアンダーフィル剤を供給することが可能になる。
特開2007−324403号公報(段落0017〜0024、図4、図5)
しかしながら、先行技術のようにアンダーフィル剤を半導体チップの周囲にまで塗布すると、その範囲内には他の電子部品(例えばチップ抵抗、チップコンデンサ等)を配置することができなくなるため、電子モジュール全体の小型化を妨げてしまうという問題が生じる。
そこで本発明は、小型化を妨げない構造の電子モジュールを提供しようとするものである。
上記の課題を解決するため、本発明は以下の解決手段を採用する。
すなわち本発明は、電極が形成された実装面を有する絶縁基板と、この絶縁基板の実装面上に載置して設けられ、この状態で実装面に対向する裏面電極が電極に接続された半導体チップと、実装面と半導体チップの裏面との間に充填して設けられたアンダーフィル剤と、絶縁基板に設けられ、実装面上でアンダーフィル剤の充填領域を規制する流出防止部とを備えた電子モジュールである。その上で流出防止部は、実装面のうち少なくとも半導体チップが載置される搭載エリアを越えてその外側にまで充填領域が拡張するのを規制する位置に設けられている。
本発明の電子モジュールによれば、半導体チップの周囲で少なくとも搭載エリア内だけにアンダーフィル剤の充填領域が収まる箇所(辺)を設けることができる。このため、半導体チップの周囲に他の電子部品を配置するためのスペースを確保することができ、それだけ全体としての小型化を実現することができる。
また本発明は、流出防止部の配置について以下に挙げる2つの基本態様を含むものである。
〔基本態様1〕
先ず流出防止部は、搭載エリアの内側に設けられているものとする。すなわち流出防止部は、搭載エリアの外縁からある程度の間隔をおいた内寄りの位置に設けられているのである。この態様であっても、アンダーフィル剤が半導体チップの裏面の一部と実装面との間で充分な接着力を発揮できるので、それによって半導体チップの取付強度を高めることができる。
上記の基本態様1において、半導体チップの外形が矩形状であるとすると、流出防止部は、半導体チップが有する4辺のうち3辺についてのみ搭載エリアの内側に設けられており、他の1辺については搭載エリアの外側に設けられていてもよい。
この場合、4辺のうち3辺についてはアンダーフィル剤の充填領域を搭載エリア内に収めることで周囲のスペースを確保しつつ、残りの1辺については、これをアンダーフィル剤の塗布辺として活用することで、半導体チップの外側からアンダーフィル剤を塗布する作業の効率化を図ることができる。なお塗布方法は、例えば1辺の外側に確保される塗布領域の複数個所にアンダーフィル剤をインクジェットの要領で吹き付ける作業を複数回繰り返すものとなる。このような塗布作業の繰り返しにより、アンダーフィル剤は毛細管現象によって半導体チップの裏面と絶縁基板の実装面との間に浸透していき、流出防止部まで拡がる。そして塗布辺では、最終的にアンダーフィル剤が半導体チップの側面にまで回り込んでフィレットを形成するので、それだけ接着強度を高めることができる。
また上記の基本態様1において、流出防止部は、その全体が搭載エリアの内側にのみ設けられていてもよい。この場合、半導体チップの全周囲にわたってアンダーフィル剤の充填領域が搭載エリア内に収まるので、さらに小型化を容易にすることができる。
〔基本態様2〕
次に流出防止部は、実装面上で仮想的に規定される搭載エリアの境界線に沿って設けられているものとする。すなわち流出防止部は、搭載エリアの縁(境界線)ぎりぎりの位置に設けられているのである。この態様であれば、アンダーフィル剤が半導体チップの裏面全体と実装面との間で充分な接着力を発揮するため、半導体チップの取付強度をさらに高めることができる。
上記の基本態様2において、半導体チップの外形が矩形状である場合、流出防止部は、半導体チップが有する4辺のうち3辺についてのみ搭載エリアの境界線に沿って設けられており、他の1辺については搭載エリアの外側に設けられていてもよい。
通常、硬化前に流動体の状態で塗布されたアンダーフィル剤は、流出防止部の縁で発生する表面張力でそれ以上の流出を押し止められているが、この場合、4辺のうち3辺については搭載エリアの境界線上で流出防止部の縁と半導体チップの裏面の縁とが一致することになる。このため、これら3辺では流出防止部の縁で発生する表面張力と半導体チップの裏面の縁で発生する表面張力とが合成された状態となり、それだけアンダーフィル剤の流出を強固に防止することができる。
また、半導体チップの3辺についてはアンダーフィル剤の充填領域を搭載エリアの縁ぎりぎりに収めることで周囲のスペースを確保しつつ、残りの1辺については、これをアンダーフィル剤の塗布辺として活用することで、半導体チップの外側からアンダーフィル剤を塗布する作業の効率化を図ることができる。なお、アンダーフィル剤の塗布方法は上述した基本形態1の場合と同様である。
上記の基本形態2において、流出防止部は、その全体が搭載エリアの境界線に沿って設けられていてもよい。この場合、半導体チップの全周囲にわたってアンダーフィル剤の充填領域が搭載エリア内ぎりぎりに収まっているので、基本形態1と同様に電子モジュール全体の小型化を容易にすることができる。
また本発明の電子モジュールは、上記の基本形態1,2に共通して以下の特徴を有する。
すなわち絶縁基板には、実装面を被覆する膜状の半田レジストが形成されており、半田レジストが実装面上で環形状に除去された溝部分により流出防止部が形成されるものとする。
この場合、溝幅を適度に縮めることによって流出防止部を細くすることができる。流動体の状態で塗布されたアンダーフィル剤は、半田レジストの表面に付着しながら拡がっていくが、溝部分に達したところでアンダーフィル剤に強い表面張力が働くため、それによってアンダーフィル剤の流出を確実に抑えることができる。
あるいは本発明において、絶縁基板の実装面上を膜状に拡がって設けられた半田レジストの切れ目により流出防止部が形成される構成であってもよい。
このような構成であれば、半田レジストの切れ目で膜厚分の段差が形成されるため、この段差の内側が窪みとなってアンダーフィル剤の流出を抑えることができる。
本発明の電子モジュールは、半導体チップの周囲のスペースを有効に活用することができ、全体としての小型化を容易に実現することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
〔第1実施形態〕
図1は、第1実施形態の電子モジュールの構成を示した分解斜視図である。第1実施形態の電子モジュールは、絶縁基板12上に半導体チップ14をフリップチップ接続して構成されている。なお図1には半導体チップ14だけが示されているが、絶縁基板12には他の半導体チップや他の電子部品(例えばチップ抵抗やチップコンデンサ、チップコイル等)が実装されていてもよい。
〔絶縁基板〕
絶縁基板12は、例えば図1に示される表面を実装面としており、この実装面は膜状の半田レジスト12aで被覆されている。また絶縁基板12の実装面上には、半導体チップ14の接続ランドとなる複数の電極12b(全てに参照符号は付されていない)が形成されており、これら電極12bは半田レジスト12aから露出している。なお電極12bは、例えば絶縁基板12の内層や裏面に形成された配線パターンを通じて電気回路(いずれも図示されていない)に接続されている。なお絶縁基板12は、表面と裏面の両方が実装面として構成されているものであってもよい。
〔半導体チップ〕
半導体チップ14は、例えば回路基板14a上に形成された半導体集積回路を封止樹脂14bによってモールディングした構造である。半導体チップ14は、その平面視でみた外形が矩形状をなしており、その上下方向には回路基板14a及び封止樹脂14bの厚み分だけ高さを有している。図1には示されていないが、半導体チップ14の裏面(回路基板14aの裏面)には、例えば絶縁基板12の各電極12bに接続するための半田ボールの配列(BGA)が設けられている。
〔搭載エリア〕
絶縁基板12の実装面上には、図1中に一点鎖線で示されているように半導体チップ14の外形に合致した矩形状の搭載エリア(図1中参照符号A)が規定されている。なお搭載エリアは、実装面上に半導体チップ14を投影した面積を有している。
〔流出防止部〕
また絶縁基板12の実装面上には、例えば矩形状の流出防止部16が形成されている。半導体チップ14をフリップチップ接続した状態で、半導体チップ14の裏面と実装面との間には図示しないアンダーフィル剤(樹脂接着剤)が充填されるものとなっており、実装面上でみて流出防止部16の内側にはアンダーフィル剤の充填領域18が規定されている。なお図1中、充填領域18にはドットによるマーキングを付している。
〔半導体チップの4辺〕
第1実施形態では、半導体チップ14の4辺のうち一対の長辺と1つの短辺について、搭載エリアの内側に流出防止部16が設けられている。そして残り1つの短辺については、搭載エリアの外側に流出防止部16が設けられている。
図2は、完成状態でみた第1実施形態の電子モジュールの構造例を示す縦断面図(図1中のII−II線に沿う断面図)である。上記のように半導体チップ14は、その裏面に設けられた半田ボール20を介して絶縁基板12の電極12bに接続されている。なお回路基板14aの裏面には、半田ボール20とともに図示しない電極が形成されている。
第1実施形態では、いわゆるオーバーレジストとして半田レジスト12aが設けられている。すなわち半田レジスト12aの膜厚は電極12bの厚みより僅かに大きく、電極12bの周縁には僅かに半田レジスト12aがオーバラップして設けられている。上記の流出防止部16は、このような半田レジスト12aをその膜厚分だけ除去した溝部分によって形成されている。
上記のように、半導体チップ14の3つの辺については搭載エリアの内側に流出防止部16が設けられており、このため図2中の左辺を一例として示すように、3辺については充填領域18の縁が半導体チップ14の裏面の縁からある程度の間隔(図2中参照符号S)をおいて内側に位置している。
これに対し、残りの1辺(図2中の右辺)については、上記のように搭載エリアの外側に流出防止部16が設けられており、この1辺については充填領域18が搭載エリアの外側にまで拡がっている。このため第1実施形態では、この1辺をアンダーフィル剤22の塗布辺として活用することができる。
〔塗布方法〕
第1実施形態では、半導体チップ14がフリップチップ接続された後、アンダーフィル剤22を以下のように塗布(充填)することができる。図2に示されるように、半導体チップ14の1辺に対して塗布治具24を近接させ、その先端から流動体の状態でアンダーフィル剤22を充填領域18に塗布(噴射)していくことにより、毛細管現象を利用して半導体チップ14の裏面と実装面との間にアンダーフィル剤22を浸透させることができる。
このとき塗布治具24は、例えば半導体チップ14の1辺に沿って移動しながらアンダーフィル剤22を少量ずつ噴射する動作を複数回繰り返す。このようにインクジェットの要領でアンダーフィル剤22を塗布していきながら、アンダーフィル剤22が拡がっていく速度と塗布量とをうまくバランスさせることで、途中でアンダーフィル剤22が硬化したり、供給過多になったりすることなく、充填領域18の全域にまで確実にアンダーフィル剤22を行き渡らせることができる。
そして、半導体チップ14の1辺(塗布辺)から塗布されたアンダーフィル剤22は、やがて他の3辺より内側の位置で流出防止部16の縁(溝部分の縁)に到達し、そこで発生する強い表面張力によって流出を押し止められる。また塗布辺においては、図2に示されているように、搭載エリアの外側にまでアンダーフィル剤22が拡がり、半導体チップ14の側面に塗れ上がることでフィレットを形成する。この状態で塗布作業を終了し、アンダーフィル剤22を硬化させて半導体チップ14を絶縁基板12に接着する。
上述した第1実施形態の電子モジュールによれば、塗布辺を除く3辺で搭載エリアの外側にアンダーフィル剤22が拡がるのを防止できるため、その分、絶縁基板12上のスペースを有効に活用することができる。このため、例えば半導体チップ14の周囲に他の電子部品を近接させて配置することにより実装密度を高め、電子モジュール全体としての小型化を図ることができる。
また、4辺のうち1辺を塗布辺として活用することでアンダーフィル剤22を塗布(充填)する作業効率を高め、電子モジュールの生産性を向上することができる。
〔第2実施形態〕
次に図3は、第2実施形態の電子モジュールの構造例を示す縦断面図である。第2実施形態の電子モジュールは主に、半導体チップ14の4辺全てについて搭載エリアの内側に流出防止部16が設けられている点が第1実施形態と異なっている。その他の構成は第1実施形態と共通であるため、それらについては図示とともに同一の符号を付して重複した説明を省略するものとする。
第2実施形態では、第1実施形態のように塗布辺(フィレット)が存在しない。また図3中の左辺及び右辺に示されているように、半導体チップ14の4辺全てについて充填領域18の縁が半導体チップ14の裏面の縁からある程度の間隔(図3中参照符号S)をおいて内側に位置している。なお第2実施形態では、例えば半導体チップ14の側方位置から斜めにアンダーフィル剤22を噴射することで、搭載エリア内の充填領域18だけにアンダーフィル剤22を塗布することができる。また、絶縁基板12に図示しない貫通孔を設け、貫通孔を通じてアンダーフィル剤22を充填してもよい。
第2実施形態の電子モジュールは、半導体チップ14の全周にわたって充填領域18が搭載エリア内に収まっている。このため、より高密度な実装を可能にし、全体の小型化をさらに実現することができる。
〔第3実施形態〕
図4は、第3実施形態の電子モジュールの構造例を示す縦断面図である。第4実施形態の電子モジュールは主に、流出防止部16の構成が第1実施形態と異なっており、また充填領域18内には半田レジスト12aが形成されていない。その他の構成は第1実施形態と共通であるため、それらについては図示とともに同一の符号を付して重複した説明を省略するものとする。
第3実施形態では、上記のように充填領域18内に半田レジスト12aが形成されておらず、充填領域18の外縁までで半田レジスト12aが途切れている。このため、絶縁基板12の実装面上では半田レジスト12aの切れ目部分にその膜厚分だけ段差が生じており、この段差によってアンダーフィル剤22の流出が堰き止められている。したがって第3実施形態では、このような半田レジスト12aの切れ目によって流出防止部16を形成することができる。
第3実施形態の電子モジュールもまた、第1実施形態と同様に3つの辺の外側に有効なスペースを確保して高密度な実装を可能にし、その小型化に寄与することができる。
〔第4実施形態〕
次に図5は、第4実施形態の電子モジュールの構造例を示す縦断面図である。第4実施形態の電子モジュールは、流出防止部16が搭載エリアの境界線に沿って設けられている点が第1実施形態と異なっている。その他の構成は第1実施形態と共通であるため、それらについては図示とともに同一の符号を付して重複した説明を省略するものとする。
すなわち第4実施形態では、半導体チップ14の3つの辺について、流出防止部16が搭載エリアの縁(境界線)ぎりぎりの位置に設けられており、その他の1辺については搭載エリアの外側に位置している。このため第1実施形態と同様に、半導体チップ14の1辺を塗布辺として利用することができる。
第4実施形態の場合、絶縁基板12の垂直方向でみると、半導体チップ14の3辺について流出防止部16の縁が半導体チップ14の裏面の縁に合致している。このため、塗布されたアンダーフィル剤22が流出防止部16の縁に到達すると、溝部分の縁で発生する表面張力と回路基板14aの裏面の縁で発生する表面張力とが合成されるため、それだけ強い表面張力によって確実にアンダーフィル剤22の流出を防止することができる。
〔第5実施形態〕
特に図示しないが、上述した第2実施形態(図3)において、その流出防止部16の構成を第3実施形態(図4)の構成に置き換えることで、これを第5実施形態の電子モジュールとすることができる。
〔第6実施形態〕
同じく図示していないが、上述した第4実施形態(図5)において、その流出防止部16を第2実施形態(図3)と同様に半導体チップ14の4辺全てについて搭載エリアの内側に設けることで、これを第6実施形態の電子モジュールとすることができる。
〔第7実施形態〕
あるいは上述した第4実施形態(図5)において、その流出防止部16を第3実施形態(図4)の構成に置き換えることで、これを第7実施形態の電子モジュールとしてもよい。
なお上述した第1,第3,第4実施形態では、半導体チップ14の1つの短辺を塗布辺としているが、長辺を塗布辺としてもよい。また、各実施形態で挙げた半導体チップ14の形態はあくまで一例であって、異なる形状の半導体チップを用いて本発明の電子モジュールを実施することはもちろん可能である。
また各実施形態では、半導体チップ14を半田ボール20で電極12bに接続しているが、その他の接続手段(例えば金バンプ)を用いてフリップチップ接続する形態であってもよい。
第1実施形態の電子モジュールの構成を示した分解斜視図である。 完成状態でみた第1実施形態の電子モジュールの構造例を示す縦断面図(図1中のII−II線に沿う断面図)である。 第2実施形態の電子モジュールの構造例を示す縦断面図である。 第3実施形態の電子モジュールの構造例を示す縦断面図である。 第4実施形態の電子モジュールの構造例を示す縦断面図である。
符号の説明
12 絶縁基板
12a 半田レジスト
12b 電極
14 半導体チップ
16 流出防止部
18 充填領域
20 半田ボール
22 アンダーフィル剤
24 塗布治具

Claims (9)

  1. 電極が形成された実装面を有する絶縁基板と、
    前記絶縁基板の実装面上に載置して設けられ、この状態で前記実装面に対向する裏面電極が前記電極に接続された半導体チップと、
    前記実装面と前記半導体チップの裏面との間に充填して設けられたアンダーフィル剤と、
    前記絶縁基板に設けられ、前記実装面上で前記アンダーフィル剤の充填領域を規制する流出防止部とを備え、
    前記流出防止部は、
    前記実装面のうち少なくとも前記半導体チップが載置される搭載エリアを越えてその外側にまで前記充填領域が拡張するのを規制する位置に設けられていることを特徴とする電子モジュール。
  2. 請求項1に記載の電子モジュールにおいて、
    前記流出防止部は、
    前記搭載エリアの内側に設けられていることを特徴とする電子モジュール。
  3. 請求項2に記載の電子モジュールにおいて、
    前記半導体チップの外形が矩形状であって、
    前記流出防止部は、
    前記半導体チップが有する4辺のうち3辺についてのみ前記搭載エリアの内側に設けられており、他の1辺については前記搭載エリアの外側に設けられていることを特徴とする電子モジュール。
  4. 請求項2に記載の電子モジュールにおいて、
    前記流出防止部は、
    その全体が前記搭載エリアの内側にのみ設けられていることを特徴とする電子モジュール。
  5. 請求項1に記載の電子モジュールにおいて、
    前記流出防止部は、
    前記実装面上で仮想的に規定される前記搭載エリアの境界線に沿って設けられていることを特徴とする電子モジュール。
  6. 請求項5に記載の電子モジュールにおいて、
    前記半導体チップの外形が矩形状であり、
    前記流出防止部は、
    前記半導体チップが有する4辺のうち3辺についてのみ前記搭載エリアの境界線に沿って設けられており、他の1辺については前記搭載エリアの外側に設けられていることを特徴とする電子モジュール。
  7. 請求項5に記載の電子モジュールにおいて、
    前記流出防止部は、
    その全体が前記搭載エリアの境界線に沿って設けられていることを特徴とする電子モジュール。
  8. 請求項1から7のいずれかに記載の電子モジュールにおいて、
    前記絶縁基板には、前記実装面を被覆する膜状の半田レジストが形成されており、
    前記半田レジストが前記実装面上で環形状に除去された溝部分により前記流出防止部が形成されることを特徴とする電子モジュール。
  9. 請求項1から7のいずれかに記載の電子モジュールにおいて、
    前記絶縁基板の前記実装面上を膜状に拡がって設けられた半田レジストの切れ目により前記流出防止部が形成されることを特徴とする電子モジュール。
JP2008254571A 2008-09-30 2008-09-30 電子モジュール Withdrawn JP2010087239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008254571A JP2010087239A (ja) 2008-09-30 2008-09-30 電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008254571A JP2010087239A (ja) 2008-09-30 2008-09-30 電子モジュール

Publications (1)

Publication Number Publication Date
JP2010087239A true JP2010087239A (ja) 2010-04-15

Family

ID=42250905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254571A Withdrawn JP2010087239A (ja) 2008-09-30 2008-09-30 電子モジュール

Country Status (1)

Country Link
JP (1) JP2010087239A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165814A (ja) * 2009-01-15 2010-07-29 Sony Corp 半導体装置及び半導体装置の製造方法
JP2015220342A (ja) * 2014-05-19 2015-12-07 住友電気工業株式会社 光半導体装置の製造方法及び光半導体装置の製造装置
KR101812908B1 (ko) 2013-11-26 2017-12-27 도요타지도샤가부시키가이샤 반도체 장치
US10910289B2 (en) 2016-10-21 2021-02-02 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165814A (ja) * 2009-01-15 2010-07-29 Sony Corp 半導体装置及び半導体装置の製造方法
US9041199B2 (en) 2009-01-15 2015-05-26 Sony Corporation Semiconductor device and method of fabricating the same
KR101812908B1 (ko) 2013-11-26 2017-12-27 도요타지도샤가부시키가이샤 반도체 장치
JP2015220342A (ja) * 2014-05-19 2015-12-07 住友電気工業株式会社 光半導体装置の製造方法及び光半導体装置の製造装置
US10910289B2 (en) 2016-10-21 2021-02-02 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus

Similar Documents

Publication Publication Date Title
US7547094B2 (en) Liquid discharge recording head and ink jet recording apparatus
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP5331303B2 (ja) 半導体装置の製造方法
JP2007110081A (ja) ボイド防止型回路基板及びそれを有する半導体パッケージ
JP2010087239A (ja) 電子モジュール
JP2006222126A (ja) 回路基板
JP2009277915A (ja) 配線基板
JP2013161903A (ja) 半導体装置およびその製造方法
JP2008171879A (ja) プリント基板およびパッケージ実装構造
JP2009177061A (ja) 半導体装置及び半導体装置の製造方法
JP5015065B2 (ja) 配線基板
JP2007149829A (ja) 電子部品実装基板
JP4910408B2 (ja) 半導体装置
JP5783683B2 (ja) 液体噴射ヘッド及び液体噴射ヘッドの製造方法
JP4345835B2 (ja) 半導体装置及びその製造方法
JP4154464B2 (ja) 電子部品アセンブリの製造方法
JP2008066491A (ja) 半導体装置用基板及びこれを用いた半導体装置
JP2006286797A (ja) 実装方法
JP7423462B2 (ja) 実装基板及び半導体装置
JP2018160526A (ja) 電子装置およびその製造方法
JP5271982B2 (ja) 半導体装置
JP2006245187A (ja) 半導体装置の製造方法
JP2018137305A (ja) 電子装置及び電子装置の製造方法
JP2010034358A (ja) 半導体装置及びその製造方法
JP2009158686A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206