JP2006286797A - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP2006286797A
JP2006286797A JP2005102748A JP2005102748A JP2006286797A JP 2006286797 A JP2006286797 A JP 2006286797A JP 2005102748 A JP2005102748 A JP 2005102748A JP 2005102748 A JP2005102748 A JP 2005102748A JP 2006286797 A JP2006286797 A JP 2006286797A
Authority
JP
Japan
Prior art keywords
resin
electronic component
substrate
hole
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005102748A
Other languages
English (en)
Inventor
Mutsumi Masumoto
睦 升本
Katsumi Terada
勝美 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2005102748A priority Critical patent/JP2006286797A/ja
Publication of JP2006286797A publication Critical patent/JP2006286797A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板に電子部品、とくにチップを実装するに際し、両者の間隙にアンダーフィル剤としての樹脂を充填するに際し、樹脂を十分に行き渡らせることができ、ボイド等の発生を抑えて樹脂の充填率を高めるとともに充填した樹脂に十分に高い剥離強度を持たせ、とくにパッケージの小型化にも十分に対応できる実装方法を提供する。
【解決手段】基板に電子部品を実装するに際し、基板と電子部品との間の間隙にアンダーフィル剤としての樹脂を充填するに際し、電子部品に、その厚み方向に貫通するスルーホールを形成し、スルーホールを通して樹脂を充填することを特徴とする実装方法。
【選択図】図１

Description

本発明は、基板にチップ等の電子部品を実装する実装方法に関し、とくに、基板とチップの間に樹脂（アンダーフィル剤とも言う。）を充填する場合にその樹脂を効率よく望ましい形態にて充填することが可能な実装方法に関する。
基板に電子部品を実装する場合に、基板と電子部品との間の間隙にアンダーフィル剤を充填してそれを硬化させ、両者の接合強度を向上するとともに、両者の電気的接合部を外部からシールできるようにした実装方法はよく知られている。また、このような方法において、気泡やボイドを混在させないように、アンダーフィル剤を、基板と電子部品との間の間隙に十分に広がらせるようにするするために、電子部品に対して寸法の大きい基板側に、アンダーフィル剤の注入路を形成しておく方法も知られている（例えば、特許文献１）。
ところが、上記のような実装方法、とくに基板にチップを実装する方法においては、以下のような問題が生じることがある。すなわち、実装製品であるパッケージの小型化に伴い、チップと基板の間隙はますます小さくなる傾向にあり、その場合、アンダーフィル剤の充填状態が悪くなる状態が生じやすく、アンダーフィル剤を所望の領域全体にわたって隅々まで行き渡らせることが難しくなる。また、アンダーフィル剤は、通常、吸湿しやすい樹脂からなるので、吸湿により充填率が低下したり、密着性が悪くなったりすることがある。充填率が低下すると、目標とする接合強度の補強効果や、外部からのシール効果が得られない。また、とくに密着性が悪いと、半田リフロー時（チップと基板の電気的接合部のリフロー時）に半田部の体積が膨張する際、パッケージのチップとアンダーフィル剤との界面に両部を剥離させる方向の力が作用し、剥離強度が低下して該界面から剥離するおそれが生じる。
特開２００１−６０７５６号公報
そこで本発明の課題は、上記のような問題点に着目し、基板に電子部品、とくにチップを実装するに際し、両者の間隙にアンダーフィル剤としての樹脂を充填する実装方法において、樹脂を容易にかつより確実に所望の領域内に十分に行き渡らせることができ、ボイド等の発生を抑えて樹脂の充填率を高めるとともに充填した樹脂に十分に高い剥離強度を持たせ、とくにパッケージの小型化にも十分に対応できる実装方法を提供することにある。
上記課題を解決するために、本発明に係る実装方法は、基板に電子部品を実装するに際し、基板と電子部品との間の間隙にアンダーフィル剤としての樹脂を充填する実装方法において、電子部品に、その厚み方向に貫通するスルーホールを形成し、該スルーホールを通して前記樹脂を充填することを特徴とする方法からなる。
この実装方法においては、上記樹脂を注入するニードルを上記スルーホール内に挿入し、該ニードルから樹脂を充填するようにすることが好ましい。この場合、スルーホールの内径をこのニードルの外径よりも大きく形成しておくことが好ましい。
上記スルーホールは、上記電子部品１個に対し１個だけ形成することもできるし（例えば、電子部品の中央部に１ヶ所形成）、電子部品のサイズや、基板との間隙内への樹脂の広がりにくさ等を考慮して、複数形成することもできる。
本発明は、上記電子部品がチップである場合にとくに好適なものであり、前述したパッケージの小型化に伴う問題を効果的に解決できるものである。
このような本発明に係る実装方法においては、電子部品にスルーホールを形成し、該スルーホールを通して、基板と電子部品との間の間隙に樹脂を注入して充填するようにしたので、樹脂を電子部品の中央部から直接上記間隙内に流し込むことが可能になり、樹脂の浸透性が向上される。したがって、狭い間隙であっても、その隅々まで樹脂を十分に行き渡らせることが可能になる。また、樹脂は電子部品の中央部から周囲に向けて広がるように充填されることになるので、たとえ気泡を内包していたとしても樹脂の流入に伴って押し出されやすくなり、ボイドの発生が抑制され、樹脂の充填率が高められる。したがって、まず、充填樹脂による基板と電子部品との接合強度の補強効果と、外部に対するシール効果が高められる。
また、充填樹脂の一部は、上記スルーホール内に存在した状態で硬化されることになり、その部分の樹脂と上記間隙内の樹脂とは一体に繋がった状態で硬化されることになるので、樹脂が硬化した時には樹脂自体によるアンカー効果が得られることになる。このアンカー効果により、とくに樹脂と電子部品との界面における密着性が向上されるとともに該界面での剥離強度が高められる。したがって、前述したような半田リフロー時等における界面からの剥離のおそれも効果的に除去される。
このように、本発明に係る実装方法によれば、基板と電子部品との間の間隙に樹脂を十分に行き渡らせることができ、ボイドの発生を抑制して樹脂の充填率を高めることができる。とくに、パッケージの小型化にも十分に対応できるようになり、アンダーフィル剤としての充填樹脂により望ましい接合強度補強効果とシール効果を得ることができる。
また、樹脂硬化時にはスルーホール部分の硬化樹脂によりアンカー効果を得ることができ、樹脂と電子部品との界面における密着性を向上して剥離強度を高めることもできる。したがって、望ましい実装形態が得られる。
以下に、本発明の望ましい実施の形態を、図面を参照して説明する。
図１は、本発明の一実施態様に係る実装方法を示している。図１において、１は電極２を備えた基板を、３はバンプ４を備えた電子部品としてのチップを示している。この基板１の電極２に、チップ３のバンプ４を接合するに際し、基板１とチップ３の間に所定の間隙５が形成され、この間隙５にアンダーフィル剤としての樹脂６が充填される。
チップ３には、その厚み方向に貫通するスルーホール７が形成されており、このスルーホール７を通して樹脂６が注入、充填される。本実施態様では、スルーホール７は、小型のチップ３の中央部に１ヶ所だけ形成されているが、チップ３のサイズが大きい場合や、間隙５が狭い場合には、適当な場所に複数箇所形成されてもよい。
樹脂６は、本実施態様では、スルーホール７に挿入されたニードル８を介して注入される。スルーホール７の内径は、ニードル８の外径よりも大きく形成されており、簡単にニードル８をスルーホール７に所定量だけ挿入できるようになっている。このニードル８の挿入量は、樹脂注入量の進行に伴って変化させるようにしてもよい。例えば、注入開始時には深く突っ込み、樹脂の注入、充填が進むにしたがって、ニードル８を上方へ移動させることもできる。予め予定した所定量の樹脂が充填されると、ニードル８は上方等へ退避される。この状態で、充填樹脂が、例えば加熱硬化される。
ニードル８を除去した後の樹脂充填状態は、例えば図２に示すようになる。すなわち、基板１とチップ３の間の間隙５に樹脂６が十分に広がった状態で充填される。樹脂５は、チップ３の中央部に設けられたスルーホール７部分から周囲に向けて広がるので、この樹脂流動を利用して気泡等が内包されている場合にあってもその気泡は周囲へと押し出され、ボイドの発生が抑制される。
また、スルーホール７部分にも樹脂が残存した状態で充填樹脂全体が硬化されるので、スルーホール７部分の硬化樹脂によりアンカー効果が得られる。したがって、高い接合補強効果とシール効果が得られるとともに、とくにチップ３と樹脂６との界面における剥離強度が向上される。剥離強度の向上により、例えば半田リフロー時等における、この界面での剥離のおそれが除去されることになる。
なお、本発明において、基板や電子部品は各種の形態を採り得る。すなわち、本発明において、基板とは、例えば、樹脂基板、ガラス基板、フィルム基板、チップ、ウエハーなど、種類や大きさに関係なく、電子部品が実装される側の全てのものを含む。また、本発明において、電子部品として代表的にはチップを挙げることができるが、このチップとは、例えば、ＩＣチップ、半導体チップ、光素子、表面実装部品、ウエハーなど、種類や大きさに関係なく、基板に実装される側の全てのものを含む。また、前記実施態様では、基板側に電極、チップ側にバンプを設けた例について説明したが、これら電極やバンプに限定されず、電気的な接続が可能なものであればいかなる形態のものであってもよい。
本発明に係る実装方法は、基板や電子部品との間隙への樹脂の充填を伴う、あらゆる実装に適用できる。
本発明の一実施態様に係る実装方法を示す概略構成図である。 図１の方法における樹脂充填、ニードル退避後の状態を示す概略構成図である。
符号の説明
１ 基板
２ 電極
３ 電子部品としてのチップ
４ バンプ
５ 間隙
６ 樹脂
７ スルーホール
８ ニードル

Claims (5)

  1. 基板に電子部品を実装するに際し、基板と電子部品との間の間隙に樹脂を充填する実装方法において、電子部品に、その厚み方向に貫通するスルーホールを形成し、該スルーホールを通して前記樹脂を充填することを特徴とする実装方法。
  2. 前記樹脂を注入するニードルを前記スルーホール内に挿入し、該ニードルから前記樹脂を充填する、請求項１の実装方法。
  3. 前記スルーホールの内径を前記ニードルの外径よりも大きく形成する、請求項２の実装方法。
  4. 前記スルーホールを、前記電子部品１個に対し、複数形成する、請求項１〜３のいずれかに記載の実装方法。
  5. 前記電子部品がチップからなる、請求項１〜４のいずれかに記載の実装方法。
JP2005102748A 2005-03-31 2005-03-31 実装方法 Pending JP2006286797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005102748A JP2006286797A (ja) 2005-03-31 2005-03-31 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005102748A JP2006286797A (ja) 2005-03-31 2005-03-31 実装方法

Publications (1)

Publication Number Publication Date
JP2006286797A true JP2006286797A (ja) 2006-10-19

Family

ID=37408394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005102748A Pending JP2006286797A (ja) 2005-03-31 2005-03-31 実装方法

Country Status (1)

Country Link
JP (1) JP2006286797A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014502133A (ja) * 2010-11-02 2014-01-23 エプコス アーゲー アクチュエータユニットの製造方法及び圧電アクチュエータを収容するスリーブ
CN104779175A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 半导体封装件及其制法
US11107769B2 (en) 2019-08-02 2021-08-31 Samsung Electronics Co., Ltd. Semiconductor package and a method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314715A (ja) * 1993-04-28 1994-11-08 Fujitsu Ltd 半導体チップ及び半導体装置の製造方法
JP2001053090A (ja) * 1999-07-15 2001-02-23 Motorola Inc 電子アセンブリのアンダフィリングを行う方法
JP2005135997A (ja) * 2003-10-28 2005-05-26 Fujikura Ltd 電子部品の封止方法およびその電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314715A (ja) * 1993-04-28 1994-11-08 Fujitsu Ltd 半導体チップ及び半導体装置の製造方法
JP2001053090A (ja) * 1999-07-15 2001-02-23 Motorola Inc 電子アセンブリのアンダフィリングを行う方法
JP2005135997A (ja) * 2003-10-28 2005-05-26 Fujikura Ltd 電子部品の封止方法およびその電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014502133A (ja) * 2010-11-02 2014-01-23 エプコス アーゲー アクチュエータユニットの製造方法及び圧電アクチュエータを収容するスリーブ
US9412933B2 (en) 2010-11-02 2016-08-09 Epcos Ag Method for producing an actuator unit and sleeve for receiving a piezoactuator
CN104779175A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 半导体封装件及其制法
US11107769B2 (en) 2019-08-02 2021-08-31 Samsung Electronics Co., Ltd. Semiconductor package and a method of fabricating the same
US11610845B2 (en) 2019-08-02 2023-03-21 Samsung Electronics Co., Ltd. Semiconductor package and a method of fabricating the same
US11996365B2 (en) 2019-08-02 2024-05-28 Samsung Electronics Co., Ltd. Semiconductor package and a method of fabricating the same

Similar Documents

Publication Publication Date Title
JP5331303B2 (ja) 半導体装置の製造方法
JP2019507955A (ja) 接着剤ディスペンス方法及び回路基板
JP2008171879A (ja) プリント基板およびパッケージ実装構造
JP2004349399A (ja) 部品実装基板
JP2006286797A (ja) 実装方法
JP2007165832A (ja) 電子部品の実装構造、及びその実装方法
JP2006100385A (ja) 半導体装置
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010087239A (ja) 電子モジュール
JP2010212421A (ja) 半導体装置
JP2005302835A (ja) 半導体装置及びその製造方法
JP2003158154A (ja) 電子部品実装方法
JPH11163049A (ja) バンプ付電子部品の実装構造および実装方法
JP2004289083A (ja) 電子部品実装用の基板および電子部品実装方法
JP5066208B2 (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
CN113571430A (zh) 具有减小的底部填充面积的倒装芯片封装体
JP2007220940A (ja) プリント基板及び半導体装置
JP2007173877A (ja) 半導体装置の製造方法
JP2008034452A (ja) 電子部品の実装構造、及びその実装方法
JP2007116092A (ja) テープのアンダーフィル方法及びチップのパッケージ方法
JP2008034774A (ja) 半導体装置が実装された回路装置及び配線基板
JP2010087349A (ja) 電子部品の実装構造およびその実装方法
JPH10256712A (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP2009212104A (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102