JP2010087349A - 電子部品の実装構造およびその実装方法 - Google Patents

電子部品の実装構造およびその実装方法 Download PDF

Info

Publication number
JP2010087349A
JP2010087349A JP2008256397A JP2008256397A JP2010087349A JP 2010087349 A JP2010087349 A JP 2010087349A JP 2008256397 A JP2008256397 A JP 2008256397A JP 2008256397 A JP2008256397 A JP 2008256397A JP 2010087349 A JP2010087349 A JP 2010087349A
Authority
JP
Japan
Prior art keywords
underfill
gap
electronic component
circuit board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008256397A
Other languages
English (en)
Inventor
Hitoshi Sasaki
等 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008256397A priority Critical patent/JP2010087349A/ja
Publication of JP2010087349A publication Critical patent/JP2010087349A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】回路基板の両面にフリップチップ実装された電子部品と該回路基板との間に効率よくアンダーフィルを充填させることができる電子部品の実装構造と、その実装方法とを提供すること。
【解決手段】回路基板３の両面に別々にフリップチップ実装された半導体チップ１，２と該回路基板３との間の隙間６，８にアンダーフィル７が充填されており、回路基板３に設けた貫通孔９を介して半導体チップ１用のアンダーフィル７と半導体チップ２用のアンダーフィル７とを連続させた。貫通孔９の一方の開口端９ａが隙間６の近傍に臨出して他方の開口端９ｂが隙間８内に臨出している場合には、液状アンダーフィル７０を開口端９ａ付近の側方から隙間６内へ注入しながら、該アンダーフィル７０を貫通孔９を介して隙間８内へ注入することができる。
【選択図】図２

Description

本発明は、回路基板の両面にフリップチップ実装された半導体チップ等の電子部品がいずれもアンダーフィル（封止樹脂）によって保護・補強されている電子部品の実装構造と、その実装方法とに関するものである。
従来より、回路基板上にフリップチップ実装した半導体チップと該回路基板との間の隙間に封止樹脂としてアンダーフィルを介在させるという実装構造は広く採用されており、このアンダーフィルによって半導体チップの取付強度が高まるのみならずフリップチップ接合部を応力から保護することができるため、半導体チップと回路基板との電気的かつ機械的な接続の信頼性が高まる。
かかる実装構造において、半導体チップと回路基板との間の隙間にアンダーフィルを充填させる際には、回路基板上で前記隙間に隣接する所定領域、具体的には平面視方形状の半導体チップの一辺の近傍に熱硬化性樹脂等からなる液状のアンダーフィルをディスペンサによって供給し、このアンダーフィルを毛細管現象を利用して前記隙間に注入するという手法が一般的である。そして、このアンダーフィルを加熱するなどして硬化させることにより、回路基板上にフリップチップ実装された半導体チップがアンダーフィルで保護・補強された状態となる（例えば、特許文献１参照）。
特開２００７−１６５８３２号公報
ところで、半導体チップ等の電子部品が回路基板の両面にフリップチップ実装され、これら両電子部品をそれぞれアンダーフィルによって保護・補強しようとする場合、従来はまず一方の電子部品と回路基板の一面との間に液状のアンダーフィルを注入して硬化させた後、他方の電子部品と回路基板の他面との間に液状のアンダーフィルを注入して硬化させる必要があった。しかしながら、同じアンダーフィルを注入して硬化させるという作業を２回繰り返すことは非効率的であり、アンダーフィルの形成に要する作業時間が長引いてしまうという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第１の目的は、回路基板の両面にフリップチップ実装された電子部品と該回路基板との間に効率よくアンダーフィルを充填させることができる電子部品の実装構造を提供することにある。また、本発明の第２の目的は、かかる実装構造が容易に実現できる電子部品の実装方法を提供することにある。
上記の第１の目的を達成するため、本発明による電子部品の実装構造は、回路基板の一面にフリップチップ実装された第１の電子部品と該一面との間に存する第１の隙間にアンダーフィルが充填されていると共に、前記回路基板の他面にフリップチップ実装された第２の電子部品と該他面との間に存する第２の隙間にアンダーフィルが充填されており、前記第１および第２の隙間の少なくともいずれか一方と連通する貫通孔を前記回路基板に設け、前記第１の電子部品用のアンダーフィルと前記第２の電子部品用のアンダーフィルとを前記貫通孔を介して連続させるという構成にした。
このように回路基板の一面にフリップチップ実装された第１の電子部品を保護・補強するためのアンダーフィルと、回路基板の他面にフリップチップ実装された第２の電子部品を保護・補強するためのアンダーフィルとが、回路基板の貫通孔を介して連続させてあると、第１の隙間内へ液状のアンダーフィルを注入する作業時に、第２の隙間内へ貫通孔を介して該アンダーフィルを注入することができる。そのため、これら第１および第２の隙間内へアンダーフィルを注入して硬化させる作業を一括して効率よく行うことができ、よってアンダーフィルの形成に要する作業時間を大幅に短縮することができる。なお、第１の電子部品や第２の電子部品は例えば半導体チップであり、アンダーフィルとしては例えばエポキシ系の熱硬化性樹脂が好適である。
上記の構成において、貫通孔の一方の開口端が第１の隙間の近傍に臨出すると共に他方の開口端が第２の隙間内に臨出していると、アンダーフィルを貫通孔の一方の開口端の近傍から第１の隙間内と該貫通孔内へ注入することで、該アンダーフィルを第１の隙間内と第２の隙間内へほぼ同時に注入することができるため、アンダーフィルの注入に要する作業時間を大幅に短縮できる。また、アンダーフィルを注入する際に電子部品の外側へ広がるアンダーフィルの量は一般的に注入する側で多く反対側で少なくなるが、貫通孔付近の側方から第１の隙間内へアンダーフィルを注入することによって、第１の電子部品の外側へ広がるアンダーフィルの量を注入する側と反対側とで略同等に設定することができるため、第１の電子部品の周囲へのアンダーフィルの広がりを抑えて実装密度を高めることが可能となる。ただし、回路基板の貫通孔が第１の隙間と第２の隙間の両方と連通する位置に形成されていてもよく、その場合、一方の隙間（例えば第１の隙間）内へ側方から注入されたアンダーフィルの一部が貫通孔を介して他方の隙間（例えば第２の隙間）内へ流れ込んでいくため、一方の隙間内への注入量に比して他方の隙間内への注入量が少なくなるが、電子部品の大きさが異なり回路基板との間の隙間の体積が一方で大きく他方で小さい場合には、むしろこうすることによって第１および第２の隙間内へほぼ同時に液状のアンダーフィルを充填させることが可能となる。
上記の第２の目的を達成するため、本発明は、回路基板の一面に第１の電子部品をフリップチップ実装して他面に第２の電子部品をフリップチップ実装した後、前記第１の電子部品と前記一面との間に存する第１の隙間にアンダーフィルを充填させると共に、前記第２の電子部品と前記他面との間に存する第２の隙間にアンダーフィルを充填させるという電子部品の実装方法において、前記回路基板が前記第１および第２の隙間の少なくともいずれか一方と連通する貫通孔を有しており、前記第１の隙間内へ液状のアンダーフィルを注入する作業時に前記貫通孔を介して前記第２の隙間内へ該アンダーフィルが注入されるようにした。
このように回路基板の一面にフリップチップ実装された第１の電子部品と該一面との間に存する第１の隙間内へ液状のアンダーフィルを注入する作業時に、回路基板の他面にフリップチップ実装された第２の電子部品と該他面との間に存する第２の隙間内へ貫通孔を介して該アンダーフィルが注入されるようにしてあると、これら第１および第２の隙間内へ液状のアンダーフィルを注入して硬化させる作業を一括して効率よく行うことができるため、アンダーフィルの形成に要する作業時間を大幅に短縮することができる。なお、第１の電子部品や第２の電子部品は例えば半導体チップであり、アンダーフィルとしては例えばエポキシ系の熱硬化性樹脂が好適である。
上記の実装方法において、貫通孔の一方の開口端が第１の隙間の近傍に臨出すると共に他方の開口端が第２の隙間内に臨出しており、液状のアンダーフィルが貫通孔の一方の開口端の近傍から第１の隙間内と該貫通孔内へ注入されるようにしておけば、アンダーフィルを第１の隙間内と第２の隙間内へほぼ同時に注入することができるため、アンダーフィルの注入に要する作業時間を大幅に短縮できる。また、アンダーフィルを注入する際に電子部品の外側へ広がるアンダーフィルの量は一般的に注入する側で多く反対側で少なくなるが、貫通孔付近の側方から第１の隙間内へアンダーフィルを注入することによって第１の電子部品の外側へ広がるアンダーフィルの量を注入する側と反対側とで略同等に設定することができるため、第１の電子部品の周囲へのアンダーフィルの広がりを抑えて実装密度を高めることが可能となる。ただし、回路基板の貫通孔が第１の隙間と第２の隙間の両方と連通する位置に形成されていてもよく、その場合、一方の隙間（例えば第１の隙間）内へ側方から注入されたアンダーフィルの一部が貫通孔を介して他方の隙間（例えば第２の隙間）内へ流れ込んでいくため、一方の隙間内への注入量に比して他方の隙間内への注入量が少なくなるが、電子部品の大きさが異なり回路基板との間の隙間の体積が一方で大きく他方で小さい場合には、むしろこうすることによって第１および第２の隙間内へほぼ同時に液状のアンダーフィルを充填させることが可能となる。
本発明の電子部品の実装構造によれば、回路基板の一面にフリップチップ実装された第１の電子部品と該一面との間に存する第１の隙間内へ液状のアンダーフィルを注入する作業時に、回路基板の他面にフリップチップ実装された第２の電子部品と該他面との間に存する第２の隙間内へ貫通孔を介してアンダーフィルを注入することができるため、これら第１および第２の隙間内へアンダーフィルを注入して硬化させる作業を一括して効率よく行うことができ、よってアンダーフィルの形成に要する作業時間を大幅に短縮することができる。
また、本発明の電子部品の実装方法によれば、回路基板の一面にフリップチップ実装された第１の電子部品と該一面との間に存する第１の隙間内へ液状のアンダーフィルを注入する作業時に、回路基板の他面にフリップチップ実装された第２の電子部品と該他面との間に存する第２の隙間内へ貫通孔を介してアンダーフィルが注入されるようにしてあるため、これら第１および第２の隙間内へアンダーフィルを注入して硬化させる作業を一括して効率よく行うことができ、よってアンダーフィルの形成に要する作業時間を大幅に短縮することができる。
発明の実施の形態を図面を参照して説明すると、図１は本発明の第１実施形態例に係る半導体チップを回路基板にフリップチップ実装した状態を示す説明図、図２は該半導体チップと回路基板との間にアンダーフィルを形成した実装構造を示す説明図、図３は該半導体チップと回路基板との間に液状アンダーフィルを供給して充填させるまでの過程を示す説明図である。
図１に示すように、本実施形態例に係る半導体チップ１と半導体チップ２は同等の大きさのＩＣチップであり、一方の半導体チップ１が回路基板３の図示上面にフリップチップ実装されていると共に、他方の半導体チップ２が回路基板３の図示下面にフリップチップ実装されている。各半導体チップ１，２の基板対向面（回路基板３との対向面）には多数のバンプ４，５がそれぞれ配設されており、バンプ４を介して半導体チップ１が回路基板３と電気的に接続され、かつバンプ５を介して半導体チップ２が回路基板３と電気的に接続されている。すなわち、半導体チップ１，２の基板対向面にはそれぞれバンプ４，５と接続される図示せぬ電極が形成されており、回路基板３にはバンプ４，５と接続される図示せぬ端子や配線パターンが形成されている。
図２に示すように、半導体チップ１の基板対向面と回路基板３の図示上面との間の隙間６には封止樹脂であるアンダーフィル７が介在されており、同様に半導体チップ２の基板対向面と回路基板３の図示下面との間の隙間８にはアンダーフィル７が介在されている。このアンダーフィル７はエポキシ系の熱硬化性樹脂からなり、図３に示すように、液状アンダーフィル７０を隙間６，８内に注入して硬化させることによって形成されている。こうしてアンダーフィル７が隙間６，８内に充填されているため、半導体チップ１，２はフリップチップ接合部が応力から保護されると共に取付強度が高まっており、それゆえ半導体チップ１，２と回路基板３との電気的かつ機械的な接続の信頼性が高まっている。また、本実施形態例においては、半導体チップ１用のアンダーフィル７と半導体チップ２用のアンダーフィル７とが回路基板３に設けた貫通孔９を介して連続している。この貫通孔９は、一方の開口端９ａが隙間６の近傍に臨出して他方の開口端９ｂが隙間８内に臨出する位置に形成されている。
隙間６，８内にアンダーフィル７を充填させる作業について説明すると、まず、図３（ａ）に示すように、回路基板３の図示上面側でディスペンサのノズル１０を貫通孔９付近に向けて液状アンダーフィル７０を供給する。この液状アンダーフィル７０は毛細管現象によって隙間６内および貫通孔９内へ注入されていくため、時間の経過と共に図３（ｂ）の状態から図３（ｃ）の状態へと推移していく。つまり、液状アンダーフィル７０は側方から隙間６内へ注入されていくと共に、貫通孔９を介して隙間８内へ注入されていく。そのため、貫通孔９の位置や大きさ等を適宜設定しておくことにより、隙間６，８内へ略同量の液状アンダーフィル７０を偏りなく注入していくことが可能となる。そして、図３（ｄ）に示すように、隙間６，８内に液状アンダーフィル７０が完全に充填されたなら、加熱炉等で液状アンダーフィル７０を加熱して硬化させることにより、図２に示すように、半導体チップ１，２を保護・補強するアンダーフィル７が得られる。
以上説明したように本実施形態例にあっては、回路基板３の一面にフリップチップ実装された半導体チップ１を保護・補強するためのアンダーフィル７と、回路基板３の他面にフリップチップ実装された半導体チップ２を保護・補強するためのアンダーフィル７とが、回路基板３の貫通孔９を介して連続させてあり、隙間６内へ液状アンダーフィル７０を注入する作業時に、貫通孔９を介して隙間８内へも該アンダーフィル７０が注入できるようになっている。それゆえ、これら第１および第２の隙間６，８内へ液状アンダーフィル７０を注入して硬化させる作業を一括して効率よく行うことができ、よってアンダーフィル７の形成に要する作業時間を大幅に短縮することができる。
また、この第１実施形態例において回路基板３の貫通孔９は、一方の開口端９ａが隙間６の近傍に臨出して他方の開口端９ｂが隙間８内に臨出する位置に形成されているため、液状アンダーフィル７０を貫通孔９の開口端９ａ付近の側方から隙間６内へ注入しながら、該アンダーフィル７０を貫通孔９を介して隙間８内へ注入できるようになっている。すなわち、液状アンダーフィル７０を隙間６，８内へほぼ同時に注入することができるため、該アンダーフィル７０の注入に要する作業時間を大幅に短縮できる。また、一般的に、液状アンダーフィルを注入する際に半導体チップの外側へ広がる該アンダーフィルの量は注入する側で多く反対側で少なくなるが、貫通孔９付近の側方から隙間６内へ液状アンダーフィル７０を注入することによって、半導体チップ１の外側へ広がる液状アンダーフィル７０の量を注入する側と反対側とで略同等に設定することができるため、図２に示すように、半導体チップ１の周囲へのアンダーフィル７の広がりが抑えられている。したがって、半導体チップ１とこれに隣接する別の電子部品との間隔を比較的狭く設定することができて、実装密度が高めやすくなっている。
図４は本発明の第２実施形態例に係る半導体チップと回路基板との間に液状アンダーフィルを充填させた状態を示す説明図であり、図３と対応する部分には同一符号が付してあるため重複する説明は省略する。
図４に示す第２実施形態例では、回路基板３の一面にフリップチップ実装された半導体チップ１に比して他面にフリップチップ実装された半導体チップ２が小さい点と、回路基板３の貫通孔９が隙間６と隙間８の両方と連通する位置に形成されている点とが前述した第１実施形態例と異なっている。つまり、この第２実施形態例では、ディスペンサのノズル１０から供給される液状アンダーフィル７０が貫通孔９から離れた領域に塗布されて毛細管現象によって隙間６内へ流れ込み、この隙間６内へ注入された液状アンダーフィル７０の一部が貫通孔９を介して隙間８内へ流れ込むようになっている。したがって、液状アンダーフィル７０の注入量は隙間６内のほうが隙間８内よりも多くなるが、半導体チップ２が半導体チップ１よりも小さいため隙間８の体積は隙間６の体積よりも小さく、それゆえ隙間８を充填させるために必要な液状アンダーフィル７０の量は少なくてよい。したがって、この第２実施形態例のように貫通孔９を隙間６，８と連通させておくことによって、隙間６，８内へほぼ同時に液状アンダーフィル７０を充填させることが可能となる。
なお、半導体チップ１，２および貫通孔９の三者の相対位置は適宜選択可能であり、例えば貫通孔９を隙間８の中央部に臨出させておけば、この貫通孔９を介して隙間８内へ注入される液状アンダーフィル７０が半導体チップ２の外側へほぼ均等に広がりやすくなるため、半導体チップ２とこれに隣接する別の電子部品との間隔を比較的狭く設定することができる。
また、上記の実施形態例では、回路基板の両面にフリップチップ実装された半導体チップをアンダーフィルによって保護・補強する場合について説明したが、回路基板に半導体チップ以外の電子部品（例えば電子回路モジュール等）がフリップチップ実装されている場合にも、本発明を適用できることは言うまでもない。
本発明の第１実施形態例に係る半導体チップを回路基板にフリップチップ実装した状態を示す説明図である。 図１に示す半導体チップと回路基板との間にアンダーフィルを形成した実装構造を示す説明図である。 図１に示す半導体チップと回路基板との間に液状アンダーフィルを供給して充填させるまでの過程を示す説明図である。 本発明の第２実施形態例に係る半導体チップと回路基板との間に液状アンダーフィルを充填させた状態を示す説明図である。
符号の説明
１ 半導体チップ（第１の電子部品）
２ 半導体チップ（第２の電子部品）
３ 回路基板
４，５ バンプ
６ 隙間（第１の隙間）
７ アンダーフィル（封止樹脂）
８ 隙間（第２の隙間）
９ 貫通孔
９ａ，９ｂ 開口端
１０ （ディスペンサの）ノズル
７０ 液状アンダーフィル

Claims (8)

  1. 回路基板の一面にフリップチップ実装された第１の電子部品と該一面との間に存する第１の隙間にアンダーフィルが充填されていると共に、前記回路基板の他面にフリップチップ実装された第２の電子部品と該他面との間に存する第２の隙間にアンダーフィルが充填されており、前記第１および第２の隙間の少なくともいずれか一方と連通する貫通孔を前記回路基板に設け、前記第１の電子部品用のアンダーフィルと前記第２の電子部品用のアンダーフィルとを前記貫通孔を介して連続させたことを特徴とする電子部品の実装構造。
  2. 請求項１の記載において、前記貫通孔の一方の開口端が前記第１の隙間の近傍に臨出し、前記貫通孔の他方の開口端が前記第２の隙間内に臨出していることを特徴とする電子部品の実装構造。
  3. 請求項１または２の記載において、前記第１および第２の電子部品がいずれも半導体チップであることを特徴とする電子部品の実装構造。
  4. 請求項１〜３のいずれか１項の記載において、前記アンダーフィルがエポキシ系の熱硬化性樹脂からなることを特徴とする電子部品の実装構造。
  5. 回路基板の一面に第１の電子部品をフリップチップ実装して他面に第２の電子部品をフリップチップ実装した後、前記第１の電子部品と前記一面との間に存する第１の隙間にアンダーフィルを充填させると共に、前記第２の電子部品と前記他面との間に存する第２の隙間にアンダーフィルを充填させるという電子部品の実装方法であって、
    前記回路基板が前記第１および第２の隙間の少なくともいずれか一方と連通する貫通孔を有しており、前記第１の隙間内へ液状のアンダーフィルを注入する作業時に前記貫通孔を介して前記第２の隙間内へ該アンダーフィルが注入されるようにしたことを特徴とする電子部品の実装方法。
  6. 請求項５の記載において、前記貫通孔の一方の開口端が前記第１の隙間の近傍に臨出すると共に他方の開口端が前記第２の隙間内に臨出しており、液状のアンダーフィルが前記貫通孔の一方の開口端の近傍から前記第１の隙間内と該貫通孔内へ注入されるようにしたことを特徴とする電子部品の実装方法。
  7. 請求項５または６の記載において、前記第１および第２の電子部品がいずれも半導体チップであることを特徴とする電子部品の実装方法。
  8. 請求項５〜７のいずれか１項の記載において、前記アンダーフィルがエポキシ系の熱硬化性樹脂からなることを特徴とする電子部品の実装方法。
JP2008256397A 2008-10-01 2008-10-01 電子部品の実装構造およびその実装方法 Withdrawn JP2010087349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008256397A JP2010087349A (ja) 2008-10-01 2008-10-01 電子部品の実装構造およびその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256397A JP2010087349A (ja) 2008-10-01 2008-10-01 電子部品の実装構造およびその実装方法

Publications (1)

Publication Number Publication Date
JP2010087349A true JP2010087349A (ja) 2010-04-15

Family

ID=42250992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256397A Withdrawn JP2010087349A (ja) 2008-10-01 2008-10-01 電子部品の実装構造およびその実装方法

Country Status (1)

Country Link
JP (1) JP2010087349A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US20090134529A1 (en) Circuit board module, electric device, and method for producing circuit board module
KR20120024409A (ko) 전자 장치
JP2009277915A (ja) 配線基板
JP2009188011A (ja) フリップチップ半導体装置の製造方法と製造装置
JP2008171879A (ja) プリント基板およびパッケージ実装構造
JPH10270477A (ja) 半導体パッケージ製造方法
US7687314B2 (en) Electronic apparatus manufacturing method
KR101210586B1 (ko) 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법
JP2008277823A (ja) フリップチップパッケージ及びその製造方法
JP2010087349A (ja) 電子部品の実装構造およびその実装方法
JP4882570B2 (ja) モジュールの製造方法と、それにより製造したモジュール
JP4765233B2 (ja) 半導体パッケージの実装構造および半導体パッケージの実装方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP4324773B2 (ja) 半導体装置の製造方法
JP2006286797A (ja) 実装方法
JP2007048987A (ja) フリップチップ実装方法
JP2007220940A (ja) プリント基板及び半導体装置
JP4381795B2 (ja) 電子部品実装方法
JP4561969B2 (ja) 半導体装置
KR101197846B1 (ko) 인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법
JP4591715B2 (ja) 半導体装置の製造方法
KR101142341B1 (ko) 반도체 패키지의 제조방법
JP3648238B2 (ja) 半導体装置の製造方法
JP4501567B2 (ja) 半導体装置の製造方法
JP5741458B2 (ja) 半導体パッケージの実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206