KR101210586B1 - 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법 - Google Patents

부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법 Download PDF

Info

Publication number
KR101210586B1
KR101210586B1 KR1020110036800A KR20110036800A KR101210586B1 KR 101210586 B1 KR101210586 B1 KR 101210586B1 KR 1020110036800 A KR1020110036800 A KR 1020110036800A KR 20110036800 A KR20110036800 A KR 20110036800A KR 101210586 B1 KR101210586 B1 KR 101210586B1
Authority
KR
South Korea
Prior art keywords
adhesive
chip
reflow
substrate
flip chip
Prior art date
Application number
KR1020110036800A
Other languages
English (en)
Other versions
KR20120119059A (ko
Inventor
김준기
이창우
유세훈
방정환
고용호
이효수
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020110036800A priority Critical patent/KR101210586B1/ko
Publication of KR20120119059A publication Critical patent/KR20120119059A/ko
Application granted granted Critical
Publication of KR101210586B1 publication Critical patent/KR101210586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

본 발명에 따른 부피팽창제가 포함된 접착제를 사용한 플립 칩 접합방법은, 솔더볼 또는 범프가 형성된 칩의 접합면에, 상기 솔더의 적어도 일부가 돌출되도록 부피팽창제가 포함된 접착제를 도포하는 단계, 및 칩 마운팅 및 리플로우 솔더링을 통해 상기 솔더볼 또는 범프와 상기 기판의 패드를 접합시키는 과정, 및 상기 접착제가 팽창되어 상기 칩과 상기 기판 사이의 공간을 채우는 과정을 포함하는 리플로우 단계를 포함한다.
그리고, 본 발명에 따른 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지는, 패드가 형성된 기판, 상기 패드에 접합되는 솔더볼 또는 범프가 형성된 칩, 및 상기 칩 및 상기 기판 사이에 도포되는 부피팽창제가 포함된 접착제를 포함한다.

Description

부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법{Flip Chip Package Using Adhesive Containing Volume Expansion Additives and Its Joining Method}
본 발명은 솔더볼 또는 범프가 형성된 칩과 기판을 리플로우 공정을 거쳐 접합하는 플립 칩 패키지 및 그 접합방법에 관한 것으로서, 보다 구체적으로는 리플로우 단계에서 솔더 조인트가 형성된 후 부피가 팽창하여 칩과 기판 사이의 공간을 채우는 첨가제가 포함된 접착제를 사용하여 모세관 충진형 언더필의 도포 및 경화공정을 생략할 수 있는 플립 칩 패키지 및 그 접합방법에 관한 것이다.
최근에는, 칩과 기판을 접합하기 위한 방법으로 플립 칩(Flip Chip) 접합이 일반적으로 널리 사용되고 있다. 그리고, 이와 같은 플립 칩 접합 방법은, 칩의 접합면에 형성된 솔더볼 또는 범프를 기판의 패드에 맞추어 리플로우 머신으로 리플로우하는 과정을 거쳐 이루어진다.
이때, 상기 리플로우 과정을 거친 이후, 칩과 기판 사이에 언더필(Underfill)이라 불리는 접착제를 충진시키는 과정이 일반적으로 더 수행된다.
하지만, 종래의 플립 칩 접합방법의 경우, 상기와 같은 언더필 과정을 필수적으로 거침에 따라, 전체 공정 단계의 수가 증가하여 수율의 감소를 가져오게 되는 문제가 있었다.
또한, 접착제를 충진시키는 과정에서 상기 접착제가 칩과 기판 사이에 고르게 분포되지 않아 불량률을 증가시키기도 하였다. 이하에서는, 도 1 내지 도 4를 참조하여 종래의 플립 칩 접합방법의 문제점에 대해 자세히 설명하도록 한다.
도 1을 참조하면, 기판(120)에는 패드(125)가 인쇄되며, 칩(110)에는 상기 패드(125)에 각각 대응되는 솔더볼(115)이 형성된다. 이후, 칩(110)과 기판(120)을 리플로우 머신에 투입하여, 솔더볼(115)과 패드(125)를 리플로우시키는 공정이 수행된다. 도 2를 참조하면, 상기 리플로우 공정에 따라 솔더볼(115)과 패드(125)가 리플로우된 모습을 확인할 수 있다.
이후, 칩(110)과 기판(120)을 리플로우 머신에서 꺼내고, 언더필 공정을 수행하게 된다. 도 3에 도시된 바와 같이, 언더필 장치를 사용하여 접착제(130)를 어느 일측으로부터 칩(110)과 기판(120) 사이에 주입시키는 것이 일반적이며, 이와 같은 접착제(130)를 모세관 충진형 언더필이라 한다.
본 단계를 거침으로 인해, 도 4와 같이 칩(110)과 기판(120)은 접합이 완료되며, 이는 이후 타 공정으로 이송된다.
다만, 이와 같은 종래의 플립 칩 접합방법의 경우, 접착제(130)를 리플로우된 칩(110)과 기판(120)의 어느 일측에서부터 충진시키므로, 그 충진 밀도가 불규칙하다는 문제가 있다. 즉, 주입 방향의 반대측까지 접착제(130)가 원활히 충진되기 어려우며, 충진 이후에도 접착제(130)의 분포 정도가 불규칙하여 불량률이 증가하게 되는 문제가 있었다.
또한, 언더필 공정 자체에 소정의 시간이 소요되므로, 전체 수율을 떨어뜨리는 문제가 있었다.
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 리플로우 공정 이후 수행되는 언더필 공정을 생략하기 위한 플립 칩 패키지 및 그 접합방법을 제공함에 있다.
또한, 접착제의 밀도가 불규칙하게 형성되는 문제를 해결하기 위한 플립 칩 패키지 및 그 접합방법을 제공함에 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과정을 해결하기 위한 본 발명의 부피팽창제가 포함된 접착제를 사용한 플립 칩 접합방법은, 솔더볼 또는 범프가 형성된 칩의 접합면에, 상기 솔더의 적어도 일부가 돌출되도록 부피팽창제가 포함된 접착제를 도포하는 단계, 및 칩 마운팅 및 리플로우 솔더링을 통해 상기 솔더볼 또는 범프와 상기 기판의 패드를 접합시키는 과정, 및 상기 접착제가 팽창되어 상기 칩과 상기 기판 사이의 공간을 채우는 과정을 포함하는 리플로우 단계를 포함한다.
그리고, 상기 리플로우 단계는, 상기 접착제가 팽창될 수 있도록 가열하는 과정을 더 포함할 수 있다.
또한, 상기 솔더볼 또는 범프와 상기 기판의 패드를 접합시키는 과정 및 상기 접착제가 팽창될 수 있도록 가열하는 과정은, 상기 리플로우 단계의 온도 변화를 나타낸 리플로우 프로파일 중 리플로우 구역에서 이루어지는 것으로 할 수 있다.
그리고, 상기 리플로우 단계 중 상기 접착제가 팽창되는 과정은, 상기 리플로우 단계의 온도 변화를 나타낸 리플로우 프로파일 중 냉각 구역에서 이루어지는 것으로 할 수 있다.
또한, 상기 접착제를 경화시키는 단계를 더 포함하고, 상기 접착제를 경화시키는 단계는, 상기 리플로우 단계의 온도 변화를 나타낸 리플로우 프로파일 중 냉각 구역에서 이루어지는 것으로 할 수 있다.
그리고, 상기 접착제를 경화시키는 단계를 더 포함하고, 상기 접착제를 경화시키는 단계는, 상기 리플로우 단계 이후 접합된 상기 칩 및 기판을 타 공정으로 이송 중에 이루어지는 것으로 할 수 있다.
또한, 상기 접착제를 도포하는 단계와 상기 리플로우 단계 사이에는, 상기 접착제를 B-스테이지 경화하는 단계가 더 포함될 수 있다.
그리고, 상기한 과정을 해결하기 위한 본 발명의 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지는, 패드가 형성된 기판, 상기 패드에 접합되는 솔더볼 또는 범프가 형성된 칩, 및 상기 칩 및 상기 기판 사이에 도포되는 부피팽창제가 포함된 접착제를 포함한다.
또한, 상기 접착제는 상기 솔더볼 또는 범프의 적어도 일부가 돌출되도록 상기 칩의 접합면에 도포될 수 있다.
그리고, 상기 부피팽창제는 화학 반응에 의해 상기 접착제의 부피를 팽창시킬 수 있다.
또한, 상기 부피팽창제는 가열에 의해 상기 접착제의 내부에 기포를 형성시켜 상기 접착제의 부피를 팽창시킬 수 있다.
상기한 과제를 해결하기 위한 본 발명의 부피팽창제가 포함된 접착제를 사용한 플립 칩 접합방법은 다음과 같은 효과가 있다.
첫째, 리플로우 공정 이후 언더필 공정을 생략 가능하므로, 전체 수율을 증가시킬 수 있다는 장점이 있다.
둘째, 칩과 기판 사이에 도포되는 접착제의 밀도가 전체 면적에 걸쳐 고르게 형성된다는 장점이 있다.
셋째, 접착제가 내부 기포에 의해 팽창 시, 이후 접착제의 크랙을 방지할 수 있다는 장점이 있다.
넷째, 부피팽창제와 접착 성분의 양을 임의로 조절하여 의도에 따라 공정을 용이하게 제어할 수 있다는 장점이 있다.
다섯째, 기존의 플립 칩 공정라인에 별도의 장비를 추가하거나 변경하지 않고도 적용이 가능하다는 장점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 플립 칩 접합방법에 있어, 칩의 솔더볼을 기판의 패드에 대응시킨 모습을 나타낸 단면도;
도 2는 종래의 플립 칩 접합방법에 있어, 칩의 솔더볼과 기판의 패드를 리플로우시킨 모습을 나타낸 단면도;
도 3은 종래의 플립 칩 접합방법에 있어, 칩과 기판 사이에 모세관 충진형 언더필을 도포하는 모습을 나타낸 단면도;
도 4는 종래의 플립 칩 접합방법에 의해 칩과 기판이 접합된 모습을 나타낸 단면도;
도 5는 본 발명에 따른 플립 칩 접합방법에 있어, 솔더볼이 형성된 칩의 모습을 나타낸 단면도;
도 6은 본 발명에 따른 플립 칩 접합방법에 있어, 칩의 접합면에 부피팽창제가 포함된 접착제를 도포한 모습을 나타낸 단면도;
도 7은 본 발명에 따른 플립 칩 접합방법에 있어, 칩의 솔더볼을 기판의 패드에 대응시킨 모습을 나타낸 단면도;
도 8은 본 발명에 따른 플립 칩 접합방법에 있어, 칩의 솔더볼과 기판의 패드를 리플로우시킨 모습을 나타낸 단면도;
도 9는 본 발명에 따른 플립 칩 접합방법에 있어, 접착제가 팽창되어 칩과 기판이 완전히 접합된 모습을 나타낸 단면도; 및
도 10은 본 발명에 따른 플립 칩 접합방법에 있어, 리플로우 단계의 온도 변화를 나타낸 리플로우 프로파일 그래프이다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
도 5에는, 솔더볼(15)이 형성된 칩(10)의 모습이 도시된다. 이때, 칩(10)은 일반적으로 원판 형상의 웨이퍼로부터 분리되며, 솔더볼(15)이 형성된 면은 이후 기판과 접합될 접합면이 된다. 이때 상기 솔더볼(15)은 범프(Bump)로 대체될 수도 있으나, 이하에서는 솔더볼(15)만을 대표적으로 기재하도록 한다. 다만, 이하에서 기재되는 솔더볼(15)은 모두 범프로 대체될 수도 있음을 주의하여야 한다.
본 발명에서는, 리플로우 단계에 앞서, 솔더볼(15)이 형성된 칩(10)의 접합면에, 상기 솔더볼(15)의 적어도 일부가 돌출되도록 부피팽창제가 포함된 접착제(30)를 도포하는 단계가 수행된다. 도 6을 참조하면, 접착제(30)가 도포된 높이(h1)보다 솔더볼(15)의 높이(h2)가 더 길게 형성된 것을 확인할 수 있다. 즉, 이는 솔더볼(15)의 적어도 일부가 돌출되도록 하기 위한 것이다.
일반적으로, 플립 칩 접합에 사용되는 접착제(30)의 접착 성분은 에폭시(Epoxy) 수지가 사용될 수 있으며, 이는 당업자에게는 자명한 사항이므로 자세한 설명은 생략하도록 한다.
한편, 접착제(30)에는 전술한 바와 같이 부피팽창제가 포함된다. 구체적으로, 상기 부피팽창제는 접착제(30)의 부피를 팽창시킬 수 있도록 접착제(30)에 혼합된다. 일반적으로, 이와 같은 부피팽창제는 1가 알콜(에탄올, 이소프로판올), 다가 알콜(에틸렌 글리콜, 프로필렌 글리콜, 폴리에틸렌 글리콜, 글리세린), 에테르 알콜(글리콜 에테르), 물을 포함할 수 있다. 하지만, 그 성분은 이에 제한되지 않고 접착제의 조성 성분을 팽창시킬 수 있도록 반응하는 것이면 모두 사용이 가능하다.
또한, 부피팽창제는 그 종류에 따라 상기와 같이 접착제의 조성 성분과 반응하여 접착제(30)를 팽창시킬 수 있도록 하는 것, 가열에 따라 내부에 기포가 형성되어 접착제(30)의 부피를 팽창시키는 것의 두 가지 형태로 나뉠 수 있다.
이와 같이, 접착제를 도포하는 단계에서 접착제(30)의 높이(h1)를 솔더볼(15)의 높이(h2)보다 낮게 형성하는 것은, 상기 부피팽창제에 의해 접착제(30)의 부피가 팽창될 것을 고려하였기 때문이다.
또한, 접착제(30)의 각 성분 및 그 첨가량은 이후 접착제(30)의 경화 진행 속도를 제어할 수 있도록 조절될 수 있으며, 이에 대해서는 후술하도록 한다.
다음으로, 이와 같이 부피팽창제가 포함된 접착제(30)가 도포된 칩(10)과 이에 접합될 기판은 칩 마운팅 및 리플로우 솔더링을 통해, 리플로우 단계를 수행하게 된다.
다만, 이와 같은 리플로우 단계 수행 전에는, 접착제(30)를 B-스테이지 경화하는 단계가 더 포함될 수 있다. 이와 같이 B-스테이지 경화 단계가 더 수행되는 것은, 일반적으로 칩(10)이 기판의 상부로부터 접합되기 때문이다.
구체적으로 설명하면, 리플로우 단계 수행 시 칩(10)의 접합면은 하부를 향하게 되므로, 접착제(30)가 유실될 우려가 있다. 따라서, 접착제(30)를 B-스테이지 경화하여 칩(10)의 접합면이 하부를 향할 경우에도, 접착제(30)가 칩(10)의 접합면에 고정된 상태를 이룰 수 있도록 하는 것이다.
다만, 접착제(30)의 고정 상태를 이루기 위해서는 본 단계 이외에도, 기타의 방법이 사용될 수도 있음은 물론이다.
이후, 리플로우 단계의 수행을 위해 칩 마운팅 및 리플로우 솔더링을 수행한다. 여기서, 본 단계의 설명을 용이하게 하기 위해 먼저 리플로우 프로파일에 대해 설명하도록 한다.
상기 리플로우 프로파일이란, 본 리플로우 단계 중 리플로우 머신 내의 온도 변화를 기록한 그래프로서, 도 10에는 본 발명에 따른 리플로우 단계를 수행함에 따른 온도 변화를 나타낸 리플로우 프로파일 그래프가 도시된다.
도시된 바와 같이, 리플로우 프로파일은 그 온도 변화 양상에 따라 총 4종류의 구역으로 나뉘어진다. 구체적으로, 시간 순서에 따라서 예열 구역(Preheat Zone, t0-t1 구간), 활성화 구역(Soak Zone, t1-t2 구간), 리플로우 구역(Reflow Zone, t2-t3 구간) 및 냉각 구역(Cooling Zone, t3이후 구간)으로 나눌 수 있다.
상기 예열 구역에서는, 칩(10)과 기판(20)을 적정 활성 온도로 가열시키며, 이때 그 상승 폭은 초당 2~5℃를 초과하지 않는 것이 바람직하다. 이를 초과할 경우, 활성 효과가 떨어지며, 쇼트(Short)가 발생할 수 있기 때문이다. 또한, 본 구역에서는 플럭스(Flux) 용매 작용을 돕고 활성제를 증진시킨다.
상기 활성화 구역에서는, 비교적 일정한 온도를 유지하여 다른 부품의 온도를 비슷하게 맞추게 되며, 일반적으로 60초 이상의 시간이 소요될 수 있다. 또한, 플럭스를 활성화시켜 휘발 성분을 제거하게 된다. 본 구역에서는, 시작 온도와 종료 온도가 동일하게 형성되는 것이 이상적이며, 일반적으로 설정 온도(T1)는 150℃~180℃ 범위 내에서 정해질 수 있다.
상기 리플로우 구역에서는, 솔더 입자를 액상화하며, 칩(10)과 기판(20)을 활성 온도로부터 권장 피크(Peak) 온도로 가열하게 된다. 이때, 상기 활성 온도는 솔더볼의 용융점 이하, 상기 피크 온도는 솔더볼의 용융점 이상인 것이 바람직하다. 다만, 본 구역에서 온도를 너무 높게 설정할 경우, 기판의 휨, 납 젖음 불량 등의 현상이 발생할 수 있어 주의를 요한다. 적절한 설정 온도(T2)는 210℃~225℃ 범위 내에서 정해질 수 있다.
상기 냉각 구역은, 각 구역 중 유일하게 가열이 이루어지지 않는 구역이며, 온도를 낮추어 용융된 납을 고체로 굳히게 된다. 이때 냉각 속도에 따라 솔더볼의 경사가 정해질 수 있으며, 반 용융 상태에서 충격이 가해질 경우 미소 균열(Micro Crack)이 발생할 수 있다.
이상과 같이, 칩(10)과 기판(20)은 각 구역을 거쳐 솔더볼(15)과 패드(25)가 리플로우된 상태로 형성된다. 다만, 이때 칩(10)에는 부피팽창제가 포함된 접착제(30)가 도포된 상태이므로, 이와 같은 리플로우 단계에서 접착제가 팽창되어 칩(10)과 기판(20) 사이의 공간이 채워지는 과정이 함께 이루어진다.
즉, 본 발명에 있어 리플로우 단계는, 칩 마운팅 및 리플로우 솔더링을 통해 솔더볼(15)과 패드(25)를 리플로우시키는 과정, 및 접착제(30)가 팽창되어 칩(10)과 기판(20) 사이의 공간을 채우는 과정을 포함한다.
여기서, 상기 솔더볼(15)과 패드(25)를 리플로우시키는 과정은, 전술한 바와 같이 리플로우 구역에서 이루어지며, 상기 접착제(30)가 팽창되어 칩(10)과 기판(20) 사이의 공간을 채우는 과정은 냉각 구역에서 이루어질 수 있다. 즉, 접착제(30)의 팽창은 리플로우 구역 이후에 이루어지는 것이 바람직하다. 이와 같은 접착제(30)의 팽창 시점은 부피팽창제의 성분에 의해 제어될 수 있다.
한편, 상기 리플로우 단계는 상기 접착제가 팽창될 수 있도록 가열하는 과정을 더 포함할 수 있다. 구체적으로, 부피팽창제의 활성화를 위해 일정 온도로 가열하기 위한 과정이 요구되는 것이며, 이는 각 구역 중 가열이 이루어지는 구역에서 수행될 수 있다.
즉, 예열 구역, 활성화 구역, 리플로우 구역 중 어느 하나 이상의 구역에서 본 과정이 수행될 수 있으나, 특히 리플로우 구역에서 수행되는 것이 바람직하다. 이는 부피팽창제의 활성화 및 접착제의 팽창 사이 시간 간격을 최소화할 수 있기 때문이다.
이상을 정리하면, 리플로우 단계에 의해 솔더볼(15)과 패드(25)의 접합이 수행됨과 함께, 접착제(30)가 팽창되어 칩(10)과 기판(20) 사이의 공간이 접착제(30)로 빈틈 없이 채워지게 된다. 상기 접착제(30)는 칩(10)의 접합면에 일정하게 도포된 상태에서 팽창되므로, 전체 면적에 걸쳐 균일한 밀도를 제공할 수 있다.
특히, 부피팽창제가 접착제 내부에 다수의 기포를 형성하여 부피를 증가시킬 경우, 상기 기포는 이후 접착제(30) 기재 상에 크랙(Crack)의 확장을 방지할 수 있는 역할을 하게 된다.
이와 같이, 본 발명의 플립 칩 접합방법은 칩(10)의 접합면에 접착제를 도포하는 단계 이후, 리플로우 단계를 거쳐 칩(10)과 기판(20)을 상호 접합하게 된다. 이때, 본 발명에서는, 접착제(30)를 경화시키는 단계가 더 포함될 수 있다.
이는 접착제(30)가 팽창된 이후, 이를 경화시켜 칩(10)과 기판(20)이 안정적으로 완전한 접합 상태를 이루도록 하기 위함이며, 이때 접착제(30)의 각 성분 및 그 첨가량에 따라 경화 속도 및 경화 시점을 제어할 수 있다.
구체적으로, 상기 접착제(30)를 경화시키는 단계는, 상기 리플로우 단계 중 냉각 구역에서 이루어지는 것으로 할 수 있다. 또는, 상기 리플로우 단계 이후에 이루어지는 것으로 할 수 있다.
즉, 전자의 경우 접착제(30)를 경화시키는 단계는 리플로우 단계 내에 포함되며, 후자의 경우 리플로우 단계 이후 수행될 것이다. 전술한 바와 같이, 이와 같은 경화 시점은 접착제(30)의 각 성분 및 그 첨가량에 따라 제어될 수 있으며, 본 단계가 리플로우 단계의 냉각 구역에서 이루어질 경우에는 리플로우 머신 내의 온도 조절을 통해서도 제어될 수 있을 것이다.
이상 설명한 바와 같이, 본 발명의 플립 칩 접합방법은, 종래 리플로우 단계 이후에 수행되었던 언더필 공정을 생략 가능하므로, 전체 수율을 증가시킬 수 있다. 또한, 부피팽창제와 접착 성분의 양을 임의로 조절하여 의도에 따라 공정을 용이하게 제어할 수 있으면서도, 기존의 플립 칩 공정라인에 별도의 장비를 추가하거나 변경하지 않고도 적용이 가능하다는 장점이 있는 것이다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
10: 칩
15: 솔더볼
20: 기판
25: 패드
30: 접착제

Claims (11)

  1. 솔더볼 또는 범프가 형성된 칩의 접합면에 부피팽창제가 포함된 접착제를 상기 솔더볼 또는 상기 범프의 높이보다 낮은 높이로 도포하는 단계; 및
    칩 마운팅 및 리플로우 솔더링을 통해 상기 솔더볼 또는 범프와 기판의 패드를 접합시키는 과정, 및 상기 접착제가 팽창되어 상기 접착제의 높이가 증가함에 따라, 상기 칩과 상기 기판 사이의 공간을 채우는 과정을 포함하는 리플로우 단계;
    를 포함하는 플립 칩 접합방법.
  2. 제1항에 있어서,
    상기 리플로우 단계는,
    상기 접착제가 팽창될 수 있도록 가열하는 과정을 더 포함하는 플립 칩 접합방법.
  3. 제2항에 있어서,
    상기 솔더볼 또는 범프와 상기 기판의 패드를 접합시키는 과정 및 상기 접착제가 팽창될 수 있도록 가열하는 과정은,
    상기 리플로우 단계의 온도 변화를 나타낸 리플로우 프로파일 중 리플로우 구역에서 이루어지는 것으로 하는 플립 칩 접합방법.
  4. 제1항에 있어서,
    상기 리플로우 단계 중 상기 접착제가 팽창되는 과정은,
    상기 리플로우 단계의 온도 변화를 나타낸 리플로우 프로파일 중 냉각 구역에서 이루어지는 것으로 하는 플립 칩 접합방법.
  5. 제1항에 있어서,
    상기 접착제를 경화시키는 단계를 더 포함하고,
    상기 접착제를 경화시키는 단계는, 상기 리플로우 단계의 온도 변화를 나타낸 리플로우 프로파일 중 냉각 구역에서 이루어지는 것으로 하는 플립 칩 접합방법.
  6. 제1항에 있어서,
    상기 리플로우 단계 이후에는,
    상기 접착제를 경화시키는 단계가 더 포함되는 플립 칩 접합방법.
  7. 제1항에 있어서,
    상기 접착제를 도포하는 단계와 상기 리플로우 단계 사이에는,
    상기 접착제를 B-스테이지 경화하는 단계가 더 포함되는 플립 칩 접합방법.
  8. 패드가 형성된 기판;
    상기 패드에 접합되는 솔더볼 또는 범프가 형성된 칩; 및
    상기 칩 및 상기 기판 사이에 도포되는 부피팽창제가 포함된 접착제;
    를 포함하는 플립 칩 패키지.
  9. 제8항에 있어서,
    상기 접착제는 상기 솔더볼 또는 상기 범프의 높이보다 낮은 높이를 가지도록 상기 칩의 접합면에 도포된 플립 칩 패키지.
  10. 삭제
  11. 제8항에 있어서,
    상기 부피팽창제는 가열에 의해 상기 접착제의 내부에 기포를 형성시켜 상기 접착제의 부피를 팽창시키는 플립 칩 패키지.
KR1020110036800A 2011-04-20 2011-04-20 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법 KR101210586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110036800A KR101210586B1 (ko) 2011-04-20 2011-04-20 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110036800A KR101210586B1 (ko) 2011-04-20 2011-04-20 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법

Publications (2)

Publication Number Publication Date
KR20120119059A KR20120119059A (ko) 2012-10-30
KR101210586B1 true KR101210586B1 (ko) 2012-12-11

Family

ID=47286380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110036800A KR101210586B1 (ko) 2011-04-20 2011-04-20 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법

Country Status (1)

Country Link
KR (1) KR101210586B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106465549A (zh) * 2014-04-09 2017-02-22 通用汽车环球科技运作有限责任公司 用于增强的粘合剂结合的系统和方法
US20170028514A1 (en) * 2014-04-10 2017-02-02 GM Global Technology Operations LLC Systems and Methods for Reinforced Adhesive Bonding
JP7373268B2 (ja) 2018-03-29 2023-11-02 リンテック株式会社 個片体形成装置および個片体形成方法
JP7382708B2 (ja) * 2018-06-29 2023-11-17 リンテック株式会社 実装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101013A (ja) * 1998-09-18 2000-04-07 Matsushita Electric Ind Co Ltd ベアチップ部品を含む混載部品の実装方法および混載回路基板
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
KR100777806B1 (ko) * 2006-03-17 2007-11-22 한국과학기술원 웨이퍼레벨의 패키지 제조방법 및 접착제 조성물

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
JP2000101013A (ja) * 1998-09-18 2000-04-07 Matsushita Electric Ind Co Ltd ベアチップ部品を含む混載部品の実装方法および混載回路基板
KR100777806B1 (ko) * 2006-03-17 2007-11-22 한국과학기술원 웨이퍼레벨의 패키지 제조방법 및 접착제 조성물

Also Published As

Publication number Publication date
KR20120119059A (ko) 2012-10-30

Similar Documents

Publication Publication Date Title
US8381965B2 (en) Thermal compress bonding
TWI398942B (zh) 組裝矽堆疊之半導體封裝的方法
KR101210586B1 (ko) 부피팽창제가 포함된 접착제를 사용한 플립 칩 패키지 및 그 접합방법
US20070264752A1 (en) Method of manufacturing a semiconductor device
JP2008109009A (ja) 半導体装置の製造方法
US8740040B2 (en) Solder injection head
US20150008581A1 (en) Package-on-Package Process for Applying Molding Compound
JP2009016714A (ja) 半導体装置のアンダーフィルの充填方法
JP5228479B2 (ja) 電子装置の製造方法
KR101242627B1 (ko) 세정이 필요없는 활성 수지 조성물 및 이를 사용하는 표면 실장 방법
JP4882570B2 (ja) モジュールの製造方法と、それにより製造したモジュール
JP2014143316A (ja) フリップチップ部品の樹脂封止方法
JP2007142232A (ja) バンプ付電子部品の実装方法
JP2004247531A (ja) 電子部品の実装方法
JP2006332354A (ja) プリント回路基板の製造方法、プリント回路基板
JP2005101242A (ja) はんだバンプの形成方法
JP2006286797A (ja) 実装方法
JP4752717B2 (ja) モジュールの製造方法
JP2004023045A (ja) 両面実装方法およびチップ実装基板
JP2010087349A (ja) 電子部品の実装構造およびその実装方法
JP2006165303A (ja) 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置
JP2005183561A (ja) 半導体装置の製造方法
JP2007116092A (ja) テープのアンダーフィル方法及びチップのパッケージ方法
Hoshiyama et al. Improvement of connectivity in Cu/OSP flip chip package using slow cure NCP
Myodo et al. Study of high UPH TCB process with slow cure NCP

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee