JP2007048987A - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP2007048987A
JP2007048987A JP2005232684A JP2005232684A JP2007048987A JP 2007048987 A JP2007048987 A JP 2007048987A JP 2005232684 A JP2005232684 A JP 2005232684A JP 2005232684 A JP2005232684 A JP 2005232684A JP 2007048987 A JP2007048987 A JP 2007048987A
Authority
JP
Japan
Prior art keywords
solder
flip chip
circuit board
resin
underfill resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005232684A
Other languages
English (en)
Inventor
Masayuki Yugawa
昌行 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005232684A priority Critical patent/JP2007048987A/ja
Publication of JP2007048987A publication Critical patent/JP2007048987A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】簡便な工法でありながら、フリップチップ構造の電子部品におけるはんだ接合部の信頼性を向上するとともに、チップ面積の有効利用を可能とする電子部品を実現することができるフリップチップ実装方法を提供する。
【解決手段】一旦はんだ接合した半導体チップ１と回路基板４の間隙にアンダーフィル樹脂３を充填した後、はんだ２の融点を超える温度でアンダーフィル樹脂３を硬化処理することにより、アンダーフィル樹脂３における硬化進行時の樹脂の体積膨張により間隙を拡張することで、硬化処理熱により再溶融したはんだ２の形状を鼓状にする。
【選択図】図１

Description

本発明は、はんだによる接合部を有するフリップチップ構造の電子部品を回路基板上に実装するフリップチップ実装方法に関するものである。
従来から、フリップチップ構造の電子部品を回路基板上にフリップチップ実装する方法の１つとして、フリップチップ構造の電子部品の電極と回路基板上の配線電極との接合用材料として、はんだを用いる工法（例えば、特許文献１の従来技術を参照）が広く利用されている。
上記のように、フリップチップ構造の電子部品の電極と回路基板上の配線電極との接合用材料として、はんだを用いる従来のフリップチップ実装方法について、図面を用いて以下に説明する。
図４は従来のフリップチップ実装方法により製造された半導体装置の断面構造図である。図４に示すように、まず、バンプ状のはんだ２を半導体チップ１と回路基板４との間に配置し、これらをリフロー装置のリフロー炉を通すことによって、はんだ２を溶融して半導体チップ１と回路基板４の電極間を電気的に接続する。このとき、はんだ２の形状は太鼓状になっている。
上記のように半導体チップ１と回路基板４をはんだ接続した後に、アンダーフィル樹脂３を注入し、アンダーフィル樹脂を、加熱炉などにより、はんだ融点以下である１５０度Ｃ程度の温度を加えて硬化させる。このとき、はんだ２の形状は、アンダーフィル樹脂をはんだ融点以下で硬化させるため、その硬化前後で変化することがなく、同一形状の太鼓状のままである。なお、上記のはんだの融点温度は、通常、Ｓｎ−３Ａｇ−０．５Ｃｕの場合で約２２０度Ｃ（２１７度Ｃ〜２１９度Ｃ）であり、Ｓｎ−３７Ｐｂの場合で約１８３度Ｃである。
特開平５−３４３４７２号公報
しかしながら上記のような従来のフリップチップ実装方法による構造では、半導体チップや回路基板とはんだとの接合部における界面近傍への熱的および機械的な応力が集中しやすく、また、半導体チップの微細化によるバンプピッチの狭ピッチ化に伴い、フリップチップ実装時に、隣接のはんだ同士がショートするのを防ぐ目的で、フリップチップ実装のはんだの量を少なくしているため、はんだへの局所応力に対して熱的および機械的に弱くなる。
その部分に対して耐温度サイクル性や耐落下衝撃性等の熱的および機械的な応力が加わることにより、歪ストレスが発生し、その歪ストレスにより、特に接合界面での剥離破壊が起こってしまい、最終的に電気的なオープン現象となり、はんだ接合部の信頼性面で大きな問題を有していた。
また、上記の問題点に対して、他の方法（例えば、特許文献１を参照）では、チップと基板の中央付近に緩衝材を用い、この熱膨張を利用してはんだ接合部を鼓状に形成することを特徴とするが、その材料選定や厚みおよび接着面積の設定等に注意しなければ、安定したはんだ高さを実現することはできず、はんだ接合不良となりやすく、また、緩衝材の熱膨張を利用しているため、はんだが鼓状になった状態から急冷しなくてはならず、さらに、緩衝材の部分には、はんだ接合部を設けることはできないため、チップ面積の有効利用ができないという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、簡便な工法でありながら、フリップチップ構造の電子部品におけるはんだ接合部の信頼性を向上するとともに、チップ面積の有効利用を可能とする電子部品を実現することができるフリップチップ実装方法を提供する。
上記の課題を解決するために、本発明の請求項１に記載のフリップチップ実装方法は、フリップチップ構造の電子部品を回路基板に実装するフリップチップ実装方法であって、前記フリップチップ構造の電子部品の電極と前記回路基板の配線電極とをはんだを用いて接合する工程と、前記接合した前記フリップチップ構造の電子部品と前記回路基板との間にアンダーフィル樹脂を充填する工程と、前記アンダーフィル樹脂の硬化温度以上でかつ前記接合用のはんだの融点を越える温度を処理温度として、前記アンダーフィル樹脂を硬化させる工程とを有する方法としたことを特徴とする。
また、本発明の請求項２に記載のフリップチップ実装方法は、請求項１記載のフリップチップ実装方法であって、前記アンダーフィル樹脂の硬化処理は、前記はんだによる接合用のはんだリフロー装置を通すことにより実行する方法としたことを特徴とする。
また、本発明の請求項３に記載のフリップチップ実装方法は、請求項１記載のフリップチップ実装方法であって、前記回路基板は、有機系樹脂をベースとした単層もしくは多層構造のものを使用する方法としたことを特徴とする。
以上により、アンダーフィル樹脂を硬化させる際の処理熱によりアンダーフィル樹脂が体積膨張し、アンダーフィル樹脂の硬化処理熱により再溶融した接合用のはんだの形状が、体積膨張したアンダーフィル樹脂からの押圧により鼓状で均等な形状になることによって、電子部品および回路基板の接合部分におけるはんだとの界面に掛かる熱的および機械的な応力を分散して緩和することができる。
以上のように本発明によれば、アンダーフィル樹脂を硬化させる際の処理熱によりアンダーフィル樹脂が体積膨張し、アンダーフィル樹脂の硬化処理熱により再溶融した接合用のはんだの形状が、体積膨張したアンダーフィル樹脂からの押圧により鼓状で均等な形状になることによって、従来の製造工程を増数することなく、電子部品および回路基板の接合部分におけるはんだとの界面に掛かる熱的および機械的な応力を分散して緩和することができる。
その結果、簡便な工法でありながら、フリップチップ構造の電子部品におけるはんだ接合部の信頼性を向上するとともに、チップ面積の有効利用を可能とする電子部品を実現することができる。
以下、本発明の実施の形態を示すフリップチップ実装方法について、図面を参照しながら具体的に説明する。
図１は本実施の形態のフリップチップ実装方法により回路基板上に半導体チップが実装された半導体装置の断面構造図である。図１に示すように、半導体チップ１と回路基板４の接合には、はんだ２を用い、さらに、半導体チップ１と回路基板４の間には、アンダーフィル樹脂３が充填された構造であり、はんだ２が鼓状に形成される。
以下、本実施の形態のフリップチップ実装方法における具体的な実装方法について詳述する。
図２は本実施の形態のフリップチップ実装方法におけるアンダーフィル樹脂注入前の断面構造図である。図２に示すように、従来の接合と同じく、半導体チップ１と有機系の材料からなる回路基板４を用い、その接合に錫銀系の鉛フリーはんだ、具体的には、Ｓｎ−３Ａｇ−０．５Ｃｕはんだを用い、リフロー装置に設けられたリフロー炉等により、はんだの融点である約２２０度Ｃ以上にて、具体的には、接合用として使用したはんだの融点の約２２０度Ｃ以上で３０秒間のプロファイルにて、はんだ２を溶融させ、半導体チップ１と回路基板４を電気的に接合する。このとき、はんだ２は溶融時の表面張力とのバランスにより、その形状は太鼓状となり、そのはんだ高さは約１００ｕｍ程度であり、そのままの形状で冷却され固化される。
次に、図３に示すように、主成分がエポキシ樹脂であるアンダーフィル樹脂３を注入し、はんだ２の融点以上の温度にて、アンダーフィル樹脂３を硬化させる。具体的には、はんだリフロー炉を用い、使用した錫銀系はんだの融点である約２２０度Ｃ以上で約３０秒間のプロファイルにて硬化させた。この過程において、アンダーフィル樹脂はいったん溶融して、その際に体積膨張を起こし、半導体チップ１と回路基板４の間隔を約１００ｕｍから約１５０ｕｍまで広げる。同時に、はんだ２は再溶融しており、その形状は鼓状へと変形される。その後、アンダーフィル樹脂４が硬化するとともに、はんだ２は鼓状のまま冷却され、図１に示す形状となる。
これにより、はんだ接合において、はんだ２の形状は、太鼓状の形状から鼓状の形状へと変化し、半導体チップ１とはんだ２の接合界面近傍、およびはんだ２と回路基板４の接合界面近傍への応力の集中が分散されて緩和され、簡便な工法でありながら、フリップチップ構造の電子部品におけるはんだ接合部の信頼性を向上することができる。
また、アンダーフィル樹脂３の溶融時の体積膨張を利用することにより、半導体チップ１と回路基板４の間隔を均等にすることが可能であり、安定したはんだ高さとなり、はんだ接合部の安定した信頼性を確保することができる。
なお、上記の実施の形態では、前記した回路基板を、有機系の樹脂基板としたが、無機系のセラミック基板を用いて実施することも可能である。
本発明のフリップチップ実装方法は、簡便な工法でありながら、フリップチップ構造の電子部品におけるはんだ接合部の信頼性を向上するとともに、チップ面積の有効利用を可能とする電子部品を実現することができるもので、電子部品実装用基板や電子部品等の接続に有効に適用することができ、加えて、近年の環境問題としてはんだに鉛を使用しない錫銀系合金はんだにおいては、はんだの硬度が増し、はんだ自体、延性に乏しくなり応力緩和しにくくなっているが、その場合にもさらに有用である。
本発明の実施の形態のフリップチップ実装方法により製造された半導体装置の断面構造図 同実施の形態のフリップチップ実装方法におけるアンダーフィル樹脂注入前の断面構造図 同実施の形態のフリップチップ実装方法におけるアンダーフィル樹脂注入後の断面構造図 従来のフリップチップ実装方法により製造された半導体装置の断面構造図
符号の説明
１ 半導体チップ
２ はんだ
３ アンダーフィル樹脂
４ 回路基板

Claims (3)

  1. フリップチップ構造の電子部品を回路基板に実装するフリップチップ実装方法であって、前記フリップチップ構造の電子部品の電極と前記回路基板の配線電極とをはんだを用いて接合する工程と、前記接合した前記フリップチップ構造の電子部品と前記回路基板との間にアンダーフィル樹脂を充填する工程と、前記アンダーフィル樹脂の硬化温度以上でかつ前記接合用のはんだの融点を越える温度を処理温度として、前記アンダーフィル樹脂を硬化させる工程とを有することを特徴とするフリップチップ実装方法。
  2. 請求項１記載のフリップチップ実装方法であって、前記アンダーフィル樹脂の硬化処理は、前記はんだによる接合用のはんだリフロー装置を通すことにより実行することを特徴とするフリップチップ実装方法。
  3. 請求項１記載のフリップチップ実装方法であって、前記回路基板は、有機系樹脂をベースとした単層もしくは多層構造のものを使用することを特徴とするフリップチップ実装方法。
JP2005232684A 2005-08-11 2005-08-11 フリップチップ実装方法 Pending JP2007048987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005232684A JP2007048987A (ja) 2005-08-11 2005-08-11 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005232684A JP2007048987A (ja) 2005-08-11 2005-08-11 フリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2007048987A true JP2007048987A (ja) 2007-02-22

Family

ID=37851561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005232684A Pending JP2007048987A (ja) 2005-08-11 2005-08-11 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP2007048987A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018749A (ja) * 2009-07-08 2011-01-27 Olympus Corp 電子装置と電子装置の製造方法
JP2011071436A (ja) * 2009-09-28 2011-04-07 Fuji Electric Systems Co Ltd 半導体装置の製造方法および半導体装置
JP2014027037A (ja) * 2012-07-25 2014-02-06 Fujitsu Ltd 電子部品の実装方法及び中間シート

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018749A (ja) * 2009-07-08 2011-01-27 Olympus Corp 電子装置と電子装置の製造方法
JP2011071436A (ja) * 2009-09-28 2011-04-07 Fuji Electric Systems Co Ltd 半導体装置の製造方法および半導体装置
JP2014027037A (ja) * 2012-07-25 2014-02-06 Fujitsu Ltd 電子部品の実装方法及び中間シート

Similar Documents

Publication Publication Date Title
US6333563B1 (en) Electrical interconnection package and method thereof
JP4720438B2 (ja) フリップチップ接続方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP2009283628A (ja) 半導体素子実装方法
JP2007048987A (ja) フリップチップ実装方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP2008135410A (ja) 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器
JP2011035155A (ja) 半導体装置の製造方法
JP5345814B2 (ja) 実装回路基板及び半導体装置
JP2013093507A (ja) 半導体チップを３次元積層アセンブリへと多段に形成していく、はんだ接合プロセス
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP2008192833A (ja) 半導体装置の製造方法
JP2008091810A (ja) 半導体装置及び半導体パッケージ
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
US20070166875A1 (en) Method of forming a microelectronic package and microelectronic package formed according to the method
JP2009049394A (ja) 半導体装置及びその製造方法
JP2008071792A (ja) 半導体装置の製造方法
JP4443473B2 (ja) 表示装置の製造方法
JP3078516B2 (ja) 中継基板、ｉｃ搭載基板と中継基板の接続体、ｉｃ搭載基板と中継基板と取付基板とからなる構造体
JP2003332381A (ja) 電子部品の実装方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2005244163A (ja) 中継基板付き基板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430