JP4501567B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4501567B2
JP4501567B2 JP2004206634A JP2004206634A JP4501567B2 JP 4501567 B2 JP4501567 B2 JP 4501567B2 JP 2004206634 A JP2004206634 A JP 2004206634A JP 2004206634 A JP2004206634 A JP 2004206634A JP 4501567 B2 JP4501567 B2 JP 4501567B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
circuit board
liquid resin
nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004206634A
Other languages
English (en)
Other versions
JP2006032505A (ja
Inventor
博 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004206634A priority Critical patent/JP4501567B2/ja
Publication of JP2006032505A publication Critical patent/JP2006032505A/ja
Application granted granted Critical
Publication of JP4501567B2 publication Critical patent/JP4501567B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置の製造方法に関する。詳しくは、半導体チップと回路基板との間隙に充填する樹脂材料に振動を与えることによって、ボイドの発生や樹脂材料の未充填現象を抑制しようとした半導体装置の製造方法に係るものである。
電子機器の小型化、薄型化及び高機能化の動向に伴って、半導体チップの高速化、高集積化及び多ピン化と同時に半導体チップを高密度に回路基板に実装するための高密度実装技術が益々進歩しており、半導体チップのパッケージにも様々な形状や構造が要求され、提案されている。フリップチップによる実装方法もそのうちの１つである（例えば、特許文献１参照。）。
また、近年はウェーハプロセスの微細配線化に伴い、信号遅延の問題から一般に低誘電率材（Ｌｏｗ−ｋ材）が層間絶縁層として用いられはじめているが、Ｌｏｗ−ｋ材は衝撃等により容易に破壊されてしまうという大きな課題を持っているために、フリップチップ実装には低荷重、低ダメージで実装可能な、はんだを用いた実装が主流になりつつある。
以下、従来のフリップチップ実装方式について図面を用いて説明する。
従来のフリップチップ実装方式では、先ず、図４（ａ）で示す様に、半導体チップ１０１の電極１０２に、ＡｕやＣｕ等を主成分とし、一般的にバンプと称される突起状電極１０３（以下、バンプと称する。）を形成する。
また、バンプの形成とは別に、図４（ｂ）で示す様に、半導体チップを実装する回路基板１０４の端子１０５に接合材料であるはんだ１０６を搭載する。
次に、図４（ｃ）で示す様に、バンプが形成された半導体チップを反転して実装ノズル１０７で吸着固定を行い、半導体チップに形成されたバンプと回路基板の端子とを高精度に位置あわせし、バンプと端子に搭載されたはんだとを接触させる。
この時、実装ノズルからは、はんだの溶融温度以上の熱が半導体チップに供給され、回路基板に搭載されたはんだが溶融し、半導体チップの電極に形成されたバンプの表面をはんだが這い上がり、はんだがバンプを包み込む現象が生じる。また、はんだとバンプの間で相互拡散が起こり、回路基板の端子と半導体チップの電極の間の金属結合により電気的に接続される。
次いで、図５で示す様な液状樹脂の塗布装置の樹脂塗布ノズル１０８をＺ軸方向に移動させて液状樹脂の吐出高さまで下降させ、図４（ｄ）で示す様に、回路基板と半導体チップの隙間に、樹脂塗布ノズルより供給される熱硬化性の液状樹脂１０９を注入する。この時、一般的には液状樹脂の浸入性を向上させるために回路基板は加熱ステージ１１０（図４には図示せず）により加熱され、液状樹脂の粘土が低下する状態となっている。また、半導体チップのサイズにもよるが、図６（ａ）で示す様に、樹脂塗布ノズルをモータ（図示せず）等により、Ｘ軸方向若しくはＹ軸方向へ移動させることにより、描画塗布するのが一般的であり、塗布された液状樹脂は、毛細管現象により図６（ｂ）で示す様に、半導体チップと回路基板の隙間に浸入していく。
その後、図４（ｅ）で示す様に、オーブン（図示せず）で加熱して液状樹脂を硬化させて、回路基板の端子と半導体チップの電極の間の接合部及び半導体チップを衝撃等の外的ストレスから保護する。
特開平１０−５０７６９号公報
ところで、近年の半導体チップの高集積化に伴い、半導体チップの電極ピッチは狭ピッチ化が加速しており、それに伴って半導体チップの電極に形成されるバンプも小型化が進み、半導体チップと回路基板の隙間も狭くなる傾向にあり、この狭い隙間に対して安定した充填を可能とする技術が求められている。
ここで、上記した従来のフリップチップ実装方式では、樹脂塗布ノズルをモータ等によりＸ軸方向若しくはＹ軸方向へ移動させることによって液状樹脂を描画塗布すると共に、回路基板を加熱して液状樹脂の粘土を低下させてはいるものの、半導体チップと回路基板との間隙への液状樹脂の充填は毛細管現象のみを利用する方法であるため、液状樹脂の特性や半導体チップの電極の配置若しくは回路基板表面の凹凸により、液状樹脂の浸入性が阻害され、図７（ａ）で示す様にボイド１１１や、図７（ｂ）で示す様に液状樹脂の未充填が生じることがある。
なお、一般的に液状樹脂はエポキシ系を主成分とし、吸湿し易い性質を持っているために、ボイドや液状樹脂の未充填が半導体チップと回路基板の間に存在した場合には、例えばマザーボードへの実装の際のリフロー時の熱により膨張し、半導体装置内に亀裂が生じ、その亀裂が起点となり拡大成長することによって故障に至るという信頼性上大きな問題となる恐れがある。
更に、近年では、バンプを半導体チップの周囲のみに形成するのでは無く、半導体チップの内側部にもバンプを形成する高密度バンプ化を行うケースが増えてきているが、こうした高密度バンプ化を行った場合には、バンプを半導体チップの周囲のみに形成する場合よりも一層液状樹脂の浸入性が阻害され、ボイドや液状樹脂の未充填が生じ易くなる。
本発明は以上の点に鑑みて創案されたものであって、樹脂材料の浸入性を向上させ、ボイドの発生や樹脂材料の未充填現象を抑制することができる半導体装置の製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、突起状電極が設けられた半導体チップを、前記突起状電極を介して回路基板に接合する工程と、塗布装置により樹脂材料を供給し、前記半導体チップと前記回路基板との間隙に樹脂材料を充填する工程を備える半導体装置の製造方法において、前記塗布装置を振動させながら前記樹脂材料を供給している。
ここで、塗布装置を振動させながら樹脂材料を供給することによって、塗布装置の振動が樹脂材料に伝わり、樹脂材料自体に振動を与えることができるために、樹脂材料の浸入性の向上を図ることができる。
また、上記の目的を達成するために、本発明に係る塗布装置は、突起状電極が設けられた半導体チップを、前記突起状電極を介して回路基板に接合した後に、前記半導体チップと前記回路基板との間隙に樹脂材料を充填すべく樹脂材料を供給する塗布装置において、前記樹脂材料の供給時に振動する振動素子を備えている。
ここで、樹脂材料の供給時に振動する振動素子によって、樹脂材料自体に振動を与えることができるために、樹脂材料の浸入性の向上を図ることができる。
なお、振動によって樹脂材料の浸入性の向上を図るという点を考えると、塗布装置を振動させること無く、半導体チップが接合された回路基板に振動を与えても良いと考えられるが、半導体チップと回路基板との間隙に樹脂を充填する前の段階において回路基板に振動を与えた場合には、半導体チップと回路基板との接合部が振動によって破壊される恐れがある。従って、半導体チップと回路基板との接合部を破壊することなく、振動によって樹脂材料浸入性の向上を図るために、回路基板を振動させるのではなく、塗布装置を振動させている。
上記した本発明の半導体装置の製造方法では、半導体チップと回路基板との隙間が狭くなってきている動向の中で、半導体チップと回路基板との間隙への樹脂材料の浸入性を向上できると共に、半導体チップと回路基板との間隙への樹脂材料の充填に関して半導体チップの電極配置や回路基板表面の凹凸に影響を受けにくく、半導体チップと回路基板の間に発生しやすいボイドや未充填を可及的に減少させることが可能となり、良好な信頼性を備えた半導体装置を製造することができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体装置の製造方法の一例を説明するための模式図であり、本発明を適用した半導体装置の製造方法であるフリップチップ実装方式では、上記した従来のフリップチップ実装方式と同様に、半導体チップ１の電極２に、ＡｕやＣｕ等を主成分とするバンプ３を形成すると共に、バンプの形成とは別に、半導体チップを実装する回路基板４の端子５に接合材料であるはんだ６を搭載する（図１（ａ）、図１（ｂ）参照。）。なお、本実施例では、バンプを半導体チップの周囲のみならず半導体チップの内側部にも形成している。
次に、図１（ｃ）で示す様に、バンプが形成された半導体チップを反転して実装ノズル７で吸着固定を行い、半導体チップに形成されたバンプと回路基板の端子とを高精度に位置あわせし、バンプと端子に搭載されたはんだとを接触させる。なお、この時に実装ノズルからはんだの溶融温度以上の熱を半導体チップに供給し、回路基板に搭載されたはんだを溶融して、半導体チップの電極に形成されたバンプの表面をはんだに這い上がらせ、はんだにバンプを包み込ませることによって回路基板の端子と半導体チップの電極の間の金属結合により回路基板の端子と半導体チップとを電気的に接続する点は従来と同様である。
続いて、図２に示す従来と同様の液状樹脂の塗布装置の樹脂塗布ノズル８をＺ軸方向に移動させて液状樹脂の吐出高さまで下降させた後、図１（ｄ）で示す様に、例えばモータ（図示せず）により樹脂塗布ノズルを左右（Ｘ軸方向）若しくは前後（Ｙ軸方向）に振動させながら、樹脂塗布ノズルをＸ軸方向若しくはＹ軸方向へ移動させて描画塗布を行い、回路基板と半導体チップの隙間に、樹脂塗布ノズルより供給される熱硬化性の液状樹脂９を注入する。なお、液状樹脂の浸入性を向上させるために回路基板は加熱ステージ１０（図１には図示せず）により加熱され、液状樹脂の粘土を低下させている。
ここで、本実施例では、モータにより樹脂塗布ノズルをＸ軸方向若しくはＹ軸方向に振動させる場合を例に挙げて説明を行ったが、樹脂ノズルの振動を液状樹脂に伝えて液状樹脂自体が振動することによって液状樹脂の浸入性の向上を図ることができれば充分であり、モータにより樹脂塗布ノズルをＺ軸方向に振動させても良い。
また、本実施例では、従来と同様の塗布装置を用いて、樹脂塗布ノズルをＸ軸方向やＹ軸方向に振動させることによって樹脂材料を振動させる場合を例に挙げて説明を行ったが、図３で示す様に、液状樹脂の塗布装置の樹脂塗布ノズルの周囲に振動素子１１（例えば、ソレノイド、ボイスコイル、圧電素子、またはモータ等）を配して、振動素子によって振動を起こして樹脂材料を振動させても良い。
その後、図１（ｅ）で示す様に、オーブン（図示せず）で加熱して液状樹脂を硬化させて、回路基板の端子と半導体チップの電極の間の接合部及び半導体チップを衝撃等の外的ストレスから保護する。
上記した本発明を適用したフリップチップ実装方式では、樹脂塗布ノズルの振動を液状樹脂に伝えることにより、半導体チップと回路基板の狭い隙間への液状樹脂の浸入効率が高まり、半導体チップと回路基板との間のボイドや液状樹脂の未充填の発生を可及的に少なくでき、良好な信頼性を得ることが可能となる。
また、上記したフリップチップ実装方式では、樹脂材料自体を振動させるにあたって、従来と同様の液状樹脂の塗布装置で対応することができ、即ち、従来の液状樹脂の塗布装置においても樹脂塗布ノズルにＸ軸方向若しくはＹ軸方向に対して振動を与えることは可能であるために、既存の設備で対応することができ、追加の設備投資を行うことなくボイドや液状樹脂の未充填を抑制することができる。
なお、樹脂塗布ノズルの周囲に振動素子を配した場合には、樹脂塗布ノズルに超音波信号を与えるといった様な、モータで与える振動と比べると高速の振動を与えることができ、より一層液状樹脂の浸入性の向上を図ることができ、より一層ボイドや液状樹脂の未充填を抑制することができる。
本発明を適用した半導体装置の製造方法の一例であるフリップチップ実装方式を説明するための模式図である。 液状樹脂の塗布装置を説明するための図である。 振動素子を配した液状樹脂の塗布装置を説明するための図である。 従来のフリップチップ実装を説明するための模式図である。 液状樹脂の塗布装置を説明するための図である。 液状樹脂の注入を説明するための模式図である。 ボイドや液状樹脂の未充填を説明するための模式図である。
符号の説明
１ 半導体チップ
２ 電極
３ バンプ
４ 回路基板
５ 端子
６ はんだ
７ 実装ノズル
８ 樹脂塗布ノズル
９ 液状樹脂
１０ 加熱ステージ
１１ 振動素子

Claims (1)

  1. 突起状電極が設けられた半導体チップを、前記突起状電極を介して回路基板に接合する工程と、
    樹脂材料を吐出する樹脂塗布ノズルを有する塗布装置を用いて、前記樹脂塗布ノズルで描画塗布を行うために同樹脂塗布ノズルを移動せしめるモータによって前記樹脂塗布ノズルを振動させながら樹脂材料を描画塗布することで、前記半導体チップと前記回路基板との間隙に樹脂材料を充填する工程とを備える
    半導体装置の製造方法。
JP2004206634A 2004-07-14 2004-07-14 半導体装置の製造方法 Expired - Fee Related JP4501567B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004206634A JP4501567B2 (ja) 2004-07-14 2004-07-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004206634A JP4501567B2 (ja) 2004-07-14 2004-07-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006032505A JP2006032505A (ja) 2006-02-02
JP4501567B2 true JP4501567B2 (ja) 2010-07-14

Family

ID=35898512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004206634A Expired - Fee Related JP4501567B2 (ja) 2004-07-14 2004-07-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4501567B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152359A (ja) * 1991-11-26 1993-06-18 Hitachi Ltd ポツテイング装置
JPH1176897A (ja) * 1997-09-09 1999-03-23 Fujitsu Ltd 粘性流体供給装置
JP2000124242A (ja) * 1998-01-23 2000-04-28 Apic Yamada Corp 半導体装置の樹脂封止方法、樹脂封止装置および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152359A (ja) * 1991-11-26 1993-06-18 Hitachi Ltd ポツテイング装置
JPH1176897A (ja) * 1997-09-09 1999-03-23 Fujitsu Ltd 粘性流体供給装置
JP2000124242A (ja) * 1998-01-23 2000-04-28 Apic Yamada Corp 半導体装置の樹脂封止方法、樹脂封止装置および半導体装置

Also Published As

Publication number Publication date
JP2006032505A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
US7859095B2 (en) Method of manufacturing semiconductor device
KR100743342B1 (ko) 반도체 장치의 제조 방법
TWI419300B (zh) 內建電子零件之基板及其製造方法
KR19980081522A (ko) 반도체 장치 및 그의 제조방법
JP2008288489A (ja) チップ内蔵基板の製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2009016714A (ja) 半導体装置のアンダーフィルの充填方法
US8217515B2 (en) Semiconductor mounting substrate and method for manufacturing the same
JP2008135410A (ja) 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器
JP4501567B2 (ja) 半導体装置の製造方法
JP3309832B2 (ja) 電子部品の接続構造及び接続方法
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
JP4324773B2 (ja) 半導体装置の製造方法
JP2002110715A (ja) 半導体装置の製造方法
JP2001024029A (ja) フリップチップ実装型半導体装置及びその製造方法
JPH11111755A (ja) 半導体装置の製造方法
KR100665288B1 (ko) 플립칩 패키지 제조방법
JP4561969B2 (ja) 半導体装置
JP4381795B2 (ja) 電子部品実装方法
JP5375563B2 (ja) 半導体装置の実装構造及び実装方法
JP4591715B2 (ja) 半導体装置の製造方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP2003332381A (ja) 電子部品の実装方法
JP3721986B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees