JP2007220940A - プリント基板及び半導体装置 - Google Patents

プリント基板及び半導体装置 Download PDF

Info

Publication number
JP2007220940A
JP2007220940A JP2006040557A JP2006040557A JP2007220940A JP 2007220940 A JP2007220940 A JP 2007220940A JP 2006040557 A JP2006040557 A JP 2006040557A JP 2006040557 A JP2006040557 A JP 2006040557A JP 2007220940 A JP2007220940 A JP 2007220940A
Authority
JP
Japan
Prior art keywords
solder
printed circuit
circuit board
resist film
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006040557A
Other languages
English (en)
Inventor
Yuji Yagi
優治 八木
Koji Miyamoto
浩次 宮本
Takafumi Kashiwagi
隆文 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006040557A priority Critical patent/JP2007220940A/ja
Publication of JP2007220940A publication Critical patent/JP2007220940A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明では、はんだバンプを用いて半導体部品を実装し、はんだバンプの周囲にアンダーフィル樹脂を注入して構成した後に、リフロー等の熱処理工程ではんだバンプが再溶融しても、接続不良が生じるまではんだ量が減少することのないプリント基板を提供することを目的としている。
【解決手段】半導体部品に形成されたはんだバンプと接続する金属材料からなるプリント基板のランド電極周囲に、はんだの付着を防止するソルダレジスト膜を形成し、更にその周囲にソルダレジスト膜の掛からない部分を設けてなることを特徴とするプリント基板である。
【選択図】図1

Description

本発明は、プリント基板およびはんだを用いて、プリント基板上に半導体のような大型部品を搭載してなる半導体パッケージやモジュール部品等の半導体装置に関するものである。
近年、電子機器の小型化に反して、多機能化が進むにつれ、CSP(チップサイズパッケージ)やBGA(Ball Grid Array)のようなGrid Arrayタイプの半導体パッケージや半導体ベアチップ(以下、半導体部品)等の大型部品が多用されてきている。
半導体部品のフリップチップ実装では、図6に示す通り、半導体部品11とプリント基板10(以下、基板)との接続はバンプ12を介して行なわれる。このとき接続の信頼性を確保するために、バンプ12の周辺にアンダーフィル樹脂13を注入して封止する必要があり、このことは、特にフリップチップ実装にとって、熱変動等の環境変化や落下衝撃等の信頼性を向上させるために必須となっている。なお、例えば、特許文献1、特許文献2、特許文献3には、このような樹脂補強した実装構造が開示されている。
上記アンダーフィル樹脂の注入方法として一般的なのは、マイクロディスペンサによる供給方法である。この注入方法では、半導体部品の周辺に上記ディスペンサのノズルから樹脂を供給し、この樹脂を、毛細管現象でバンプ付き半導体部品の下面と基板の上面との隙間の内部に侵入させることにより封止する。
しかしながら、上記公報記載の封止構造を有してなるモジュール部品において、バンプ材料がはんだで構成されている場合には、モジュール部品を更にセット用のマザー基板に実装する際、実装(リフロー)時の熱によって、図7に示す通り、半導体部品11と基板10を接続しているはんだバンプ12の再溶融と急激な膨張を引き起こし、アンダーフィル樹脂13や基板10等の破壊14を生じさせるという問題がある。特に、我々の研究においては、その破壊の多くは、基板のソルダーレジスト膜と金属材料からなる電極の界面に発生し、金属材料の表面を伝わって、その界面中に溶融したはんだが流れ込んで、接続部のはんだ量が減少し、接続不良を引き起こすことが明らかになっている。
なお、はんだ再溶融による課題を解決する方法としては、既に、例えば、特許文献4、特許文献5でも紹介されている。
まず、特許文献4については、アンダーフィル樹脂を半導体部品の周囲にだけ注入し、はんだバンプ周囲を覆わない構造とし、はんだが再溶融しても、周囲にアンダーフィル樹脂がないために、破壊が生じるという課題はなくなる。
また、特許文献5では、半導体部品と基板を接続する第1のはんだに、マザー基板に接続する際に用いる第2のはんだよりも融点の高い材料を用いることで、マザー基板への実装の際に、第1のはんだが再溶融しないようにできるという特徴がある。
特開平9−199541号公報 特開平10−116856号公報 特開平11−163049号公報 特開2000−16192号公報 特開2002−76605号公報
しかしながら、上記従来の技術の中で、第1番目の方法については、アンダーフィル材料を半導体部品の周囲にのみ注入するため、強度的に十分とは言えず、注入方法や使用するアンダーフィル樹脂の性質も限定されることから、実用性には欠けるという課題がある。
また、第2番目の方法については、第1のはんだ材料と第2のはんだ材料を使い分ける煩雑さと、本来、モジュール部品の製造者と、その使用者(マザー基板に実装してセット商品を製造する者)は、別々の場合が多く、その使用者に対して、使用するはんだの材料を限定させるという制約条件が発生するため、実用性に欠けるという課題がある。
本発明は、上記従来の課題を解決するもので、半導体部品を実装する方法やモジュール部品を実装する方法については、制約条件を設けることなく、従来どおりの方法が使用でき、接続不良が生じるまではんだ量が減少することのない基板を提供することを目的とする。
前記従来の課題を解決するために、本発明は、半導体部品に形成されたはんだバンプと接続する金属材料からなるプリント基板のランド電極周囲に、はんだの付着を防止するソルダレジスト膜を形成し、更にその周囲にソルダレジスト膜の掛からない部分を設けてなるプリント基板とするものである。
本発明のプリント基板では、はんだが再溶融し、ソルダレジスト膜と電極の界面で破壊が生じても、更に周囲にはソルダレジスト膜の掛からない部分があり、その部分で破壊の進行が止まるため、はんだ量が大幅に減少して接続不良を引き起こす問題はなくなるだけでなく、半導体部品の実装やその後のモジュール部品の実装に関しては、制約条件を設けることなく従来どおりの方法が使用できるため、はんだ再溶融における課題に対して、より実用的な対策となる。
(実施の形態1)
以下、本発明の実施の形態1におけるプリント基板について、本発明の特に請求項1の発明について図面を参照しながら説明する。
図1は、本発明の実施の形態1におけるプリント基板を用いて半導体部品を実装した状態を示す断面図、図2は、本発明の実施の形態1におけるプリント基板を示す平面図である。
本実施の形態のプリント基板構造は、図1に示す通り、金属材料からなるパターン3において半導体部品1に形成されたはんだバンプ2と接続する部分であるランド電極30が形成され、その外周に、はんだの付着を防止するソルダレジスト膜4が形成され、更にその外周にはパターン上にソルダレジスト膜の掛からない部分である開口部が形成されていることを特徴としており、本基板を平面的に表すと、図2の通りとなる。また、ランド電極30とソルダレジスト膜の開口部5の表面には、腐食を防止するためのニッケル−金等の金属膜6が形成されている。
本実施の形態では、はんだが再溶融し、ソルダレジスト膜4とランド電極30の界面で破壊が生じても、図1、図2に示すようなソルダレジスト膜の開口部5があり、金属膜6の表面と前記界面の間の段差が存在することと、周囲を密着強度の強いアンダーフィル樹脂7で覆うことから、その部分で破壊の進行が止まるため、はんだ量が大幅に減少して接続不良を引き起こす問題はなくなる。
なお、本実施の形態のプリント基板にはんだバンプを用いて半導体部品を実装した後、エッチングやプラズマ処理等でランド周囲にある金属膜の表面を粗化すれば、アンダーフィル樹脂と金属膜の密着強度が増し、破壊の進行に対する抑止力を強化することができる。
また、本実施の形態のプリント基板を用いれば、半導体部品の実装やその後のモジュール部品の実装に関しては、制約条件を設けることなく従来どおりの方法が使用できるため、はんだ再溶融における課題対策に対して、より実用的な対策となる。
本実施の形態は、大面積のグランド電極の一部にランド電極を形成する場合や、ランド電極の機械的強度を補強するためにソルダレジスト膜をランド電極の周囲に掛かるように構成してなるプリント基板において有効となる。
(実施の形態2)
以下、本発明の実施の形態2におけるプリント基板について、本発明の特に請求項2の発明について図面を参照しながら説明する。
図3は、本発明の実施の形態2におけるプリント基板を示す平面図である。
本実施の形態のプリント基板構造は、図3に示す通り、金属材料からなるパターン3において半導体部品1に形成されたはんだバンプ2と接続する部分であるランド電極30が形成され、その外周に、はんだの付着を防止するソルダレジスト膜4を形成し、ランド電極30の一部から引き出してなる引き出し電極8の一部にソルダレジスト膜の開口部5を設けてなることを特徴としている。また、実施の形態1と同様、ランド電極30とソルダレジスト膜の開口部5の表面には、腐食を防止するためのニッケル−金等の金属膜6が形成されている。
本実施の形態においても、実施の形態1と同様、ソルダレジスト膜と引き出し電極の界面に破壊が発生しても、ソルダレジスト膜の掛からない部分で破壊の進行が止まるため、はんだ量が大幅に減少して接続不良を引き起こす問題はなくなる。
本実施の形態は、ランド電極から引き出し電極を形成し、ランド電極の周囲をソルダレジスト膜で補強しなくても良い場合に有効で、ソルダレジスト膜でランド電極を補強する必要のないメッキやスパッタ等で電極形成を行う場合に有効となる。
なお、本実施の形態を用いて、大面積のグランド電極にランド電極を形成する方法として、図4に示す通り、エッチング等によりパターンを除去した部分20を形成することにより、ランド電極30とグランド電極9を独立させて、それらを引き出し電極8で繋ぎ、引き出し電極8の一部にソルダレジスト膜の開口部5を設ける構造にすることによって、はんだの濡れ広がる面積が少なくできるため、より効果が大きくなる。
なお、本実施の形態においても、実施の形態1と同様、実装後に金属膜に表面処理を加えることにより、効果を増すことができる。
(実施の形態3)
以下、本発明の実施の形態3におけるプリント基板について、本発明の特に請求項3の発明について図面を参照しながら説明する。
図5は、本発明の実施の形態3におけるプリント基板を示す平面図である。
本実施の形態のプリント基板構造は、図5に示す通り、金属材料からなるパターン3において半導体部品1に形成されたはんだバンプ2と接続する部分であるランド電極30が形成され、その外周に、はんだの付着を防止するソルダレジスト膜4を形成し、ランド電極30の一部から引き出してなる引き出し電極8を、ランド電極30の周囲で引き回してなることを特徴としている。
本実施の形態では、ソルダレジスト膜と引き出し電極の界面に破壊が発生しても、引き出し電極がランド電極の周囲で迂回しているため、破壊の進行が生じにくくなり、はんだ量が大幅に減少して接続不良を引き起こす問題はなくなる。
以上のように、本発明にかかるプリント基板では、はんだバンプを用いて半導体部品を実装し、はんだバンプの周囲にアンダーフィル樹脂を注入して構成した後に、リフロー等の熱処理工程ではんだバンプが再溶融しても接続信頼性を劣化することがないため、半導体パッケージやモジュール部品等に関する用途に適用できる。
本発明の実施の形態1におけるプリント基板を用いて半導体部品を実装した状態を示す断面図 本発明の実施の形態1におけるプリント基板を示す平面図 本発明の実施の形態2におけるプリント基板を示す平面図 本発明の実施の形態2における応用例を示すプリント基板の平面図 本発明の実施の形態3におけるプリント基板を示す平面図 従来のプリント基板を用いて半導体部品を実装した状態を示す断面図 従来のはんだバンプ実装での課題を示す断面図
符号の説明
1 半導体部品
2 はんだバンプ
3 パターン
4 ソルダレジスト膜
5 ソルダレジスト膜の開口部
6 金属膜
7 アンダーフィル樹脂
8 引き出し電極
9 グランド電極
30 ランド電極

Claims (4)

  1. 半導体部品に形成されたはんだバンプと接続する金属材料からなるプリント基板のランド電極周囲に、はんだの付着を防止するソルダレジスト膜を形成し、更にその周囲にソルダレジスト膜の掛からない部分を設けてなることを特徴とするプリント基板。
  2. 半導体部品に形成されたはんだバンプと接続する金属材料からなるプリント基板のランド電極周囲に、前記ランド電極の掛からないように、はんだの付着を防止するソレダレジスト膜を形成し、前記ランド電極の一部から引き出してなる引き出し電極の一部にソルダレジスト膜の掛からない部分を設けてなることを特徴とするプリント基板。
  3. 半導体部品に形成されたはんだバンプと接続する金属材料からなるプリント基板のランド電極周囲に、前記ランド電極の掛からないように、はんだの付着を防止するソレダレジスト膜を形成し、前記ランド電極の一部から引き出してなる引き出し電極を、前記ランド電極の周囲で引き回してなることを特徴とするプリント基板。
  4. 請求項1〜3に記載のプリント基板上に、はんだバンプを用いて半導体部品を実装し、はんだバンプの周囲にアンダーフィル樹脂を注入してなることを特徴とするモジュール部品。
JP2006040557A 2006-02-17 2006-02-17 プリント基板及び半導体装置 Pending JP2007220940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006040557A JP2007220940A (ja) 2006-02-17 2006-02-17 プリント基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006040557A JP2007220940A (ja) 2006-02-17 2006-02-17 プリント基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2007220940A true JP2007220940A (ja) 2007-08-30

Family

ID=38497876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040557A Pending JP2007220940A (ja) 2006-02-17 2006-02-17 プリント基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP2007220940A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267149A (ja) * 2008-04-25 2009-11-12 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
CN101431867B (zh) * 2007-11-05 2011-03-09 松下电器产业株式会社 安装结构体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431867B (zh) * 2007-11-05 2011-03-09 松下电器产业株式会社 安装结构体
US8138426B2 (en) 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
JP2009267149A (ja) * 2008-04-25 2009-11-12 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Similar Documents

Publication Publication Date Title
TWI419300B (zh) 內建電子零件之基板及其製造方法
JP4720438B2 (ja) フリップチップ接続方法
JP2007110081A (ja) ボイド防止型回路基板及びそれを有する半導体パッケージ
KR19980042929A (ko) 전자부품의 제조방법
JP2011086705A (ja) 半導体装置及びその製造方法
JP2008171879A (ja) プリント基板およびパッケージ実装構造
US7919356B2 (en) Method and structure to reduce cracking in flip chip underfill
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2006100385A (ja) 半導体装置
JPWO2015198838A1 (ja) 半導体装置およびその製造方法
JP2007220940A (ja) プリント基板及び半導体装置
JP2010212421A (ja) 半導体装置
JP2007258448A (ja) 半導体装置
JP4324773B2 (ja) 半導体装置の製造方法
JP2007048987A (ja) フリップチップ実装方法
JP2006286797A (ja) 実装方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP4381795B2 (ja) 電子部品実装方法
JP2011049502A (ja) 半導体装置の実装構造および半導体装置の製造方法
JP2008034774A (ja) 半導体装置が実装された回路装置及び配線基板
JP2006005208A (ja) 半導体装置およびその実装方法
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006019599A (ja) 半導体装置およびその製造方法およびその実装方法
JP2010087349A (ja) 電子部品の実装構造およびその実装方法
JP2003324125A (ja) 半導体装置