JP2006019599A - 半導体装置およびその製造方法およびその実装方法 - Google Patents
半導体装置およびその製造方法およびその実装方法 Download PDFInfo
- Publication number
- JP2006019599A JP2006019599A JP2004197505A JP2004197505A JP2006019599A JP 2006019599 A JP2006019599 A JP 2006019599A JP 2004197505 A JP2004197505 A JP 2004197505A JP 2004197505 A JP2004197505 A JP 2004197505A JP 2006019599 A JP2006019599 A JP 2006019599A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- circuit board
- protrusion
- thermoplastic resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】 パッケージ回路基板7と、パッケージ回路基板7上に搭載された半導体素子8と、パッケージ回路基板7の配線と半導体素子8とを電気的に接続した接続手段と、パッケージ回路基板7上の半導体素子8の外囲を封止した樹脂10と、パッケージ回路基板7の底面に設けられた突起電極11と、パッケージ回路基板7の底面外周部に設けられた突起部12aと、突起電極11間および突起電極11と突起部12aとの間に設けられたフラックスを含有する熱可塑性樹脂13とを備えた。これにより、熱可塑性樹脂13の塗布量と厚みを制御することが容易である。また、熱可塑性樹脂13によるフィレットの形成を抑え、隣接する電子部品を横転させる可能性を減少させることができる。
【選択図】 図1
Description
2 半導体素子
3 金属細線
4 樹脂
5 電極突起
6 フラックスを含む熱可塑性樹脂
7 パッケージ回路基板
8 半導体素子
9 金属細線
10 樹脂
11 突起電極
12a パッケージ回路基板底部外周部に設けられた突起部
12b 突起部(パッケージ内側に形成)
12c パッケージ内側に形成された突起
12d パッケージ回路基板内側に形成された複数の突起部
12e 突起部(熱可塑性樹脂と同程度の溶融温度を有している)
12f 突起部(側面および下部を凸部にしている)
12g 突起部(側面および下部を凹部にしている)
13 フラックスを含む熱可塑性樹脂
14 ノズル
15 金型
16 ポッド部
17 プランジャー
18 フラックスを含有する熱可塑性樹脂シート
19 半導体素子
20 電極
21 金属層
22 突起部
23 フラックスを含有する熱可塑性樹脂
24 半導体素子
25 電極
26 金属層
27 突起電極
28 突起部
29 フラックスを含有する熱可塑性樹脂
30 リードフレームの支持部
31 半導体素子
32 インナーリード部
33 封止樹脂
34 金属細線
35 アウターリード部
36 突起部
37 ラックスを含有する熱可塑性樹脂
38 治具
39 ローラー
40 金型
41 基板
42 ランド
43 金属魂
44 ラックスを含有する熱可塑性樹脂(実装後)
Claims (21)
- パッケージ回路基板と、
前記パッケージ回路基板上に搭載された半導体素子と、
前記パッケージ回路基板の配線と前記半導体素子とを電気的に接続した接続手段と、
前記パッケージ回路基板上の前記半導体素子の外囲を封止した樹脂と、
前記パッケージ回路基板の底面に設けられた突起電極と、
前記パッケージ回路基板の底面外周部に設けられた突起部と、
前記突起電極間および前記突起電極と前記突起部との間に設けられたフラックスを含有する熱可塑性樹脂とを備えた半導体装置。 - 半導体素子と、
前記半導体素子の電極上に形成された金属層と、
前記半導体素子上外周部に形成された突起部と、
前記金属層以外で前記突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた半導体装置。 - 半導体素子と、
前記半導体素子の電極上に形成された金属層と、
前記金属層上に形成された突起電極と、
前記半導体素子上外周部に形成された突起部と、
前記突起電極以外で前記突起部内側の半導体素子表面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた半導体装置。 - リードフレームの支持部に搭載された半導体素子と、
前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続した接続手段と、
前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止した封止樹脂とを有する半導体装置であって、
前記半導体装置下面外周部に形成された突起部と、
前記突起部内側の半導体装置下面領域に形成されたフラックスを含有する熱可塑性樹脂層とを備えた半導体装置。 - 前記突起部は、前記パッケージ回路基板底面上、前記半導体素子上、もしくは、前記半導体装置下面上を一周する形状で、1本もしくは複数本を有し、前記突起部間にフラックスを含有する熱可塑性樹脂層を有する請求項1,2,3または4記載の半導体装置。
- 前記突起部は、円柱、四角柱もしくは多角柱を複数本配置した構成である請求項1,2,3または4記載の半導体装置。
- 前記突起部と前記突起電極間に、フラックスを含有する熱可塑性樹脂層の代わりにフラックスを含まない熱可塑性樹脂層を有する請求項1,2,3または4記載の半導体装置。
- リードフレームの支持部に半導体素子を搭載する工程と、
前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続する工程と、
前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止樹脂により封止する工程と、
前記封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、
前記突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む半導体装置の製造方法。 - リードフレームの支持部に半導体素子を搭載する工程と、
前記半導体素子と前記リードフレームのインナーリード部とを電気的に接続する工程と、
前記インナーリード部の底面側を露出させてアウターリード部が構成されるように前記半導体素子の外囲を封止樹脂により封止する工程と、
前記封止樹脂により封止された半導体装置下面外周部に突起部を形成する工程と、
前記突起部内側の半導体装置下面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。 - 半導体素子電極上に金属層を形成する工程と、
前記金属層上に突起電極を形成する工程と、
前記半導体素子上外周部に突起部を形成する工程と、
前記突起電極以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む半導体装置の製造方法。 - 半導体素子電極上に金属層を形成する工程と、
前記金属層上に突起電極を形成する工程と、
前記半導体上外周部に突起部を形成する工程と、
前記突起電極以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。 - 半導体素子の電極上に金属層を形成する工程と、
前記半導体素子上外周部に突起部を形成する工程と、
前記金属層以外で前記突起部内側の半導体素子表面領域にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。 - パッケージ回路基板上に半導体素子を搭載する工程と、
前記パッケージ回路基板の配線と前記半導体素子とを電気的接続する工程と、
前記パッケージ回路基板上の前記半導体素子の外囲を樹脂により封止する工程と、
前記パッケージ回路基板の底面に突起電極を設ける工程と、
前記パッケージ回路基板の底面外周部に突起部を設ける工程と、
前記突起電極間および前記突起電極と前記突起部との間にフラックスを含有する熱可塑性樹脂をポッティングもしくは金型を用いて塗布する工程とを含む半導体装置の製造方法。 - パッケージ回路基板上に半導体素子を搭載する工程と、
前記パッケージ回路基板の配線と前記半導体素子とを電気的接続する工程と、
前記パッケージ回路基板上の前記半導体素子の外囲を樹脂により封止する工程と、
前記パッケージ回路基板の底面に突起電極を設ける工程と、
前記パッケージ回路基板の底面外周部に突起部を設ける工程と、
前記突起電極間および前記突起電極と前記突起部との間にフラックスを含有する熱可塑性樹脂のシートを貼る工程とを含む半導体装置の製造方法。 - 前記フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、斜めに傾けた四角柱状の金属もしくは樹脂の治具を突起部に接触させた後、パッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、前記熱可塑性樹脂の量を一定にする請求項8,10,11または13記載の半導体装置の製造方法。
- 前記フラックスを含有する熱可塑性樹脂をポッティングにて塗布し、金属もしくは樹脂のローラーを突起部に接触させた後、回転させながらパッケージ回路基板面、半導体素子面、もしくは、半導体装置下面と平行に移動させることによって、前記熱可塑性樹脂の量を一定にする請求項8,10,11または13記載の半導体装置の製造方法。
- 請求項1,2,3または4記載の半導体装置を用い、前記半導体装置の前記熱可塑性樹脂面を基板に対向させ前記半導体装置の突起電極を前記基板上の電極とを位置合わせをして搭載し、加熱処理して前記半導体装置の突起電極を溶融させて前記基板上の前記電極と硬化接合させると共に、前記加熱処理により前記半導体装置の前記熱可塑性樹脂を溶融、硬化させて前記半導体装置と前記基板とを接続させることを特徴とする半導体装置の実装方法。
- 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部の高さを変化させることによって、フラックスを含有する熱可塑性樹脂の量を調整可能とした請求項1,2,3または4記載の半導体装置。
- 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部は、フラックスを含む熱可塑性樹脂と同等の溶融温度に設定される請求項1,2,3または4記載の半導体装置。
- 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部と突起電極間に前記熱可塑性樹脂層の代わりに熱硬化性樹脂層を形成した請求項1,2,3または4記載の半導体装置。
- 前記パッケージ回路基板底面、前記半導体素子上、もしくは、前記半導体装置下面に形成された突起部の側面、下部は凸部、もしくは凹部、もしくは凸部及び凹部共に形成されている請求項1,2,3または4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004197505A JP4511266B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004197505A JP4511266B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019599A true JP2006019599A (ja) | 2006-01-19 |
JP4511266B2 JP4511266B2 (ja) | 2010-07-28 |
Family
ID=35793555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004197505A Expired - Fee Related JP4511266B2 (ja) | 2004-07-05 | 2004-07-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4511266B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123911A (ja) * | 2008-10-23 | 2010-06-03 | Panasonic Corp | 半導体装置およびその製造方法 |
US8450848B2 (en) | 2008-10-23 | 2013-05-28 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
US10485139B2 (en) | 2015-09-01 | 2019-11-19 | Rohm Co., Ltd. | Power module, thermal dissipation structure of the power module and contact method of the power module |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722450A (ja) * | 1993-07-05 | 1995-01-24 | Hitachi Ltd | 半導体製造装置 |
JP2000012616A (ja) * | 1998-06-22 | 2000-01-14 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
JP2000208535A (ja) * | 1999-01-19 | 2000-07-28 | Shinko Electric Ind Co Ltd | 柱状電極付き半導体ウエハの樹脂封止方法 |
JP2001093925A (ja) * | 1999-09-27 | 2001-04-06 | Denso Corp | Lsiパッケージの実装方法 |
JP2001510944A (ja) * | 1997-07-21 | 2001-08-07 | アギラ テクノロジーズ インコーポレイテッド | 半導体フリップチップ・パッケージおよびその製造方法 |
JP2003258036A (ja) * | 2001-08-17 | 2003-09-12 | Harima Chem Inc | 封止充填剤用熱可塑性樹脂組成物 |
JP2003297977A (ja) * | 2002-03-28 | 2003-10-17 | Sanyu Rec Co Ltd | 電子部品の製造方法 |
-
2004
- 2004-07-05 JP JP2004197505A patent/JP4511266B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722450A (ja) * | 1993-07-05 | 1995-01-24 | Hitachi Ltd | 半導体製造装置 |
JP2001510944A (ja) * | 1997-07-21 | 2001-08-07 | アギラ テクノロジーズ インコーポレイテッド | 半導体フリップチップ・パッケージおよびその製造方法 |
JP2000012616A (ja) * | 1998-06-22 | 2000-01-14 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
JP2000208535A (ja) * | 1999-01-19 | 2000-07-28 | Shinko Electric Ind Co Ltd | 柱状電極付き半導体ウエハの樹脂封止方法 |
JP2001093925A (ja) * | 1999-09-27 | 2001-04-06 | Denso Corp | Lsiパッケージの実装方法 |
JP2003258036A (ja) * | 2001-08-17 | 2003-09-12 | Harima Chem Inc | 封止充填剤用熱可塑性樹脂組成物 |
JP2003297977A (ja) * | 2002-03-28 | 2003-10-17 | Sanyu Rec Co Ltd | 電子部品の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123911A (ja) * | 2008-10-23 | 2010-06-03 | Panasonic Corp | 半導体装置およびその製造方法 |
US8450848B2 (en) | 2008-10-23 | 2013-05-28 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
US10485139B2 (en) | 2015-09-01 | 2019-11-19 | Rohm Co., Ltd. | Power module, thermal dissipation structure of the power module and contact method of the power module |
Also Published As
Publication number | Publication date |
---|---|
JP4511266B2 (ja) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101996902B (zh) | 半导体器件的制造方法 | |
TWI550741B (zh) | 四方扁平無接腳封裝及其製造方法 | |
JP5893387B2 (ja) | 電子装置及びその製造方法 | |
JP5263895B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
JP2011086705A (ja) | 半導体装置及びその製造方法 | |
US6255742B1 (en) | Semiconductor package incorporating heat dispersion plate inside resin molding | |
JP3384359B2 (ja) | 半導体装置およびその製造方法 | |
JP2009049218A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
CN102956575A (zh) | 封装结构及制造方法 | |
JP2005039206A (ja) | 半導体チップ表面実装方法 | |
JP4511266B2 (ja) | 半導体装置およびその製造方法 | |
JPH11163204A (ja) | 半導体装置及びその実装構造 | |
JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
TWI399838B (zh) | 柱對柱覆晶結構 | |
JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
JP4561969B2 (ja) | 半導体装置 | |
US6953711B2 (en) | Flip chip on lead frame | |
JP4591715B2 (ja) | 半導体装置の製造方法 | |
JP2011049502A (ja) | 半導体装置の実装構造および半導体装置の製造方法 | |
JP2008277594A (ja) | 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム | |
JP2007220940A (ja) | プリント基板及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060713 |
|
A621 | Written request for application examination |
Effective date: 20061106 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090825 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20091022 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100119 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130514 |
|
LAPS | Cancellation because of no payment of annual fees |