JPH10256712A - ボールグリッドアレイパッケージ形半導体部品の実装構造 - Google Patents
ボールグリッドアレイパッケージ形半導体部品の実装構造Info
- Publication number
- JPH10256712A JPH10256712A JP9059142A JP5914297A JPH10256712A JP H10256712 A JPH10256712 A JP H10256712A JP 9059142 A JP9059142 A JP 9059142A JP 5914297 A JP5914297 A JP 5914297A JP H10256712 A JPH10256712 A JP H10256712A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- solder
- type semiconductor
- grid array
- ball grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 はんだ接続部のボイドの発生を防止して接続
の信頼性を向上させる。 【解決手段】 ボールグリッドアレイパッケージ形半導
体部品（ＢＧＡ部品）１１が実装される多層プリント配
線基板１２に、バンプ接続用の表面パッド１８を設ける
と共に、円形のビアホール２０を凹状に形成して内層導
体パターン１５に接続されるビアホールパッド１９を設
ける。パッド１８，１９にクリームはんだを印刷した上
で、ＢＧＡ部品１１をマウントし、その後リフロー炉を
通すことにより、はんだバンプがクリームはんだと一体
化してはんだ接続部１３となる。ビアホール２０の開口
径寸法ａを、クリームはんだが印刷動作に伴いビアホー
ル２０内に印刷方向に順次流れ込んで充填されていく程
度の大きさである１５０〜３００μｍとする。ビアホー
ル２０の深さ寸法ｂを２０〜７０μｍとする。
の信頼性を向上させる。 【解決手段】 ボールグリッドアレイパッケージ形半導
体部品（ＢＧＡ部品）１１が実装される多層プリント配
線基板１２に、バンプ接続用の表面パッド１８を設ける
と共に、円形のビアホール２０を凹状に形成して内層導
体パターン１５に接続されるビアホールパッド１９を設
ける。パッド１８，１９にクリームはんだを印刷した上
で、ＢＧＡ部品１１をマウントし、その後リフロー炉を
通すことにより、はんだバンプがクリームはんだと一体
化してはんだ接続部１３となる。ビアホール２０の開口
径寸法ａを、クリームはんだが印刷動作に伴いビアホー
ル２０内に印刷方向に順次流れ込んで充填されていく程
度の大きさである１５０〜３００μｍとする。ビアホー
ル２０の深さ寸法ｂを２０〜７０μｍとする。
Description
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイパッケージ形の半導体部品を、凹状のビアホールを
含むパッドを有する多層プリント配線基板に実装する構
造を改良したボールグリッドアレイパッケージ形半導体
部品の実装構造に関する。
レイパッケージ形の半導体部品を、凹状のビアホールを
含むパッドを有する多層プリント配線基板に実装する構
造を改良したボールグリッドアレイパッケージ形半導体
部品の実装構造に関する。
【０００２】
【発明が解決しようとする課題】ボールグリッドアレイ
パッケージ形半導体部品の実装構造としては、例えば特
開平８−１６２７６７号公報に示されるものがある。即
ち、図６に示すように、ボールグリッドアレイパッケー
ジ形の半導体部品１は、パッケージの実装面（図で下
面）にボール状の複数個のはんだバンプ（後にはんだ接
続部２となる）をグリッド状に有している。一方、プリ
ント配線基板３の実装位置には、前記はんだバンプに対
応してバンプ接続用のパッド４，５が設けられている。
このとき、外側に位置するパッド４はプリント配線基板
３の表面の導体パターン（図示せず）に連続され、内側
に位置するパッド５は、断面Ｕ字状のいわゆる凹状ビア
ホール６を介して内層導体パターン７に接続されてい
る。
パッケージ形半導体部品の実装構造としては、例えば特
開平８−１６２７６７号公報に示されるものがある。即
ち、図６に示すように、ボールグリッドアレイパッケー
ジ形の半導体部品１は、パッケージの実装面（図で下
面）にボール状の複数個のはんだバンプ（後にはんだ接
続部２となる）をグリッド状に有している。一方、プリ
ント配線基板３の実装位置には、前記はんだバンプに対
応してバンプ接続用のパッド４，５が設けられている。
このとき、外側に位置するパッド４はプリント配線基板
３の表面の導体パターン（図示せず）に連続され、内側
に位置するパッド５は、断面Ｕ字状のいわゆる凹状ビア
ホール６を介して内層導体パターン７に接続されてい
る。
【０００３】そして、半導体部品１を実装するにあたっ
ては、プリント配線基板３のパッド４，５に対して、ペ
ースト状のクリームはんだ８（図７参照）を印刷した上
で半導体部品１をマウントし、その後リフロー炉を通す
ことにより、はんだが溶融，硬化してはんだ接続部２と
なり、もってプリント配線基板３に対する半導体部品１
の電気的，物理的接続がなされるのである。尚、上記ビ
アホール６は、直径寸法が例えば７０〜１００μｍ、深
さ寸法が７０〜１００μｍの円形状に形成されていた。
ては、プリント配線基板３のパッド４，５に対して、ペ
ースト状のクリームはんだ８（図７参照）を印刷した上
で半導体部品１をマウントし、その後リフロー炉を通す
ことにより、はんだが溶融，硬化してはんだ接続部２と
なり、もってプリント配線基板３に対する半導体部品１
の電気的，物理的接続がなされるのである。尚、上記ビ
アホール６は、直径寸法が例えば７０〜１００μｍ、深
さ寸法が７０〜１００μｍの円形状に形成されていた。
【０００４】しかしながら、上記従来の実装構造では、
ビアホール６部分のはんだ接続部２内にボイドＢが含ま
れてしまう問題が生じていた。このようにはんだ接続部
２内にボイドＢが生ずると、接続の信頼性が低下してし
まう不具合を招く。本発明者の研究によれば、はんだ接
続部２内にボイドＢが生ずる要因は、次のようなメカニ
ズムによるものと考えられる。
ビアホール６部分のはんだ接続部２内にボイドＢが含ま
れてしまう問題が生じていた。このようにはんだ接続部
２内にボイドＢが生ずると、接続の信頼性が低下してし
まう不具合を招く。本発明者の研究によれば、はんだ接
続部２内にボイドＢが生ずる要因は、次のようなメカニ
ズムによるものと考えられる。
【０００５】即ち、図７はクリームはんだ８の印刷時の
様子を順に示しており、プリント配線基板３上にメタル
マスク９が密着され、スキージ１０がそのメタルマスク
９の上面を矢印Ａ方向に移動されることにより、メタル
マスク９上に供給されたクリームはんだ８が、透孔９ａ
を通して基板３（パッド５）上に塗布され、その後メタ
ルマスク９が上昇されるようになっている。
様子を順に示しており、プリント配線基板３上にメタル
マスク９が密着され、スキージ１０がそのメタルマスク
９の上面を矢印Ａ方向に移動されることにより、メタル
マスク９上に供給されたクリームはんだ８が、透孔９ａ
を通して基板３（パッド５）上に塗布され、その後メタ
ルマスク９が上昇されるようになっている。
【０００６】ところが、クリームはんだ８がメタルマス
ク９の透孔９ａを通って塗布される際に、そのクリーム
はんだ８がビアホール６の開口部全体を一気に塞ぐよう
にしながら供給されることになり（（ａ）参照）、ビア
ホール６内に空気（気泡）が閉じ込められた状態でクリ
ームはんだ８により蓋がされた形態となる（（ｂ），
（ｃ）参照）。そして、ビアホール６内に残った空気
が、その後のリフローの工程ではんだ接続部２内を移動
してボイドＢとなるのである。
ク９の透孔９ａを通って塗布される際に、そのクリーム
はんだ８がビアホール６の開口部全体を一気に塞ぐよう
にしながら供給されることになり（（ａ）参照）、ビア
ホール６内に空気（気泡）が閉じ込められた状態でクリ
ームはんだ８により蓋がされた形態となる（（ｂ），
（ｃ）参照）。そして、ビアホール６内に残った空気
が、その後のリフローの工程ではんだ接続部２内を移動
してボイドＢとなるのである。
【０００７】本発明は上記事情に鑑みてなされたもの
で、その目的は、はんだ接続部のボイドの発生を防止で
きて接続の信頼性を向上させることができるボールグリ
ッドアレイパッケージ形半導体部品の実装構造を提供す
るにある。
で、その目的は、はんだ接続部のボイドの発生を防止で
きて接続の信頼性を向上させることができるボールグリ
ッドアレイパッケージ形半導体部品の実装構造を提供す
るにある。
【０００８】
【課題を解決するための手段】従来構成において、はん
だ印刷時にビアホール内にボイドの要因となる空気が閉
じ込められる原因は、はんだの粘度や表面張力に対し
て、ビアホールの開口部の径寸法が小さすぎるため、本
来ビアホール内に空気を追い出しながら流れ込むべきは
んだが、ビアホールの開口部全体を一気に塞いでしまう
からと考えられる。本発明者は、上記のような知見に基
づいて試験，研究を重ね、ビアホールの構成を改良する
ことにより、はんだの流れ込みを改善することができる
ことを確認したのである。
だ印刷時にビアホール内にボイドの要因となる空気が閉
じ込められる原因は、はんだの粘度や表面張力に対し
て、ビアホールの開口部の径寸法が小さすぎるため、本
来ビアホール内に空気を追い出しながら流れ込むべきは
んだが、ビアホールの開口部全体を一気に塞いでしまう
からと考えられる。本発明者は、上記のような知見に基
づいて試験，研究を重ね、ビアホールの構成を改良する
ことにより、はんだの流れ込みを改善することができる
ことを確認したのである。
【０００９】即ち、本発明の請求項１のボールグリッド
アレイパッケージ形半導体部品の実装構造は、ボールグ
リッドアレイパッケージ形の半導体部品を、凹状のビア
ホールを含むバンプ接続用のパッドを有する多層プリン
ト配線基板に対して、前記パッドに印刷されたはんだを
介して実装する構造にあって、前記ビアホールの開口径
を、はんだ印刷動作に伴いはんだが該ビアホール内に印
刷方向に順次流れ込んで充填されていく程度の大きさと
したところに特徴を有する。
アレイパッケージ形半導体部品の実装構造は、ボールグ
リッドアレイパッケージ形の半導体部品を、凹状のビア
ホールを含むバンプ接続用のパッドを有する多層プリン
ト配線基板に対して、前記パッドに印刷されたはんだを
介して実装する構造にあって、前記ビアホールの開口径
を、はんだ印刷動作に伴いはんだが該ビアホール内に印
刷方向に順次流れ込んで充填されていく程度の大きさと
したところに特徴を有する。
【００１０】これによれば、ビアホールの開口径の改善
により、はんだ印刷時に、はんだがビアホール内に空気
を追い出しながら順次流れ込んで充填されていくので、
ビアホール内に空気の残存がない状態で半導体部品を実
装することができる。しかも、ビアホールの開口径の調
整を行うだけで済むので、構成が複雑化したり、工程が
増加したり、はんだ等に特殊な材料を採用したりするこ
となく済ませることができる。
により、はんだ印刷時に、はんだがビアホール内に空気
を追い出しながら順次流れ込んで充填されていくので、
ビアホール内に空気の残存がない状態で半導体部品を実
装することができる。しかも、ビアホールの開口径の調
整を行うだけで済むので、構成が複雑化したり、工程が
増加したり、はんだ等に特殊な材料を採用したりするこ
となく済ませることができる。
【００１１】従って、本発明によれば、はんだ印刷時に
ビアホール内に空気が残存することを防止することがで
き、この結果、はんだ接続部のボイドの発生を防止でき
て接続の信頼性を向上させることができるという優れた
効果を得ることができる。しかも、そのための構成を極
めて簡単に済ませることができるものである。
ビアホール内に空気が残存することを防止することがで
き、この結果、はんだ接続部のボイドの発生を防止でき
て接続の信頼性を向上させることができるという優れた
効果を得ることができる。しかも、そのための構成を極
めて簡単に済ませることができるものである。
【００１２】この場合、さらなる本発明者の研究によれ
ば、上記ビアホールの最も好ましい開口径寸法は、１５
０〜３００μｍの範囲であることが確認された（請求項
２の発明）。上記した所期の作用，効果を得るために
は、開口径を１５０μｍ以上とすることが望ましく、ま
た、径大とするほど空気の残存防止に効果的となるもの
の、あまりに大きくするとパッド自体を大きくせざるを
得なくなるなるため、それらとの関連から、開口径寸法
は３００μｍを越えないことが望ましい。
ば、上記ビアホールの最も好ましい開口径寸法は、１５
０〜３００μｍの範囲であることが確認された（請求項
２の発明）。上記した所期の作用，効果を得るために
は、開口径を１５０μｍ以上とすることが望ましく、ま
た、径大とするほど空気の残存防止に効果的となるもの
の、あまりに大きくするとパッド自体を大きくせざるを
得なくなるなるため、それらとの関連から、開口径寸法
は３００μｍを越えないことが望ましい。
【００１３】また、はんだ印刷時のビアホール内の空気
の残存しやすさは、ビアホールの深さにも関連してお
り、浅い方が、はんだの充填がよりスムーズとなって空
気の残存を防止できる。本発明者の研究では、ビアホー
ルの深さ寸法を、２０〜７０μｍとすることが望ましい
（請求項３の発明）。深さ寸法を７０μｍ以下とするこ
とにより、所期の作用，効果を得ることができる。他
方、あまり浅くすることは、内層導体パターンと表層の
導体パターンとの絶縁性が低下してしまうため、絶縁性
確保のためには２０μｍ以上の深さ寸法に止めることが
適当である。
の残存しやすさは、ビアホールの深さにも関連してお
り、浅い方が、はんだの充填がよりスムーズとなって空
気の残存を防止できる。本発明者の研究では、ビアホー
ルの深さ寸法を、２０〜７０μｍとすることが望ましい
（請求項３の発明）。深さ寸法を７０μｍ以下とするこ
とにより、所期の作用，効果を得ることができる。他
方、あまり浅くすることは、内層導体パターンと表層の
導体パターンとの絶縁性が低下してしまうため、絶縁性
確保のためには２０μｍ以上の深さ寸法に止めることが
適当である。
【００１４】さらには、ビアホールを、深さ方向に次第
に縮径するテーパ状に形成することもできる（請求項４
の発明）。これによれば、はんだは、ビアホールの内壁
部の斜面を流れ込むようになるので、ビアホール内から
空気を一層追い出しやすくなり、充填性がより向上す
る。また、その際の、ビアホールの底部の径寸法は剥離
強度確保のために７０〜１５０μｍとすることが望まし
い。
に縮径するテーパ状に形成することもできる（請求項４
の発明）。これによれば、はんだは、ビアホールの内壁
部の斜面を流れ込むようになるので、ビアホール内から
空気を一層追い出しやすくなり、充填性がより向上す
る。また、その際の、ビアホールの底部の径寸法は剥離
強度確保のために７０〜１５０μｍとすることが望まし
い。
【００１５】そして、ビアホールは円形に形成されるこ
とが通常であるが、ビアホールを楕円形状に形成するこ
とも可能であり（請求項５の発明）、これにより、はん
だのビアホール内への入り込み性を改善することができ
る。
とが通常であるが、ビアホールを楕円形状に形成するこ
とも可能であり（請求項５の発明）、これにより、はん
だのビアホール内への入り込み性を改善することができ
る。
【００１６】
【発明の実施の形態】以下、本発明の第１の実施例（請
求項１，２，３に対応）について、図１ないし図３を参
照しながら説明する。図１は、ボールグリッドアレイパ
ッケージ形半導体部品１１（以下、ＢＧＡ部品１１と省
略する）を、多層プリント配線基板１２に実装した様子
を示している。前記ＢＧＡ部品１１は、周知のように、
パッケージ１１ａの実装面（図で下面）に、ボール状の
複数個のはんだバンプ（後にはんだ接続部１３となる）
をグリッド状に有して構成されている。
求項１，２，３に対応）について、図１ないし図３を参
照しながら説明する。図１は、ボールグリッドアレイパ
ッケージ形半導体部品１１（以下、ＢＧＡ部品１１と省
略する）を、多層プリント配線基板１２に実装した様子
を示している。前記ＢＧＡ部品１１は、周知のように、
パッケージ１１ａの実装面（図で下面）に、ボール状の
複数個のはんだバンプ（後にはんだ接続部１３となる）
をグリッド状に有して構成されている。
【００１７】これに対し、前記多層プリント配線基板１
２は、表面部に表面導体パターン（図示せず）を有して
いると共に、薄い絶縁層１４を介して埋込まれた形態に
内層導体パターン１５を有して構成されている。また、
多層プリント配線基板１２の裏面側にも、裏面側導体パ
ターン１６及び第２内層導体パターン１７が設けられて
いる。尚、この多層プリント配線基板１２の表裏両面部
は、必要部分（後述するパッド等）を除いて、図示しな
いソルダレジストにより覆われるようになっている。
２は、表面部に表面導体パターン（図示せず）を有して
いると共に、薄い絶縁層１４を介して埋込まれた形態に
内層導体パターン１５を有して構成されている。また、
多層プリント配線基板１２の裏面側にも、裏面側導体パ
ターン１６及び第２内層導体パターン１７が設けられて
いる。尚、この多層プリント配線基板１２の表裏両面部
は、必要部分（後述するパッド等）を除いて、図示しな
いソルダレジストにより覆われるようになっている。
【００１８】さて、この多層プリント配線基板１２の表
面のうち前記ＢＧＡ部品１１が実装される部位には、前
記はんだバンプに対応して複数個のバンプ接続用のパッ
ド１８，１９が設けられる。そのうち外側（図１で左
側）に位置する表面パッド１８は、例えば直径３００μ
ｍ程度の円形状に形成され、前記表面導体パターンに接
続された形態に一体に設けられている。
面のうち前記ＢＧＡ部品１１が実装される部位には、前
記はんだバンプに対応して複数個のバンプ接続用のパッ
ド１８，１９が設けられる。そのうち外側（図１で左
側）に位置する表面パッド１８は、例えば直径３００μ
ｍ程度の円形状に形成され、前記表面導体パターンに接
続された形態に一体に設けられている。
【００１９】そして、この多層プリント配線基板１２の
表面のうちＢＧＡ部品１１の内側のはんだバンプに対応
した位置には、図２にも示すように、絶縁層１４を貫通
するように円形の凹状のビアホール２０が形成され、そ
のビアホール２０を覆うようにビアホールパッド１９が
設けられている。このビアホールパッド１９は、前記ビ
アホール２０の上端開口部の周囲部、内周面部、底面部
に連続した形態でメッキを施すことにより、いわば有底
円筒容器状に形成され、その底部が前記内層導体パター
ン１５に物理的，電気的に接続されている。この場合、
内層導体パターン１５に対するビアホールパッド１９の
剥離強度は十分に高いものとなる。
表面のうちＢＧＡ部品１１の内側のはんだバンプに対応
した位置には、図２にも示すように、絶縁層１４を貫通
するように円形の凹状のビアホール２０が形成され、そ
のビアホール２０を覆うようにビアホールパッド１９が
設けられている。このビアホールパッド１９は、前記ビ
アホール２０の上端開口部の周囲部、内周面部、底面部
に連続した形態でメッキを施すことにより、いわば有底
円筒容器状に形成され、その底部が前記内層導体パター
ン１５に物理的，電気的に接続されている。この場合、
内層導体パターン１５に対するビアホールパッド１９の
剥離強度は十分に高いものとなる。
【００２０】前記表面パッド１８及びビアホールパッド
１９には、後述するようにペースト状のクリームはんだ
２１（図３参照）が印刷される。そして、その上でＢＧ
Ａ部品１１が、パッド１８，１９とはんだバンプとの位
置合せ状態に多層プリント配線基板１２表面にマウント
され、その後図示しないリフロー炉を通されることによ
り、はんだバンプのはんだが溶融しクリームはんだ２１
と一体化して硬化することにより、はんだ接続部１３と
なり、もって多層プリント配線基板１２に対するＢＧＡ
部品１１の電気的，物理的接続がなされるようになって
いる。
１９には、後述するようにペースト状のクリームはんだ
２１（図３参照）が印刷される。そして、その上でＢＧ
Ａ部品１１が、パッド１８，１９とはんだバンプとの位
置合せ状態に多層プリント配線基板１２表面にマウント
され、その後図示しないリフロー炉を通されることによ
り、はんだバンプのはんだが溶融しクリームはんだ２１
と一体化して硬化することにより、はんだ接続部１３と
なり、もって多層プリント配線基板１２に対するＢＧＡ
部品１１の電気的，物理的接続がなされるようになって
いる。
【００２１】このとき、本実施例では、前記ビアホール
２０は、その開口径が、前記クリームはんだ２１の印刷
動作に伴い該クリームはんだ２１がビアホール２０内に
印刷方向に順次流れ込んで充填されていく程度の大きさ
とされている。より具体的には、ビアホール２０の径寸
法ａは１５０〜３００μｍ、深さ寸法ｂは２０〜７０μ
ｍ、ビアホールパッド１９の外径寸法ｃ（図２参照）は
約３００μｍとされている。
２０は、その開口径が、前記クリームはんだ２１の印刷
動作に伴い該クリームはんだ２１がビアホール２０内に
印刷方向に順次流れ込んで充填されていく程度の大きさ
とされている。より具体的には、ビアホール２０の径寸
法ａは１５０〜３００μｍ、深さ寸法ｂは２０〜７０μ
ｍ、ビアホールパッド１９の外径寸法ｃ（図２参照）は
約３００μｍとされている。
【００２２】次に、上記構成の作用について、図３も参
照して述べる。図３は、多層プリント配線基板１２に対
するクリームはんだ２１の印刷時の様子を順に示してい
る。図３（ａ）に示すように、多層プリント配線基板１
２の上面には、前記バンプ１８，１９に対応した透孔２
２ａが形成されたメタルマスク２２が密着される。そし
て、メタルマスク２２上にクリームはんだ２１が供給さ
れた状態で、スキージ２３がそのメタルマスク２２の上
面を矢印Ａ方向（図３で左から右に向けて）に摺動しな
がら移動する。
照して述べる。図３は、多層プリント配線基板１２に対
するクリームはんだ２１の印刷時の様子を順に示してい
る。図３（ａ）に示すように、多層プリント配線基板１
２の上面には、前記バンプ１８，１９に対応した透孔２
２ａが形成されたメタルマスク２２が密着される。そし
て、メタルマスク２２上にクリームはんだ２１が供給さ
れた状態で、スキージ２３がそのメタルマスク２２の上
面を矢印Ａ方向（図３で左から右に向けて）に摺動しな
がら移動する。
【００２３】これにより、図３（ｂ）に示すように、ク
リームはんだ２１が、透孔２２ａを通して下方に押出さ
れ、ビアホール２０内及び透孔２２ａ内に充填された形
態となる。この後、図３（ｃ）に示すように、メタルマ
スク２２が上昇されることにより、クリームはんだ２１
が、多層プリント配線基板１２のパッド１９上に盛上が
った状態に印刷されるようになるのである。しかる後、
この多層プリント配線基板１２上に、上述のようにＢＧ
Ａ部品１１が実装されるのである。
リームはんだ２１が、透孔２２ａを通して下方に押出さ
れ、ビアホール２０内及び透孔２２ａ内に充填された形
態となる。この後、図３（ｃ）に示すように、メタルマ
スク２２が上昇されることにより、クリームはんだ２１
が、多層プリント配線基板１２のパッド１９上に盛上が
った状態に印刷されるようになるのである。しかる後、
この多層プリント配線基板１２上に、上述のようにＢＧ
Ａ部品１１が実装されるのである。
【００２４】しかして、このとき、従来例で述べたよう
に、ビアホール２０内に空気（気泡）が閉じ込められた
状態でクリームはんだ２１が印刷されると、残存した空
気によりはんだ接続部１３内にボイドが生ずるといった
虞がある。ところが、本実施例では、ビアホール２０の
径寸法ａを、従来の７０〜１００μｍに対して比較的大
きく（１５０〜３００μｍ）したので、図３（ａ），
（ｂ）に示すように、クリームはんだ２１がビアホール
２０の開口部全体を一気に塞いで蓋をすることはなく、
クリームはんだ２１がビアホール２０内の空気を追い出
しながら順次流れ込んで充填されていくので、ビアホー
ル２０内に空気が残存することが防止されるのである。
に、ビアホール２０内に空気（気泡）が閉じ込められた
状態でクリームはんだ２１が印刷されると、残存した空
気によりはんだ接続部１３内にボイドが生ずるといった
虞がある。ところが、本実施例では、ビアホール２０の
径寸法ａを、従来の７０〜１００μｍに対して比較的大
きく（１５０〜３００μｍ）したので、図３（ａ），
（ｂ）に示すように、クリームはんだ２１がビアホール
２０の開口部全体を一気に塞いで蓋をすることはなく、
クリームはんだ２１がビアホール２０内の空気を追い出
しながら順次流れ込んで充填されていくので、ビアホー
ル２０内に空気が残存することが防止されるのである。
【００２５】この場合、本発明者等の研究によれば、ビ
アホール２０の最も好ましい開口径寸法ａは、１５０〜
３００μｍの範囲であることが確認された。開口径を１
５０μｍ以上とすることにより、クリームはんだ２１を
順次充填させることができ、そして、径大とするほど空
気の残存防止に効果的となるものの、ビアホールパッド
１９の外径を大きくすることは望ましくないので、開口
径寸法は３００μｍを越えないことが好ましいのであ
る。
アホール２０の最も好ましい開口径寸法ａは、１５０〜
３００μｍの範囲であることが確認された。開口径を１
５０μｍ以上とすることにより、クリームはんだ２１を
順次充填させることができ、そして、径大とするほど空
気の残存防止に効果的となるものの、ビアホールパッド
１９の外径を大きくすることは望ましくないので、開口
径寸法は３００μｍを越えないことが好ましいのであ
る。
【００２６】また、ビアホール２０内の空気の残存のし
やすさは、ビアホール２０の深さにも関連しており、浅
い方がクリームはんだ２１が充填しやすくなる。本発明
者等の研究では、ビアホール２０の深さ寸法ｂを、２０
〜７０μｍとすることが望ましい。深さ寸法ｂを７０μ
ｍ以下とすることにより、クリームはんだ２１の充填が
良好に行われ、他方、内層導体パターン１５と表層の導
体パターンとの絶縁性を確保するためには、深さ寸法ｂ
を２０μｍ以上に止めることが適切である。
やすさは、ビアホール２０の深さにも関連しており、浅
い方がクリームはんだ２１が充填しやすくなる。本発明
者等の研究では、ビアホール２０の深さ寸法ｂを、２０
〜７０μｍとすることが望ましい。深さ寸法ｂを７０μ
ｍ以下とすることにより、クリームはんだ２１の充填が
良好に行われ、他方、内層導体パターン１５と表層の導
体パターンとの絶縁性を確保するためには、深さ寸法ｂ
を２０μｍ以上に止めることが適切である。
【００２７】このように本実施例によれば、はんだ接続
部３にボイドＢが発生する虞のあった従来のものと異な
り、多層プリント配線基板１２のビアホール２０の構造
の改善により、クリームはんだ２１の印刷時のビアホー
ル２０内の空気の残存を防止することができる。従っ
て、ＢＧＡ部品１１を実装した際にはんだ接続部１３に
ボイドが発生することを防止でき、ひいては接続の信頼
性を向上させることができるという優れた効果を奏する
ものである。しかも、ビアホール２０の開口径寸法ａの
調整を行うだけで済むので、構成が複雑化したり、工程
が増加したり、はんだ等に特殊な材料を採用したりする
ことなく済ませることができ、流れ込み性改善のための
構成を極めて簡単に済ませることができるものである。
部３にボイドＢが発生する虞のあった従来のものと異な
り、多層プリント配線基板１２のビアホール２０の構造
の改善により、クリームはんだ２１の印刷時のビアホー
ル２０内の空気の残存を防止することができる。従っ
て、ＢＧＡ部品１１を実装した際にはんだ接続部１３に
ボイドが発生することを防止でき、ひいては接続の信頼
性を向上させることができるという優れた効果を奏する
ものである。しかも、ビアホール２０の開口径寸法ａの
調整を行うだけで済むので、構成が複雑化したり、工程
が増加したり、はんだ等に特殊な材料を採用したりする
ことなく済ませることができ、流れ込み性改善のための
構成を極めて簡単に済ませることができるものである。
【００２８】図４は、本発明の第２の実施例（請求項４
に対応）を示すものである。この実施例が上記第１の実
施例と異なるところは、ビアホール３１の形状を、深さ
方向に次第に縮径するテーパ状に形成した点にある。従
って、ビアホールパッド３２は、ビアホール３１の上端
開口部の周囲部、テーパ面（傾斜面）状の内周面部、底
面部に連続した形態とされ、その底部が内層導体パター
ン１５に物理的，電気的に接続されている。
に対応）を示すものである。この実施例が上記第１の実
施例と異なるところは、ビアホール３１の形状を、深さ
方向に次第に縮径するテーパ状に形成した点にある。従
って、ビアホールパッド３２は、ビアホール３１の上端
開口部の周囲部、テーパ面（傾斜面）状の内周面部、底
面部に連続した形態とされ、その底部が内層導体パター
ン１５に物理的，電気的に接続されている。
【００２９】この場合、前記ビアホールパッド３２の外
径寸法ｃは約３００μｍ、前記ビアホール３１の上端の
開口径寸法ａはやはり１５０〜３００μｍ、深さ寸法ｂ
は２０〜７０μｍとされ、底部の径寸法ｄは７０〜１５
０μｍとされている。これにより、ビアホール３１の内
周面部が下降傾斜する傾斜面（テーパ面）とされ、ま
た、内層導体パターン１５に対するビアホールパッド３
２の接続面の剥離強度は十分に確保される。
径寸法ｃは約３００μｍ、前記ビアホール３１の上端の
開口径寸法ａはやはり１５０〜３００μｍ、深さ寸法ｂ
は２０〜７０μｍとされ、底部の径寸法ｄは７０〜１５
０μｍとされている。これにより、ビアホール３１の内
周面部が下降傾斜する傾斜面（テーパ面）とされ、ま
た、内層導体パターン１５に対するビアホールパッド３
２の接続面の剥離強度は十分に確保される。
【００３０】かかる構成によれば、ビアホール３１の開
口径を大きくしたことにより、上記第１の実施例と同様
に、クリームはんだ２１の印刷時のビアホール２０内の
空気の残存を防止することができてはんだ接続部１３の
ボイドの発生を防止することができ、接続の信頼性を向
上させることができる。そして、クリームはんだ２１
は、その印刷時においてビアホール３１の内壁部の斜面
を流れ込むようになるので、ビアホール３１内の隅々ま
でクリームはんだ２１を充填させやすくなり、充填性が
より一層向上するのである。
口径を大きくしたことにより、上記第１の実施例と同様
に、クリームはんだ２１の印刷時のビアホール２０内の
空気の残存を防止することができてはんだ接続部１３の
ボイドの発生を防止することができ、接続の信頼性を向
上させることができる。そして、クリームはんだ２１
は、その印刷時においてビアホール３１の内壁部の斜面
を流れ込むようになるので、ビアホール３１内の隅々ま
でクリームはんだ２１を充填させやすくなり、充填性が
より一層向上するのである。
【００３１】図５は、本発明の第３の実施例を示すもの
である。この実施例においては、ビアホールパッド３３
の外形は上記第１の実施例などと同様の円形であるもの
の、ビアホール３４を楕円形に形成したものである。こ
れによれば、クリームはんだ２１の印刷時のビアホール
３４内への入り込み性を更に改善することができるもの
である。その他、本発明は上記した各実施例に限定され
るものではなく、要旨を逸脱しない範囲内で適宜変更し
て実施し得るものである。
である。この実施例においては、ビアホールパッド３３
の外形は上記第１の実施例などと同様の円形であるもの
の、ビアホール３４を楕円形に形成したものである。こ
れによれば、クリームはんだ２１の印刷時のビアホール
３４内への入り込み性を更に改善することができるもの
である。その他、本発明は上記した各実施例に限定され
るものではなく、要旨を逸脱しない範囲内で適宜変更し
て実施し得るものである。
【図１】本発明の第１の実施例を示すもので、実装構造
を示す縦断面図
を示す縦断面図
【図２】バンプ接続用パッド部分の拡大平面図
【図３】クリームはんだの印刷工程を示す図
【図４】本発明の第２の実施例を示す図１相当図
【図５】本発明の第３の実施例を示す図２相当図
【図６】従来例を示す図１相当図
【図７】図３相当図
図面中、１１はボールグリッドアレイパッケージ形半導
体部品、１２は多層プリント配線基板、１３ははんだ接
続部、１４は絶縁層、１５は内層導体パターン、１８は
表面パッド、１９，３２，３３はビアホールパッド、２
０，３１，３４はビアホール、２１はクリームはんだを
示す。
体部品、１２は多層プリント配線基板、１３ははんだ接
続部、１４は絶縁層、１５は内層導体パターン、１８は
表面パッド、１９，３２，３３はビアホールパッド、２
０，３１，３４はビアホール、２１はクリームはんだを
示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹本 雅宣 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 近藤 宏司 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内
Claims (5)
- 【請求項１】 ボールグリッドアレイパッケージ形の半
導体部品を、凹状のビアホールを含むバンプ接続用のパ
ッドを有する多層プリント配線基板に対して、前記パッ
ドに印刷されたはんだを介して実装する構造であって、 前記ビアホールの開口径を、はんだ印刷動作に伴いはん
だが該ビアホール内に印刷方向に順次流れ込んで充填さ
れていく程度の大きさとしたことを特徴とするボールグ
リッドアレイパッケージ形半導体部品の実装構造。 - 【請求項２】 前記ビアホールの開口径寸法は、１５０
〜３００μｍであることを特徴とする請求項１記載のボ
ールグリッドアレイパッケージ形半導体部品の実装構
造。 - 【請求項３】 前記ビアホールの深さ寸法は、２０〜７
０μｍであることを特徴とする請求項１又は２記載のボ
ールグリッドアレイパッケージ形半導体部品の実装構
造。 - 【請求項４】 前記ビアホールは、深さ方向に次第に縮
径するテーパ状に形成され、そのビアホールの底部の径
寸法は７０〜１５０μｍとされていることを特徴とする
請求項１ないし３のいずれかに記載のボールグリッドア
レイパッケージ形半導体部品の実装構造。 - 【請求項５】 前記ビアホールは楕円形状に形成されて
いることを特徴とする請求項１記載のボールグリッドア
レイパッケージ形半導体部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9059142A JPH10256712A (ja) | 1997-03-13 | 1997-03-13 | ボールグリッドアレイパッケージ形半導体部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9059142A JPH10256712A (ja) | 1997-03-13 | 1997-03-13 | ボールグリッドアレイパッケージ形半導体部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256712A true JPH10256712A (ja) | 1998-09-25 |
Family
ID=13104792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9059142A Pending JPH10256712A (ja) | 1997-03-13 | 1997-03-13 | ボールグリッドアレイパッケージ形半導体部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256712A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088058A (ja) * | 2005-09-20 | 2007-04-05 | Denso Corp | 多層基板、及びその製造方法 |
| JP2009246300A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 表面実装部品およびその製造方法ならびに実装方法 |
| CN103066051A (zh) * | 2011-10-20 | 2013-04-24 | 先进封装技术私人有限公司 | 封装基板及其制作工艺、半导体元件封装结构及制作工艺 |
| US8815731B2 (en) | 2010-07-01 | 2014-08-26 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
-
1997
- 1997-03-13 JP JP9059142A patent/JPH10256712A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088058A (ja) * | 2005-09-20 | 2007-04-05 | Denso Corp | 多層基板、及びその製造方法 |
| JP2009246300A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 表面実装部品およびその製造方法ならびに実装方法 |
| US8815731B2 (en) | 2010-07-01 | 2014-08-26 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
| CN103066051A (zh) * | 2011-10-20 | 2013-04-24 | 先进封装技术私人有限公司 | 封装基板及其制作工艺、半导体元件封装结构及制作工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710071A (en) | Process for underfilling a flip-chip semiconductor device | |
| US6734557B2 (en) | Semiconductor device | |
| KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
| JP3277996B2 (ja) | 回路装置、その製造方法 | |
| US7378731B2 (en) | Heat spreader and package structure utilizing the same | |
| US6979636B1 (en) | Method for forming heightened solder bumps on circuit boards | |
| JP2919456B2 (ja) | 半導体パッケージの印刷回路基板実装構造 | |
| US5736789A (en) | Ball grid array casing for integrated circuits | |
| JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
| JP2007059767A (ja) | アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法 | |
| US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
| JPH11186322A (ja) | フリップチップ実装用基板及びフリップチップ実装構造 | |
| JPH11312711A (ja) | 電子部品の接続方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP2001230513A (ja) | プリント基板及びその製造方法 | |
| JPH07193346A (ja) | 電気接点および電気接点の作成方法 | |
| JPH10256712A (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JP4397111B2 (ja) | チップサイズパッケージ | |
| JP4457879B2 (ja) | プリント基板の製造方法 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2004200539A (ja) | 部品の接続端子及び電子機器 | |
| JPH10313170A (ja) | 配線基板 | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 |