JP2004200539A - 部品の接続端子及び電子機器 - Google Patents

部品の接続端子及び電子機器 Download PDF

Info

Publication number
JP2004200539A
JP2004200539A JP2002369253A JP2002369253A JP2004200539A JP 2004200539 A JP2004200539 A JP 2004200539A JP 2002369253 A JP2002369253 A JP 2002369253A JP 2002369253 A JP2002369253 A JP 2002369253A JP 2004200539 A JP2004200539 A JP 2004200539A
Authority
JP
Japan
Prior art keywords
solder
wiring board
printed wiring
connection
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002369253A
Other languages
English (en)
Inventor
Kenji Kaji
健二 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002369253A priority Critical patent/JP2004200539A/ja
Publication of JP2004200539A publication Critical patent/JP2004200539A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明は、十分な半田を供給することが可能となり、プリント配線板の接続パッドと確実に接続できる部品の接続端子及びその電子機器を提供することを目的とする。
【解決手段】本発明では、所定の部品に一端が固定され、他端がプリント配線基板上のパッドに半田付けされる部品の接続端子に於いて、プリント配線基板上のパッドに接続される接続部を有し、前記接続部は、前記プリント配線基板上のパッドに実装接続する際、前記パッド上に塗布された半田の流れを制御する半田付け溜まり部とを具備することを特徴とする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、部品の半田付け技術に係わり、特に、部品の接続端子をプリント配線基板上の接続パッドに半田付けする実装技術に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化・高密度化に伴い、プリント配線基板に搭載されるコネクタや半導体ＩＣ等の部品の表面実装用端子も狭ピッチされ、小型化・高密度化している（例えば、特許文献１の図２乃至図３参照）。
【０００３】
この種の表面実装用端子は、プレス打ち抜きと曲げ加工とにより形成されており、一端側が部品本体に固定される付け根部を成すと共に、これにより降下して延在する中間部を有し、且つ、この中間部より延在する他端部が半田付けによってプリント配線基板の所定の接続パッドに実装接続される接続部としての板片状の平坦部を形成している。ここで、平坦部は、プリント配線基板の面に対して略平行になっている。この表面実装端子の平坦部をプリント配線基板の接続パッドに対して実装接続する場合、従来では、プリント配線基板の接続パッドに予めクリーム半田を塗布し、この表面実装端子の平坦部を当該パッド上に仮配置した状態でリフロー炉により加熱して、半田を融解して平坦部の周辺にフィレット形成された半田接続部により電子部品の表面実装端子をプリント配線基板上に実装接続の状態としている。
【０００４】
【特許文献１】
特開２００１−１０２７３８号公報
【０００５】
【発明が解決しようとする課題】
上記した従来技術では、部品の接続端子が主に金でメッキされている場合、平坦部の周辺にフィレット形成された半田がリフロー時の半田付け設定により接続端子の上部に這い上がる現象が発生していた。
【０００６】
この為、接続端子の半田接合部に必要な十分な半田量が供給できない不具合が発生し、外部からのストレスにより、接続端子の半田接続部に半田クラックが入り、接続不良を引き起こす原因となっていた。
【０００７】
上部に這い上がる現象を考慮して、接続パッドに半田の量を多めに塗布した場合、昨今の０．５ｍｍ等の狭ピッチ化された表面実装用接続端子に於いては、隣接配置されたパッドとの間で半田のブリッジを形成する。
【０００８】
従って、各端子当たりの半田供給量は正確に供給制御する必要があり、狭ピッチ化された表面実装用端子のように這い上がる現象を発生しやすい状態でリフロー炉により半田接続部を形成する場合、接続信頼性が低下するという問題があった。
【０００９】
そこで、本発明は上記の問題を解決するためになされたものであり、十分な半田を供給することが可能となり、プリント配線板の接続パッドと確実に接続できる部品の接続端子及びその電子機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、所定の部品に一端が固定され、他端がプリント配線基板上のパッドに半田付けされる部品の表面実装端子に於いて、プリント配線基板上のパッドに接続される接続部を有し、接続部は、プリント配線基板上のパッドに実装接続する際、パッド上に塗布された半田の流れを制御する半田付け溜まり部とを具備することを特徴とする。
【００１１】
この様な構成によれば、部品の接続端子に十分な半田を供給することが可能となり、プリント配線板上の接続パッドと確実に接続することが可能となる。
【００１２】
また、本発明の半田付け溜まり部は、プリント配線板上の接続パッドと設置する面に、厚さ方向に凸形状を有することを特徴とする。本発明のプリント配線基板は、前記半田付け溜まり部の位置に対して、深さ方向に凹形状を有する特徴とする。
【００１３】
この様な構成にするからこそ、接続端子に十分な半田を供給することができる。
【００１４】
また、更に、本発明の半田付け溜まり部は、接続部の略中心近傍に配置されることを特徴とする。
【００１５】
また、本発明の半田付け溜まり部の凸形状の厚さは、約０．１ｍｍであることを特徴とする。
【００１６】
本発明の電子機器において、一端が固定された表面実装端子を有する部品と、当該部品の表面実装端子の他端が半田付けされるパッドを有するプリント配線基板と、部品の表面実装端子の他端は、プリント配線基板上のパッドに接続される接続部を有し、接続部はプリント配線基板上のパッドに実装接続する際、パッド上に塗布された半田の流れを制御する半田付け溜まり部とを具備することを特徴とする。
【００１７】
この様な構成にするからこそ、電子機器に実装された部品の接続端子に十分な半田を供給することが可能となり、プリント配線板の接続パッドと確実に接続することが可能となる。
【００１８】
また、本発明の電子機器の半田付け溜まり部は、プリント配線板上の接続パッドと設置する面に、厚さ方向に凸形状を有することを特徴とする。
【００１９】
また、更に、本発明の電子機器の半田付け溜まり部は、接続部の略中心近傍に配置されることを特徴とする。
【００２０】
また、更に、本発明の電子機器のプリント配線基板のパッドは、表面実装用端子の半田溜まり部に対応する位置に深さ方向に凹形状を有する半田流止め用の半田溜まり部を有することを特徴とする。
【００２１】
また、本発明の電子機器の半田溜まり受け部は、プリント配線基板の内部接続レイヤ層上に非貫通ビア上に形成されることを特徴とする。
【００２２】
この様な構成にするからこそ、部品の接続端子を受ける部分の接続パッドを凹形状にすることにより、半田付けエリアを増大させることができ、半田付け強度を向上させることができる。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００２４】
図１は、本発明の一実施形態に係わるコネクタや半導体ＩＣ等の部品の表面実装用端子１０の基本構成を示す。同図（Ａ）は、表面実装用端子１０の外観側面図であり、同図（Ｂ）は、表面実装用端子１０の底面図である。
【００２５】
本発明の一実施形態に係わる表面実装用端子１０は、プレス打ち抜きと曲げ加工とにより形成されており、一端側が図示しない部品本体２０に固定される付け根部１２を成すと共に、これにより降下して延在する中間部１４を有し、且つ、この中間部より延在する他端部が半田付けによってプリント配線基板３０の所定の接続パッド３５に実装接続される接続部１６としてプリント配線板３０上の接続パッド３５と設置する面に凸部１８を形成している。接続部１６は、約０．３ｍｍの厚さを有し、プリント配線基板３０の面に対して略平行になっている。
【００２６】
接続部１６の凸部は、接続部の中心近傍に配置され約０．１ｍｍの厚さを有する半田流止め用の半田溜まり部１８を形成している。前記半田溜まり部１８は、図１（Ｂ）に示すように、表面実装用端子１０の幅に亙って形成されている。
【００２７】
図２は、本発明の一実施形態に係わる表面実装用端子１０における接続部をプリント配線基板の所定の接続パッドに対して実装接続した状態を示す断面側面図を示す。同図（Ａ）は、表面実装用端子１０の接続部１６を所定の接続パッドに仮設置して状態を示す断面側面図であり、同図（Ｂ）は、表面実装用端子１０の接続部１６が実装接続した状態を示す断面側面図である。
【００２８】
この表面実装用端子１０における接続部１６をプリント配線基板３０の所定の接続パッド３５に対して実装接続する場合、予めプリント配線板３０上にクリーム半田３９を塗布しておき、接続部１６を仮設置して状態でリフロー炉にて加熱し、当該クリーム半田を融解して接続部１６の半田溜まり部１８により、表面実装用端子１０と接続パッド３５との間にギャップを確保できる。その結果、半田溜まり部１８の周辺部に半田が溜まり易くなり、表面実装用端子１０の先端Ａ部及び後端Ｂ部に十分な半田を供給することが出来る。
【００２９】
従って、半田溜まり部１８の周辺部で半田の流が規制されて半田上がりが抑制されて接続部１６の周辺底部に安定してフィレット形成された固着半田を得ることが出来る。
【００３０】
本発明のような構成にするからこそ、接続部１６の半田溜まり部１８により半田上がりを抑制でき、表面実装用端子１０への半田上がりや供給された半田を確実に接続に寄与でき、接続不良を防止することが出来る。
【００３１】
また、本発明の一実施形態では、半田溜まり部１８を一つ接続部１６の底面に配置して説明したが、これに限定する必要はなく、半田溜まり部１８の周辺部に半田が溜まり易くなるように、平坦部１６の底面に複数の半田溜まり部１８を配置することも可能である。
【００３２】
次に、図３は、本発明の他の一実施形態に係わる表面実装用端子１０の接続部１６が凹を有する接続パッドに対して実装接続した状態を示す断面側面図を示す。同図（Ａ）は、表面実装用端子１０の接続部１６を所定の接続パッド３５に仮設置して状態を示す断面側面図であり、同図（Ｂ）は、表面実装用端子１０の接続部１６がプリント配線基板のＬ２層と実装接続した状態を示す断面側面図であり、同図（Ｃ）は、表面実装用端子１０の接続部１６がプリント配線基板のＬ３層と実装接続した状態を示す断面側面図である。
【００３３】
本発明の一実施形態に係わる表面実装用端子１０は、図１に示した通り、プリント配線板３０上の接続パッド３５と設置する面に凸部１８を有する板片状の接続部１６を形成し、プリント配線基板３０の面に対して略平行になっている。接続部１６の凸部は、接続部１６の中心近傍に配置され約０．１ｍｍの厚さを有する半田流止め用の半田溜まり部１８を形成している。
【００３４】
本発明の他の一実施形態では、図３（Ａ）に示した通り、プリント配線基板３０は、表面実装用端子１０の半田流止め用の半田溜まり部１８の凸部に対応する位置に深さ方向に凹部３７を有する半田流止め用の半田溜まり受け部３７を有する。非貫通ビアを形成するのと同様に、所定のレーザ、又は、ドリルを使用して、プリント配線基板３０のＬ１層を貫通させ、Ｌ２層直前で止めることで、半田溜まり受け部３７用の穴をプリント配線基板３０のＬ２層上に形成する。図１、又は、図２の接続パッドの形成と同様に、凹部３７が形成されたプリント配線板３０上の所定位置に、約１８ミクロン厚の銅箔と約２５ミクロン厚の無電解メッキ、又は、電解メッキで接続パッドを形成する。
【００３５】
プリント配線基板３０の凹部３７を有する半田流止め用の半田溜まり受け部３７の深さ方向の厚さ及びその大きさは、表面実装用端子１０の半田流止め用の半田溜まり部１８の凸部の厚さより若干深く及び大きく形成されている。
【００３６】
本発明の他の一実施形態における表面実装用端子１０における接続部１６をプリント配線基板３０の所定の接続パッド３５に対して実装接続する場合、表面実装用端子１０の半田流止め用の半田溜まり部１８に対応する位置に凹部３７が形成されたプリント配線板３０上に予めクリーム半田を塗布する。次に、接続部１６を仮設置して状態でリフロー炉にて加熱し、当該クリーム半田を融解して接続部１６の半田溜まり部１８により、表面実装用端子１０と接続パッド３５との間の半田付け領域をより多く確保できる。
【００３７】
本発明のような構成にするからこそ、半田溜まり部１８の周辺部に半田がより溜まり易くなり、表面実装用端子１０の先端Ｃ部により十分な半田を供給でき、はんだ付けの接続強度をより増加させることが出来る。
【００３８】
また、本発明の別の一実施形態では、図３（Ｂ）の代わりに、図３（Ｃ）に示すとおり、非貫通ビアを形成するのと同様に、所定のレーザやドリルを使用して、プリント配線基板３０のＬ１層とＬ２を貫通し、Ｌ３層直前で止めて、凹部３７をプリント配線基板３０のＬ３層上に形成することもできる。この様な構成にすれば、表面実装用端子１０の先端Ｃ部にさらにより十分な半田を供給でき、はんだ付けの接続強度をされにより増加させることが出来る。この場合、半田溜まり部１８の厚さは、図１の半田溜まり部１８の厚さより大きく形成されている。
【００３９】
次に、図４〜図７を参照して、本発明の一実施形態に係わる部品をプリント配線基板に実装する方法を具体的に説明する。図４は、本発明の一実施形態に係わる部品の断面構造図を示す。図５は、同実施形態に係わるプリント配線基板上の接続パッドにクレーム半田を塗布する印刷工程を示す。図６は、同実施形態に係わるプリント配線基板の接続パッド上にクレーム半田が塗布された状態を示す断面側面図を示す。図７は、同実施形態に係わる部品がプリント配線基板の所定の接続パッドに半田接続された部品の搭載工程を示す。
【００４０】
本発明の一実施形態に係わる表面実装端子を有する電子部品２０は、単結晶珪素からなる半導体チップ２、半導体チップ２を搭載するタブ部３、半導体チップ２と外部機器との間で信号や電源の授受を行う表面実装端子１０、ボンディングワイヤ４、封止部５を備えて構成されている。
【００４１】
半導体チップ２には、ＩＣ、ＬＳＩ等を構築する集積回路が形成されている。半導体チップ２の表面上にはボンディングパッド６が配設されている。ボンディングパッド６にはボンディングワイヤ４の一端側がボンディングされ、ボンディングパッド６とボンディングワイヤ４との間は電気的に接続されている。ボンディングワイヤ４には金線、アルミニウム線、銅線等が使用されている。
【００４２】
タブ部３、表面実装端子１０は同一のリードフレームから切断されており、表面実装端子１０は、切断後に成型されている。表面実装端子１０の封止部５内部に配設された部分は、ボンディングワイヤ４の他端側がボンディングされ、ボンディングワイヤ４との間は電気的に接続されている。
【００４３】
表面実装端子１０の封止部５の外部に引き出された部分は、ガルウイング形状で形成され外部端子として使用されている。表面実装端子１０の表面は、図示しないメッキ膜が覆われている。メッキ膜は、ニッケルを有する合金膜で形成されている。
【００４４】
表面実装端子１０のメッキ膜は、先付けで形成され、封止部５を形成する前にリードフレームの状態において表面実装端子１０の封止部５の外部に引き出された部分の表面に形成される。メッキ膜６は、ニッケルを用い電解めっき法、無電解めっき法、又は、ディプ法で形成され、例えば、１〜２０μｍ程度の薄い膜厚で形成される。
【００４５】
尚、メッキ膜６は封止部５を形成した後に行う後付けで形成することもできる。封止部５は、エポキシ系樹脂で形成された樹脂パッケージで形成されている。
【００４６】
一方、プリント配線基板３０は、接続パッド３５と図示しない配線を配設している。プリント配線基板３０には、マザーボード、ドータボード、ベビーボード、フレキシブル基板の各種プリント配線基板が含まれる。プリント配線基板３０は、本発明の一実施形態においては、エポキシ系樹脂、又は、ポリイミド系樹脂で形成されている。接続パッド３５は、銅線膜で形成されている。
【００４７】
表面実装端子１０の封止部５の外部に引き出された部分とプリント配線基板３０の接続パッド３５との間は、クレーム半田３９により電気的に接続され、且つ、機械的に接合される。クレーム半田３９は、図５のスクリーン印刷４０によりプリント配線基板３０上の所定の接続パッド３５上に形成されている。
【００４８】
次に、表面実装端子１０を有する電子部品２０の実装接続方法について以下の通りに説明する。
【００４９】
図５は、プリント配線基板３０の接続パッド３５にクリーム半田３９を塗布する印刷工程を説明する断面図であり、３０はプリント配線基板、３５電子部品のリード端子と接続する接続パッド３５、３９はクリーム半田、４０はメタルマスク、４２は開口部、４４はスキージである。
【００５０】
クリーム半田３９を塗布する印刷工程では、メタルマスク４０の開口部４２をプリント配線基板３０上の接続パッド３５に位置あわせし、スキージ４４を所定の方向に押圧操作する。メタルマスク４０の開口部にクリーム半田３９が充填され、メタルマスク４０の厚さ分、クレーム半田３０が接続パッド上に堆積される。クレーム半田３９の充填後、図６に示すように、メタルマスク４４を取り去ると接続パッド３５上にクリーム半田層３９が形成される。クリーム半田層３９の厚みは、狭ピッチの電子部品２０の接続信頼性を基準として設定されている。プリント基板印刷工程で使用するクリーム半田の粘度は、例えば、１７０Ｐａ・ｓ〜２３０Ｐａ・ｓである。
【００５１】
次に、図４に示すように、表面実装接続端子１０の表面にメッキ膜が形成された部品２０を準備する。
【００５２】
部品２０を載置する工程では、図７（Ａ）に示すとおり、接続パッド３５上に、狭ピッチの表面実装端子１５の接続部１６を精度よく位置合わせして載置する。プリント配線基板３０の接続パッド３５上に部品２０の表面実装端子１０が配置され、この接続パッド３５と表面実装端子１０との間にクレーム半田膜３９及びメッキ膜が介在する。接続部１６と接続パッド３５とはクリーム半田層６を介して均一な仮接着状態となる。
【００５３】
最後に、図示しないリフロー炉において、仮接着状態の部品２０を加熱する。クレーム半田膜３９を溶融し、クリーム半田３９の揮発成分が蒸発後、半田合金が熔融して電子部品の自重で下方に沈んだ状態で再凝固させることによりフィレットを形成する。このフィレットの形成により接続パッド３５と表面実装端子１０との間が電気的に接続されかつ機械的に接合される。
【００５４】
尚、本発明の一実施形態では、部品２０の表面実装端子１０にメッキ膜を形成して、プリント配線基板３０の接続パッド３５上に実装したが、低コストの部品１０を採用する場合、表面実装端子１０にメッキ膜等のニッケルバリア層を形成せずに、プリント配線基板３０の接続パッド３５上に実装することも可能である。
【００５５】
また、本発明の一実施例では、図７に示すようなプリント配線基板に代えて、図３に示すような半田溜まり受け部３７を有するプリント配線板を用意し、図４記載の部品２０を実装接続することは容易に実行可能である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、十分な半田を供給することが可能となり、プリント配線板の接続パッドと確実に接続できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる表面実装用端子の基本構成を示す外観側面図
【図２】同実施形態に係わる表面実装用端子の接続部をプリント配線基板の所定の接続パッドに対して実装接続した状態を示す断面側面図
【図３】本発明の他の一実施形態に係わる表面実装用端子の接続部を半田溜まり受け部を有するプリント配線基板の所定の接続パッドに対して実装接続した状態を示す断面側面図
【図４】本発明の一実施形態に係わる電子部品の断面構造図。
【図５】同実施形態に係わるプリント配線基板上にクレーム半田を塗布する印刷工程を示す工程図。
【図６】同実施形態に係わるプリント配線基板の接続パッド上にクレーム半田が塗布された状態を示す図。
【図７】同実施形態に係わる電子部品がプリント配線基板の所定の接続パッドに実装接続する電子部品の搭載工程を示す工程図。
【符号の説明】
１０…表面実装端子、
１２…表面実装端子の付け根部、
１４…表面実装端子の中間部、
１６…表面実装端子の接続部、
１８…表面実装端子の半田溜まり部、
２０…電子部品、
３０…プリント配線基板、
３５…接続パッド、
３７…接続パッドの半田溜まり受け部、
３９・・・クレーム半田、
４０・・・メタルマスク、
４２・・・開口部、
４４・・・スキージ

Claims (10)

  1. 所定の部品に一端が固定され、他端がプリント配線基板上のパッドに半田付けされる部品の接続端子に於いて、プリント配線基板上のパッドに接続される接続部を有し、前記接続部は、前記プリント配線基板上のパッドに実装接続する際、前記パッド上に塗布された半田の流れを制御する半田付け溜まり部とを具備することを特徴とする部品の接続端子。
  2. 前記半田付け溜まり部は、前記プリント配線板上の接続パッドと設置する面に、厚さ方向に凸形状を有することを特徴とする請求項１記載の部品の接続端子。
  3. 前記半田付け溜まり部は、前記接続部の略中心近傍に配置されることを特徴とする請求項２記載の部品の接続端子。
  4. 前記プリント配線基板は、前記半田付け溜まり部の位置に対して、深さ方向に凹形状を有することを特徴とする請求項２記載の部品の接続端子。
  5. 前記半田付け溜まり部の凸形状の厚さは、約０．１ｍｍであることを特徴とする請求項２記載の部品の接続端子。
  6. 一端が固定された接続端子を有する部品と、前記部品の接続端子の他端が半田付けされるパッドを有するプリント配線基板と、前記部品の接続端子の他端は、前記プリント配線基板上のパッドに接続される接続部を有し、前記接続部は、前記プリント配線基板上のパッドに実装接続する際、前記パッド上に塗布された半田の流れを制御する半田付け溜まり部とを具備することを特徴とする電子機器。
  7. 前記半田付け溜まり部は、前記プリント配線板上の接続パッドと設置する面に、厚さ方向に凸形状を有することを特徴とする請求項６記載の電子機器。
  8. 前記半田付け溜まり部は、前記接続部の略中心近傍に配置されることを特徴とする請求項７記載の電子機器。
  9. 前記プリント配線基板のパッドは、前記接続端子の半田溜まり部に対応する位置に深さ方向に凹形状を有する半田流止め用の半田溜まり受け部を有することを特徴とする請求項８記載の電子機器。
  10. 前記半田溜まり受け部は、前記プリント配線基板をの内部接続レイヤ層上に非貫通ビア上に形成されることを特徴とする請求項９記載の電子機器。
JP2002369253A 2002-12-20 2002-12-20 部品の接続端子及び電子機器 Pending JP2004200539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002369253A JP2004200539A (ja) 2002-12-20 2002-12-20 部品の接続端子及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002369253A JP2004200539A (ja) 2002-12-20 2002-12-20 部品の接続端子及び電子機器

Publications (1)

Publication Number Publication Date
JP2004200539A true JP2004200539A (ja) 2004-07-15

Family

ID=32765523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002369253A Pending JP2004200539A (ja) 2002-12-20 2002-12-20 部品の接続端子及び電子機器

Country Status (1)

Country Link
JP (1) JP2004200539A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066411A (ja) * 2006-09-05 2008-03-21 Denso Corp 電子部品の実装構造
JP2008193040A (ja) * 2006-12-13 2008-08-21 Denso Corp 電子装置及び電子装置の製造方法
JP2008198572A (ja) * 2007-02-15 2008-08-28 Denso Corp 電子装置
JP2009070712A (ja) * 2007-09-14 2009-04-02 Jst Mfg Co Ltd コネクタの表面実装構造及びコネクタ
JP2009158801A (ja) * 2007-12-27 2009-07-16 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP2010093287A (ja) * 2009-12-17 2010-04-22 Mitsubishi Electric Corp パワー半導体モジュール
EP1821587B1 (en) * 2006-02-20 2017-08-02 Denso Corporation Electronic component mounting structure
CN112119491A (zh) * 2018-11-05 2020-12-22 富士电机株式会社 引线框配线构造和半导体模块

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1821587B1 (en) * 2006-02-20 2017-08-02 Denso Corporation Electronic component mounting structure
JP2008066411A (ja) * 2006-09-05 2008-03-21 Denso Corp 電子部品の実装構造
JP4735483B2 (ja) * 2006-09-05 2011-07-27 株式会社デンソー 電子部品の実装構造
JP2008193040A (ja) * 2006-12-13 2008-08-21 Denso Corp 電子装置及び電子装置の製造方法
JP2008198572A (ja) * 2007-02-15 2008-08-28 Denso Corp 電子装置
JP2009070712A (ja) * 2007-09-14 2009-04-02 Jst Mfg Co Ltd コネクタの表面実装構造及びコネクタ
JP2009158801A (ja) * 2007-12-27 2009-07-16 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP2010093287A (ja) * 2009-12-17 2010-04-22 Mitsubishi Electric Corp パワー半導体モジュール
CN112119491A (zh) * 2018-11-05 2020-12-22 富士电机株式会社 引线框配线构造和半导体模块

Similar Documents

Publication Publication Date Title
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP2004200539A (ja) 部品の接続端子及び電子機器
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2008288490A (ja) チップ内蔵基板の製造方法
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JPH10313170A (ja) 配線基板
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2006237367A (ja) プリント配線板
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
JP4381657B2 (ja) 回路基板および電子部品実装方法
JP2005244164A (ja) 中継基板付き基板及びその製造方法
JP4114299B2 (ja) 電子部品の実装方法
JP2001102738A (ja) 電子部品実装半田付け方法
JP4343498B2 (ja) 電子部品の実装構造および実装方法
JP2001085558A (ja) 半導体装置およびその実装方法
JP2004273998A (ja) 電子部品実装方法および電子部品実装構造ならびに電子部品実装用の接着材
JP2024140933A (ja) 樹脂パッケージモジュール及び樹脂パッケージモジュールの製造方法
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2001291820A (ja) 半導体装置及びその製造方法
JP3926525B2 (ja) 電子回路装置及び液晶表示装置
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
JPS634690A (ja) 厚膜混成集積回路基板
JP2002368038A (ja) フリップチップ実装方法
JP5389748B2 (ja) 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606