JP3926525B2 - 電子回路装置及び液晶表示装置 - Google Patents
電子回路装置及び液晶表示装置 Download PDFInfo
- Publication number
- JP3926525B2 JP3926525B2 JP33145899A JP33145899A JP3926525B2 JP 3926525 B2 JP3926525 B2 JP 3926525B2 JP 33145899 A JP33145899 A JP 33145899A JP 33145899 A JP33145899 A JP 33145899A JP 3926525 B2 JP3926525 B2 JP 3926525B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- flexible substrate
- liquid crystal
- crystal display
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Liquid Crystal (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【産業上の利用分野】
本発明は、携帯機器等や電子手帳または、液晶表表示装置に使用されているドライバーICやメモリー、コントローラ等のベアチップ実装方法に関する。
【0002】
【従来の技術】
従来、半導体ICのベアチップ実装は、接着を用いて接続する場合、ICのパットにAuからなるバンプをメッキで形成したメッキバンプや、ワイヤーボンディングを応用したスタッドバンプを用いて回路基板に異方性導電膜を圧着するか、または銀ペーストをバンプに転写して基板と接続し、その間にアンダーフィルを充填し接続していた。
【0003】
また、金属共晶接続を用いた場合、ICのバンプに半田を用い、基板の電極に半田付けしアンダーフィルを充填する工法と、ICのバンプにAuを用い基板側の電極にSnメッキを行い、Au−Sn共晶接続を行いアンダーフィルを充填していた。
Au−Sn共晶接続はボンディングヘッドにICを吸着し、画像処理でたとえばフィルム基板のパターンとICのパターンを位置補正して、加熱と加圧でICをフィルム基板に圧着する。ボンディングヘッドはICの吸着を解除して上昇し、ボンディングは終了する。更にアンダーフィルをICの側面に塗布し充填する。充填は数分から数十分で完了し、オーブンでアンダーフィルを硬化する。
【0004】
また、アンダーフィルをボンディングした後に注入するにはボイドの管理とフィレットの管理が容易ではない。そのためICと接続するパターンの内側にダミーもしくは電気的に接続したべタパターンを配置し、ボンディング時にべタパターン上にアンダーフィルとして使用する嫌気硬化性接着剤を塗布しボンディングすることで、べタパターン上のアンダーフィルを硬化した。接続後はバンプ周辺に更にフィレットの形状が一定となる様に点塗布でアンダーフィルを更に追加して塗布する。ボイドを完全になくすことはできないが、発生する一つ一つのボイドの大きさを小くすることができるため、リフローや信頼性面で問題となるものは発生せず歩留まりと信頼性が安定した。
【0005】
【発明が解決しようとする課題】
しかし、アンダーフィルをボンディング時に硬化する方式では、ICをあらかじめ約400℃に加熱して、フレキシブル基板と位置合わせし接続する。この時に、アンダーフィルの塗布の状態によりICとフレキシブル基板の間よりアンダーフィルが噴出したり、Snが多くメッキされた場合など、フレキシブル基板上のべタパターンに接続されているICと接続されたフレキシブル基板上のパターンでは、溶け出したべタパターンのSnが塊となって、バンプ部に引っかかりブリッジ(ショート)する現象が発生した。
本発明は、この問題を解決するものである。
【0006】
【問題が解決するための手段】
本問題を解決するために、少なくとも絶縁フィルムにパターンが形成してあり、そのパターンには半田もしくはSnメッキしたフレキシブル基板に、バンプを形成したICを共晶接続によりフェイスダウンで接続するとともにアンダーフィルを硬化した電子回路装置及び液晶表示装置において、フレキシブル基板にはICと接続する第一のパターンを形成しており、該パターンの中央には、隣接して第二のパターン、つまりべタパターンが配置されている。この第二のパターンは、第一のパターンと一部分第三のパターンによって接続してあり、その第三パターンに近接して第二のパターンには、穴を設けることでSnの塊を第三のパターンに流れ込まないようにし、上記ブリッジを防止した。
【0007】
【発明の実施の形態】
以下に本発明の実施例1を図面に基づいて説明する。
図1は、本発明の電子回路装置の断面図である。25μmの厚みのポリイミドフィルムなどの絶縁性フィルム1上にIC4と接続する第一のパターン2とべタパターンである第二のパターン3が形成してあり、これらのパターン上にSnメッキをしてある。Auでバンプを形成してあるIC4が第一のパターン2と共晶接続してある。第二のパターン3とIC4の間は、嫌気硬化型接着剤でICとフレキシブル基板を接続すると共に硬化してある。フレキシブル基板のパターンは図2のフレキシブル基板上面図のとおり第一のパターン2とべタパターンである第二のパターン3は第三のパターン6により接続してある。この第三のパターン6と隣接して、べタパターンである第二のパターン3には、パターンをエッチングすることにより窓7を形成してある。ボンディング時に嫌気硬化型接着剤のアンダーフィル5を第二のパターン3に線状に塗布しておき、IC4を加熱してボンディングする。このときアンダーフィル5がIC4によって広がるとともにSnが溶け出し第3のパターン6まで押し広げられるとこの部分で第2のパターン3部分でブリッジが発生するが、本発明の窓7を形成することで、第3のパターンに溶け出したSnがせき止められるので、ブリッジの不良を改善できた。
【0008】
この窓は、寸法が端子方向に長くてもよく、また、第二のパターン3の外周を全体窓抜きしてもよい。更に図3に示すように2つでも良くSnの流れの程度を低くできるものであれば良い。第3のパターン6は、複数ある場合もあり、その場合は実施例の通り接続されている部分に窓7を設置する。
【図面の簡単な説明】
【図1】本発明による実施例1のICとフレキシブル基板の接続の断面図である。
【図2】本発明による実施例1のフレキシブル基板の上面図である。
【図3】本発明による実施例1の他のフレキシブル基板の上面図である。
【図4】従来技術のフレキシブル基板の上面図である。
【符号の説明】
1 絶縁性フィルム
2 第1のパターン
3 第2のパターン
4 IC
5 アンダーフィル
6 第三のパターン
7 窓
Claims (2)
- ICがフェイスダウン実装されたフレキシブル基板を有する電子回路装置において、
前記フレキシブル基板には、前記ICに形成されたバンプと共晶接続するために設けられた複数の電極である第一のパターンと、前記ICと対向する位置で前記第一のパターンが形成されていない領域に設けられた第二のパターンと、前記複数の電極のうち少なくともひとつの電極と前記第二のパターンを電気的に接続する第三のパターンが形成され、
前記第二のパターンには、前記第三のパターンと近接する部分にパターンの窓抜きが設けられたことを特徴とする電子回路装置。 - ICがフェイスダウン実装されたフレキシブル基板と、前記フレキシブル基板が接続された液晶パネルを有する液晶表示装置において、
前記フレキシブル基板には、前記ICに形成されたバンプと共晶接続するために設けられた複数の電極である第一のパターンと、前記ICと対向する位置で前記第一のパターンが形成されていない領域に設けられた第二のパターンと、前記複数の電極のうち少なくともひとつの電極と前記第二のパターンを電気的に接続する第三のパターンが形成され、
前記第二のパターンには、前記第三のパターンと近接する部分にパターンの窓抜きが設けられたことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33145899A JP3926525B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路装置及び液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33145899A JP3926525B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路装置及び液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001148402A JP2001148402A (ja) | 2001-05-29 |
JP2001148402A5 JP2001148402A5 (ja) | 2005-10-27 |
JP3926525B2 true JP3926525B2 (ja) | 2007-06-06 |
Family
ID=18243881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33145899A Expired - Fee Related JP3926525B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路装置及び液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3926525B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100919985B1 (ko) * | 2002-10-22 | 2009-10-05 | 삼성테크윈 주식회사 | 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지 |
-
1999
- 1999-11-22 JP JP33145899A patent/JP3926525B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001148402A (ja) | 2001-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7921551B2 (en) | Electronic component mounting method | |
JP4305430B2 (ja) | 部品実装方法および部品実装体 | |
JP3278055B2 (ja) | 電子回路装置 | |
JPS63160352A (ja) | 半導体装置の実装方法 | |
JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
JP3926525B2 (ja) | 電子回路装置及び液晶表示装置 | |
JP2004200539A (ja) | 部品の接続端子及び電子機器 | |
JP3983972B2 (ja) | 電子回路モジュール | |
JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
JPH07302970A (ja) | プリント配線板 | |
JP3646500B2 (ja) | 電子回路装置 | |
JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JP4483131B2 (ja) | 実装構造体及びその実装方法 | |
KR100746632B1 (ko) | 플립칩 패키지 구조 및 패키징 방법 | |
JP2002368038A (ja) | フリップチップ実装方法 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP2623860B2 (ja) | キャリアフィルムの接合方法 | |
JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
JP2004342993A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
JP5454090B2 (ja) | 半導体装置の製造方法 | |
JPH04335542A (ja) | 半導体装置の実装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070228 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |