JP3983972B2 - 電子回路モジュール - Google Patents
電子回路モジュール Download PDFInfo
- Publication number
- JP3983972B2 JP3983972B2 JP2000362876A JP2000362876A JP3983972B2 JP 3983972 B2 JP3983972 B2 JP 3983972B2 JP 2000362876 A JP2000362876 A JP 2000362876A JP 2000362876 A JP2000362876 A JP 2000362876A JP 3983972 B2 JP3983972 B2 JP 3983972B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- solid
- shield
- electronic circuit
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯機器等や、電子手帳または、液晶表表示装置に使用されているドライバーＩＣやメモリー，コントローラ等のベアチップ実装部分の構造／構成に関する。
【０００２】
【従来の技術】
従来、半導体ＩＣのベアチップ実装は、接着を用いて接続するには、いくつかの方法が実用化されている。まず第１に、ＩＣチップのパッドにＡｕからなるバンプをめっきで形成しためっきバンプやワイヤーボンディングを応用したスタッドバンプを用いて、回路基板に異方性導電膜で圧着するか、または銀ペーストをバンプに転写して基板と接続し、その間にアンダーフィルを充填し接続しするという方法である。
【０００３】
第２に、金属共晶接続を用いた場合、ＩＣチップのバンプに半田を用い、基板の電極に半田付けしアンダーフィルを充填するという方法、第３に、ＩＣチップのバンプにＡｕを用い基板側の電極にＳｎめっきを行ない、Ａｕ−Ｓｎ共晶接続を行いアンダーフィルを充填するという方法である。
【０００４】
ここで第３の方法、即ち、Ａｕ−Ｓｎ共晶接続は、ボンディングヘッドにＩＣチップを吸着し、３００〜５００℃に加熱しながら画像処理でたとえばフレキシブル基板のパターンとＩＣチップのパターンを位置補正して圧着し、ボンディングが開始する。その時、基板側電極上にめっきされたＳｎは溶融すると同時にバンプのＡｕに拡散し、電極とバンプが接続される。ボンディングヘッドはＩＣチップの吸着を解除して上昇し、ボンディングが終了する。更にアンダーフィルをＩＣチップの側面に塗布し充填する。充填は数秒から数十分で完了し、オーブンでアンダーフィルを硬化する。
【０００５】
フレキシブル基板には、図５に示す通り、ＩＣチップと電気接続するボンディングパターンと、該パターンの内側にベタパターンを配置していた。ベタパターンは、ＩＣチップの能動領域の遮光と、アンダーフィルの硬化性を高めるための触媒作用という機能を有している。ボンディングパターンの内一部のパターンは、同一電位を得る必要性からベタパターンと接続していた。
【０００６】
アンダーフィルをボンディングした後に注入するのはボイドの管理とフィレットの管理が容易ではない。そのためベタパターン上にアンダーフィルとして使用する嫌気硬化型接着剤を塗布した後ボンディングすることで、ベタパターン上に前記嫌気硬化型接着剤を押し広げて封止する。接続後はバンプ周辺に更にフィレットの形状が一定となる様に点塗布でアンダーフィルを更に追加して塗布する。ボイドを完全になくすことはできないが、発生する一つ一つのボイドの大きさを小さくすることができるため、リフローや信頼性面で問題となるものは発生せず歩留まりと信頼性が安定した。
【０００７】
【発明が解決しようとする課題】
しかし、嫌気硬化型接着剤をボンディング前にあらかじめ塗布する方式では、ＩＣチップをあらかじめ加熱して、フレキシブル基板と位置合わせし、加圧するが、この時嫌気硬化型接着剤がベタパターン上に広がるため、融けたＳｎがベタパターン外部に押し出されるように加圧される。Ｓｎが多くめっきされた場合など、Ｓｎがベタパターンと接続してあるボンディングパターンを伝って流れ出したり、Ｓｎが塊となって噴出したりするため、ＳｎがＩＣチップのバンプ部に引っかかって溜り、ブリッジ（ショート）する現象が発生する問題点があった。
【０００８】
本発明は、この問題を解決するものである。
【０００９】
【課題を解決するための手段】
本問題を解決するために、少なくとも絶縁フィルム上に配線パターンが形成されてなるフレキシブルプリント基板と、電極部にバンプを形成したＩＣチップとアンダーフィル剤を主な構成要素とする電子回路モジュールにおいて、前記フレキシブル基板にはＩＣチップの電極部のバンプと電気的接続状態をとるためのボンディングパターンと、該パターンに取り囲まれる、あるいは、はさまれた内側の部分にベタパターンが形成され、前記ボンディングパターンと前記ベタパターンの間にシールドパターンを設けている。
【００１０】
これにより、ボンディング時に融けた前記ベタパターンから噴出したＳｎの塊がシールドパターンにせき止められ、またベタパターンのＳｎの塊がボンディングパターンを伝って流れ出さなくなるため、バンプ部に到達するＳｎ量が少なくなり前記ブリッジを防止することが可能となる。
【００１１】
【発明の実施の形態】
以下に本発明を図示の実施の形態に基づいて説明する。
【００１２】
図１〜図３はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。
【００１３】
図１に示す通り、ポリイミドフィルム４に、ＩＣチップ５と接続するボンディングパターン１とベタパターン２、前記ボンディングパターン１と前記ベタパターン２の間に帯状のシールドパターン３を設けている。このようなシールドパターン３は、本図１ではベタパターン２のある一つの辺に沿って対向して１本あり、かつ、ベタパターンの該対応する辺に平行に延びて形成されている。しかし該シールドパターン３は、ベタパターン２の他の辺に対して対向させて形成してよいし、また、ベタパターン２の各辺と平行に形成しているとは限らない。また、曲線であっても良い。前記シールドパターン３の幅は５μｍ〜１０００μｍで形成する。また、ベタパターン２とシールドパターン３との間隙は５μｍ〜１０００μｍで形成する。以上のパターン幅、パターン間隔について、下限値を下回った場合、噴出したＳｎをせき止めるには充分の幅ではないため、これらのＳｎがボンディングパターンを通じてＩＣチップのバンプ部に到達する可能性が高くなる。また、上限値を上回った場合、ベタパターン２が小さくなり、ＩＣチップの能動領域の遮光機能を充分に果たせなくなる。
【００１４】
図４は、図１に示す本発明の電子回路装置の断面図である。ポリイミドフィルム４に形成されたボンディングパターン１、ベタパターン２、シールドパターン３はＳｎめっきをしてある。Ａｕのバンプ６を形成してあるＩＣチップ５がボンディングパターン１と共晶接続してある。ベタパターン２とＩＣチップ５の間には、嫌気硬化型接着剤７で、ＩＣチップ５とフレキシブル基板を接続すると共に硬化してある。
【００１５】
ベタパターン２上にあらかじめ塗布された嫌気硬化型接着剤７は、ＩＣチップ５ボンディング時にパターン上を広がる。加熱されたＩＣチップ５により溶融したベタパターン２上のＳｎは、前記嫌気硬化型接着剤７に押されるようにしてベタパターン２の外部に流れ出したり、飛び散ったりする。押し出されたＳｎはバンプ６でひっかかり、ブリッジの原因となる。本発明の通りベタパターン２からＳｎが流出した場合でも、シールドパターン３で引っかかることによりバンプ６部に達するＳｎが極めて少なくなるため、ブリッジ発生率が低下し、歩留まりの向上につながる。
【００１６】
図２に示す通り、シールドパターン３の形状を、ベタパターン２を取り囲む枠状に形成する。このようなシールドパターン３はベタパターン２の各辺と平行に形成しているとは限らず、また、曲線であっても良い。枠状にすることにより、飛び散りによりバンプ６に到達するＳｎ量を抑制する効果は更に向上する。また、シールドパターン３をベタパターン２と独立して形成する。これにより、ベタパターン２からＳｎが流れ出さなくすることができる。以上により、バンプ６部でのブリッジ発生率は更に低下する。
【００１７】
また、図３に示す通り、ベタパターン２とシールドパターン３とは電気的に接続されていても良い。ただし、シールドパターン３とボンディングパターン１の接続部が、シールドパターン３とベタパターン２の接続部と同一辺上にないことが好ましい。これは、接続部からＳｎが流れ出した場合でも、接続部からバンプ６までの道のりを長くすることにより、バンプ６に到達するＳｎ量を抑制することができるためである。ベタパターン２をシールドパターン３と接続することによりベタパターン２の電気的安定性を得ながら、かつ、シールドパターン３によりＳｎブリッジ発生率を低下することができる。
【００１８】
【実施例】
実施例１
図１はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。ポリイミドフィルム４上にＩＣチップ５と接続するボンディングパターン１とベタパターン２が設けられており、ベタパターン２の辺と平行にシールドパターン３が形成してある。シールドパターン３の幅は１００μｍ、シールドパターン３とベタパターン２の間隙は１００μｍで形成した。
【００１９】
本発明の通り、ボンディング時にベタパターン２からＳｎが流れ出さず、枠パターンを形成することで噴出したＳｎがせき止められたため、ブリッジの不良発生率を従来の１／２に低減できた。
【００２０】
実施例２
図２はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。ポリイミドフィルム４にＩＣチップ５と接続するボンディングパターン１とベタパターン２、ベタパターン２を取り囲む形状にシールドパターン３が形成してある。シールドパターン３の幅は１００μｍ、シールドパターン３とベタパターン２との間隙は５０μｍで形成した。
【００２１】
本発明の通り、ボンディング時にベタパターン２からＳｎが流れ出さず、噴出したＳｎがシールドパターン３でせき止められたため、ブリッジの不良発生率を従来の１／６に低減できた。実施例１と比較してブリッジ不良発生率が低下したのは、シールドパターン３がベタパターン２周囲を取り囲む形状となっており、ベタパターン２から４方向に噴出したＳｎをシールドパターン３でせき止めてバンプに到達するＳｎ量を低下したためである。
【００２２】
実施例３
図３はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。ポリイミドフィルム４にＩＣチップ５と接続するボンディングパターン１とベタパターン２、ベタパターン２を取り囲む形状にシールドパターン３が形成してある。また、シールドパターン３とベタパターン２とは電気的接続されている。シールドパターン３の幅は１００μｍ、シールドパターン３とベタパターン２との間隙は５０μｍで形成した。
【００２３】
本発明の通り、ボンディング時にベタパターン２からＳｎが流れ出さず、噴出したＳｎがシールドパターン３でせき止められたため、ブリッジの不良発生率を従来の１／６に低減できた。ブリッジ不良に対する効果は実施例２と同様であったが、本構造ではベタパターン２が電気的に安定となり、よりモジュールの品質信頼性が向上する。
【００２４】
【発明の効果】
以上説明したように、本願発明によれば、ボンディングパターンとベタパターンとの間にシールドパターンを設けたことにより、ＩＣチップ５とフレキシブル基板の接続においてバンプ６部に到達するベタパターン２から押し出されたＳｎの量を減少することが可能となった。以上により効率的にパターン間のブリッジの不良を防止する電子回路モジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明による実施例１のフレキシブル基板の上面図である。
【図２】本発明による実施例２のフレキシブル基板の上面図である。
【図３】本発明による実施例３のフレキシブル基板の上面図である。
【図４】図１のＡ−Ａ'部分の断面図である。
【図５】従来技術のフレキシブル基板の上面図である。
【符号の説明】
１ ボンディングパターン
２ ベタパターン
３ シールドパターン
４ ポリイミドフィルム
５ ＩＣチップ
６ バンプ
７ 嫌気硬化型接着剤
【発明の属する技術分野】
本発明は、携帯機器等や、電子手帳または、液晶表表示装置に使用されているドライバーＩＣやメモリー，コントローラ等のベアチップ実装部分の構造／構成に関する。
【０００２】
【従来の技術】
従来、半導体ＩＣのベアチップ実装は、接着を用いて接続するには、いくつかの方法が実用化されている。まず第１に、ＩＣチップのパッドにＡｕからなるバンプをめっきで形成しためっきバンプやワイヤーボンディングを応用したスタッドバンプを用いて、回路基板に異方性導電膜で圧着するか、または銀ペーストをバンプに転写して基板と接続し、その間にアンダーフィルを充填し接続しするという方法である。
【０００３】
第２に、金属共晶接続を用いた場合、ＩＣチップのバンプに半田を用い、基板の電極に半田付けしアンダーフィルを充填するという方法、第３に、ＩＣチップのバンプにＡｕを用い基板側の電極にＳｎめっきを行ない、Ａｕ−Ｓｎ共晶接続を行いアンダーフィルを充填するという方法である。
【０００４】
ここで第３の方法、即ち、Ａｕ−Ｓｎ共晶接続は、ボンディングヘッドにＩＣチップを吸着し、３００〜５００℃に加熱しながら画像処理でたとえばフレキシブル基板のパターンとＩＣチップのパターンを位置補正して圧着し、ボンディングが開始する。その時、基板側電極上にめっきされたＳｎは溶融すると同時にバンプのＡｕに拡散し、電極とバンプが接続される。ボンディングヘッドはＩＣチップの吸着を解除して上昇し、ボンディングが終了する。更にアンダーフィルをＩＣチップの側面に塗布し充填する。充填は数秒から数十分で完了し、オーブンでアンダーフィルを硬化する。
【０００５】
フレキシブル基板には、図５に示す通り、ＩＣチップと電気接続するボンディングパターンと、該パターンの内側にベタパターンを配置していた。ベタパターンは、ＩＣチップの能動領域の遮光と、アンダーフィルの硬化性を高めるための触媒作用という機能を有している。ボンディングパターンの内一部のパターンは、同一電位を得る必要性からベタパターンと接続していた。
【０００６】
アンダーフィルをボンディングした後に注入するのはボイドの管理とフィレットの管理が容易ではない。そのためベタパターン上にアンダーフィルとして使用する嫌気硬化型接着剤を塗布した後ボンディングすることで、ベタパターン上に前記嫌気硬化型接着剤を押し広げて封止する。接続後はバンプ周辺に更にフィレットの形状が一定となる様に点塗布でアンダーフィルを更に追加して塗布する。ボイドを完全になくすことはできないが、発生する一つ一つのボイドの大きさを小さくすることができるため、リフローや信頼性面で問題となるものは発生せず歩留まりと信頼性が安定した。
【０００７】
【発明が解決しようとする課題】
しかし、嫌気硬化型接着剤をボンディング前にあらかじめ塗布する方式では、ＩＣチップをあらかじめ加熱して、フレキシブル基板と位置合わせし、加圧するが、この時嫌気硬化型接着剤がベタパターン上に広がるため、融けたＳｎがベタパターン外部に押し出されるように加圧される。Ｓｎが多くめっきされた場合など、Ｓｎがベタパターンと接続してあるボンディングパターンを伝って流れ出したり、Ｓｎが塊となって噴出したりするため、ＳｎがＩＣチップのバンプ部に引っかかって溜り、ブリッジ（ショート）する現象が発生する問題点があった。
【０００８】
本発明は、この問題を解決するものである。
【０００９】
【課題を解決するための手段】
本問題を解決するために、少なくとも絶縁フィルム上に配線パターンが形成されてなるフレキシブルプリント基板と、電極部にバンプを形成したＩＣチップとアンダーフィル剤を主な構成要素とする電子回路モジュールにおいて、前記フレキシブル基板にはＩＣチップの電極部のバンプと電気的接続状態をとるためのボンディングパターンと、該パターンに取り囲まれる、あるいは、はさまれた内側の部分にベタパターンが形成され、前記ボンディングパターンと前記ベタパターンの間にシールドパターンを設けている。
【００１０】
これにより、ボンディング時に融けた前記ベタパターンから噴出したＳｎの塊がシールドパターンにせき止められ、またベタパターンのＳｎの塊がボンディングパターンを伝って流れ出さなくなるため、バンプ部に到達するＳｎ量が少なくなり前記ブリッジを防止することが可能となる。
【００１１】
【発明の実施の形態】
以下に本発明を図示の実施の形態に基づいて説明する。
【００１２】
図１〜図３はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。
【００１３】
図１に示す通り、ポリイミドフィルム４に、ＩＣチップ５と接続するボンディングパターン１とベタパターン２、前記ボンディングパターン１と前記ベタパターン２の間に帯状のシールドパターン３を設けている。このようなシールドパターン３は、本図１ではベタパターン２のある一つの辺に沿って対向して１本あり、かつ、ベタパターンの該対応する辺に平行に延びて形成されている。しかし該シールドパターン３は、ベタパターン２の他の辺に対して対向させて形成してよいし、また、ベタパターン２の各辺と平行に形成しているとは限らない。また、曲線であっても良い。前記シールドパターン３の幅は５μｍ〜１０００μｍで形成する。また、ベタパターン２とシールドパターン３との間隙は５μｍ〜１０００μｍで形成する。以上のパターン幅、パターン間隔について、下限値を下回った場合、噴出したＳｎをせき止めるには充分の幅ではないため、これらのＳｎがボンディングパターンを通じてＩＣチップのバンプ部に到達する可能性が高くなる。また、上限値を上回った場合、ベタパターン２が小さくなり、ＩＣチップの能動領域の遮光機能を充分に果たせなくなる。
【００１４】
図４は、図１に示す本発明の電子回路装置の断面図である。ポリイミドフィルム４に形成されたボンディングパターン１、ベタパターン２、シールドパターン３はＳｎめっきをしてある。Ａｕのバンプ６を形成してあるＩＣチップ５がボンディングパターン１と共晶接続してある。ベタパターン２とＩＣチップ５の間には、嫌気硬化型接着剤７で、ＩＣチップ５とフレキシブル基板を接続すると共に硬化してある。
【００１５】
ベタパターン２上にあらかじめ塗布された嫌気硬化型接着剤７は、ＩＣチップ５ボンディング時にパターン上を広がる。加熱されたＩＣチップ５により溶融したベタパターン２上のＳｎは、前記嫌気硬化型接着剤７に押されるようにしてベタパターン２の外部に流れ出したり、飛び散ったりする。押し出されたＳｎはバンプ６でひっかかり、ブリッジの原因となる。本発明の通りベタパターン２からＳｎが流出した場合でも、シールドパターン３で引っかかることによりバンプ６部に達するＳｎが極めて少なくなるため、ブリッジ発生率が低下し、歩留まりの向上につながる。
【００１６】
図２に示す通り、シールドパターン３の形状を、ベタパターン２を取り囲む枠状に形成する。このようなシールドパターン３はベタパターン２の各辺と平行に形成しているとは限らず、また、曲線であっても良い。枠状にすることにより、飛び散りによりバンプ６に到達するＳｎ量を抑制する効果は更に向上する。また、シールドパターン３をベタパターン２と独立して形成する。これにより、ベタパターン２からＳｎが流れ出さなくすることができる。以上により、バンプ６部でのブリッジ発生率は更に低下する。
【００１７】
また、図３に示す通り、ベタパターン２とシールドパターン３とは電気的に接続されていても良い。ただし、シールドパターン３とボンディングパターン１の接続部が、シールドパターン３とベタパターン２の接続部と同一辺上にないことが好ましい。これは、接続部からＳｎが流れ出した場合でも、接続部からバンプ６までの道のりを長くすることにより、バンプ６に到達するＳｎ量を抑制することができるためである。ベタパターン２をシールドパターン３と接続することによりベタパターン２の電気的安定性を得ながら、かつ、シールドパターン３によりＳｎブリッジ発生率を低下することができる。
【００１８】
【実施例】
実施例１
図１はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。ポリイミドフィルム４上にＩＣチップ５と接続するボンディングパターン１とベタパターン２が設けられており、ベタパターン２の辺と平行にシールドパターン３が形成してある。シールドパターン３の幅は１００μｍ、シールドパターン３とベタパターン２の間隙は１００μｍで形成した。
【００１９】
本発明の通り、ボンディング時にベタパターン２からＳｎが流れ出さず、枠パターンを形成することで噴出したＳｎがせき止められたため、ブリッジの不良発生率を従来の１／２に低減できた。
【００２０】
実施例２
図２はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。ポリイミドフィルム４にＩＣチップ５と接続するボンディングパターン１とベタパターン２、ベタパターン２を取り囲む形状にシールドパターン３が形成してある。シールドパターン３の幅は１００μｍ、シールドパターン３とベタパターン２との間隙は５０μｍで形成した。
【００２１】
本発明の通り、ボンディング時にベタパターン２からＳｎが流れ出さず、噴出したＳｎがシールドパターン３でせき止められたため、ブリッジの不良発生率を従来の１／６に低減できた。実施例１と比較してブリッジ不良発生率が低下したのは、シールドパターン３がベタパターン２周囲を取り囲む形状となっており、ベタパターン２から４方向に噴出したＳｎをシールドパターン３でせき止めてバンプに到達するＳｎ量を低下したためである。
【００２２】
実施例３
図３はフレキシブル基板上面図で、フレキシブル基板のパターンを示す図である。ポリイミドフィルム４にＩＣチップ５と接続するボンディングパターン１とベタパターン２、ベタパターン２を取り囲む形状にシールドパターン３が形成してある。また、シールドパターン３とベタパターン２とは電気的接続されている。シールドパターン３の幅は１００μｍ、シールドパターン３とベタパターン２との間隙は５０μｍで形成した。
【００２３】
本発明の通り、ボンディング時にベタパターン２からＳｎが流れ出さず、噴出したＳｎがシールドパターン３でせき止められたため、ブリッジの不良発生率を従来の１／６に低減できた。ブリッジ不良に対する効果は実施例２と同様であったが、本構造ではベタパターン２が電気的に安定となり、よりモジュールの品質信頼性が向上する。
【００２４】
【発明の効果】
以上説明したように、本願発明によれば、ボンディングパターンとベタパターンとの間にシールドパターンを設けたことにより、ＩＣチップ５とフレキシブル基板の接続においてバンプ６部に到達するベタパターン２から押し出されたＳｎの量を減少することが可能となった。以上により効率的にパターン間のブリッジの不良を防止する電子回路モジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明による実施例１のフレキシブル基板の上面図である。
【図２】本発明による実施例２のフレキシブル基板の上面図である。
【図３】本発明による実施例３のフレキシブル基板の上面図である。
【図４】図１のＡ−Ａ'部分の断面図である。
【図５】従来技術のフレキシブル基板の上面図である。
【符号の説明】
１ ボンディングパターン
２ ベタパターン
３ シールドパターン
４ ポリイミドフィルム
５ ＩＣチップ
６ バンプ
７ 嫌気硬化型接着剤
Claims (7)
- 絶縁フィルム上に配線パターンが形成されてなるフレキシブルプリント基板と、電極部にバンプを形成した半導体チップと、アンダーフィル剤を備える電子回路モジュールにおいて、
前記フレキシブルプリント基板には、前記半導体チップの電極部のバンプと電気的接続状態をとるためのボンディングパターンと、該ボンディングパターンに取り囲まれた、あるいは、はさまれた内側の部分にベタパターンが形成され、前記ボンディングパターンと前記ベタパターンの間にシールドパターンが設けられたことを特徴とする電子回路モジュール。 - 前記シールドパターンは前記ベタパターンを取り囲む枠状に形成されていることを特徴とする請求項１記載の電子回路モジュール。
- 前記シールドパターンが前記ベタパターンと電気的に独立していることを特徴とする請求項１または請求項２に記載の電子回路モジュール。
- 前記シールドパターンが前記ベタパターンと電気的に接続していることを特徴とする請求項１または請求項２に記載の電子回路モジュール。
- 前記シールドパターンは前記ベタパターンの所望の辺に沿って対向して延びる帯状パターンであることを特徴とする請求項１記載の電子回路モジュール。
- 前記シールドパターンの幅は５〜１０００μｍの範囲内であることを特徴とする請求項１〜５のいずれか一項に記載の電子回路モジュール。
- 前記シールドパターンと前記ベタパターンとの間隙は５〜１０００μｍの範囲内であることを特徴とする請求項１〜５のいずれか一項に記載の電子回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362876A JP3983972B2 (ja) | 2000-11-29 | 2000-11-29 | 電子回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362876A JP3983972B2 (ja) | 2000-11-29 | 2000-11-29 | 電子回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164627A JP2002164627A (ja) | 2002-06-07 |
| JP3983972B2 true JP3983972B2 (ja) | 2007-09-26 |
Family
ID=18834076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362876A Expired - Fee Related JP3983972B2 (ja) | 2000-11-29 | 2000-11-29 | 電子回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3983972B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4287882B2 (ja) * | 2007-01-22 | 2009-07-01 | シャープ株式会社 | フレキシブル基板及び半導体装置 |
| JP2010141110A (ja) | 2008-12-11 | 2010-06-24 | Sharp Corp | 半導体装置 |
-
2000
- 2000-11-29 JP JP2000362876A patent/JP3983972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164627A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3905100B2 (ja) | 半導体装置とその製造方法 | |
| KR101140518B1 (ko) | 배선 기판 및 반도체 장치 | |
| US9545013B2 (en) | Flip chip interconnect solder mask | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| US8410604B2 (en) | Lead-free structures in a semiconductor device | |
| JPWO2009096216A1 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
| JP2006279062A (ja) | 半導体素子および半導体装置 | |
| JP4887997B2 (ja) | 電子部品の実装方法 | |
| JP2001332583A (ja) | 半導体チップの実装方法 | |
| JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
| JP2004128056A (ja) | 半導体装置及びその製造方法 | |
| KR20140115111A (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
| JP3983972B2 (ja) | 電子回路モジュール | |
| JP5541157B2 (ja) | 実装基板、及び基板、並びにそれらの製造方法 | |
| JP5560713B2 (ja) | 電子部品の実装方法等 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JP3646500B2 (ja) | 電子回路装置 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP3926525B2 (ja) | 電子回路装置及び液晶表示装置 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP4381795B2 (ja) | 電子部品実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3983972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |