JP2919456B2 - 半導体パッケージの印刷回路基板実装構造 - Google Patents

半導体パッケージの印刷回路基板実装構造

Info

Publication number
JP2919456B2
JP2919456B2 JP10081977A JP8197798A JP2919456B2 JP 2919456 B2 JP2919456 B2 JP 2919456B2 JP 10081977 A JP10081977 A JP 10081977A JP 8197798 A JP8197798 A JP 8197798A JP 2919456 B2 JP2919456 B2 JP 2919456B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor package
soldering
tunnels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10081977A
Other languages
English (en)
Other versions
JPH11135929A (ja
Inventor
▲祐▼永 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH11135929A publication Critical patent/JPH11135929A/ja
Application granted granted Critical
Publication of JP2919456B2 publication Critical patent/JP2919456B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
の印刷回路基板実装構造に係り、より詳しくは、半導体
パッケージを印刷回路基板にリフロー(reflow)ソルダリ
ングして実装する際に発生されるフラクスガス(flux g
as)が容易に外部へ排出されるようにして、フラクスガ
スにより発生されるボイド(void)を防止する半導体パッ
ケージの印刷回路基板実装構造に関するものである。
【０００２】
【従来の技術】一般に、電子部品の小型化と高機能化さ
れている現在の趨勢につれてそれぞれの半導体の製造業
者らは新型のパッケージを開発して適用しようとする試
みが加速化されている。たとえば、 ボールグリッドア
レー(BGA:Ball Grid Array)、フリップチップ(flip chi
p)、チップサイズパッケージ(CSP:Chip Size Package)
などのような新型のパッケージが既存の代表的な型のパ
ッケージであるクァードフラットパッケージ(QFP:Quad
Flat Package)に急速に取替えられていく実情にある。
【０００３】
【発明が解決しようとする課題】ところで、上記のごと
き新たなパッケージの登場は、印刷回路基板の製造工程
においてパッケージを印刷回路基板にソルダリングする
際、多くの問題を起こす。たとえば、チップサイズパッ
ケージ(CSP)の場合に、クリームソルダ(CREAM SOLDER)
を印刷する技術が裏付けられていなければ、パッケージ
の印刷回路基板へのソルダリングは不可能である。
【０００４】さらに、前記のようなクリームソルダを印
刷する技術の外にも、ソルダレジスト(solder resist)
を設計する技術もきわめて重要であるが、既存の方式と
おりにソルダレジストを設計した場合、ソルダリング部
(半田付け部)にボイド(void)が多量に発生されてパッケ
ージを実装された印刷回路基板の信頼性が低下されると
いう問題点があった。
【０００５】図1および2は、ランドグリッドアレー(LG
A: Land Grid Array)タイプのチップサイズパッケージ
(1)(CSP: Chip Size Package)を印刷回路基板(2)に実装
する状態を示す図であり、ソルダレジスト(3)が形成さ
れた印刷回路基板(2)にクリームソルダ(4)(cream solde
r)を印刷した後、ソルダレジスト(3)を形成されたチッ
プサイズパッケージ(1)が搭載された基板(5)を前記印刷
回路基板(2)上に位置させた後に、リフローソルダリン
グ(reflow soldering)してチップサイズパッケージ(1)
を印刷回路基板(2)に実装する。
【０００６】この際、チップサイズパッケージ(1)(CSP)
の基板(5)の底面に形成された銅パッド(6)よりソルダレ
ジスト(3)が厚い場合、前記印刷回路基板(2)のソルダレ
ジスト(3)と前記チップサイズパッケージ(1; CSP)の基
板(substrate)の底面に形成されたソルダレジスト(3)と
が相接され密閉された空間を形成する形でリフローソル
ダリングがなされるため、ソルダリングする際クリーム
ソルダ(4)から発生するフラクスガスが外部へ抜出され
ずにソルダリング部内に閉されてボイドが発生するよう
になる。
【０００７】前記のように、フラクスガスが外部へ抜出
されずにソルダリング部に閉されると、ボイド内に閉じ
られたフラクスガスが熱を吸収して収縮と膨脹が生じる
ことにより、ソルダリング部にクラック(crack)が発生
して前記印刷回路基板(2)の機能をにぶらせる結果をも
たらす。したがって、前記のようなボイドの発生を防止
するため、従来には印刷回路基板にフラクスガスを排出
するための穴を穿設して、その穴を通してフラクスガス
が外部へ円滑に抜出されるように誘導した。
【０００８】ところで、電子部品が小型化および微細ピ
ッチ化される時代的な流れによって半導体のパッケージ
も次第に小さくなり、とうてい穴を穿つことのできない
ほどになり、前記のように印刷回路基板に穿設してフラ
クスガスを排出させる従来の方法を使用してボイドを防
止するには限界があった。
【０００９】
【発明の目的】そこで、本発明は上記種々の問題点を解
決するためになされたものであつて、本発明の目的は、
半導体パッケージをリフローソルダリングして印刷回路
基板に実装する際に発生されるフラクスガスが容易に外
部へ排出されるようにしてフラクスガスにより発生され
るボイドを防止する半導体パッケージの印刷回路基板実
装構造をを提供することにある。
【００１０】
【課題を解決するための手段】上記のような目的を達成
するためになされた本発明による半導体パッケージの印
刷回路基板実装構造は、印刷回路基板と半導体パッケー
ジが搭載された基板とを、リフローソルダリング方式に
より実装する半導体パッケージの印刷回路基板の実装構
造において、前記印刷回路基板と半導体パッケージが搭
載された基板とのそれぞれには、実装面側の内部に格子
状に配置された複数の電極と、該複数の電極の間に配置
されるソルダレジスト層とが設けられ、前記複数の電極
は、前記印刷回路基板と前記半導体パッケージが搭載さ
れた基板との二つの基板の間で対向されて電極対を形成
するように配置され、前記電極対の間の接続部分にはク
リームソルダが形成され、前記二つの基板にそれぞれ形
成されたソルダレジストには、半田付け時に生じるフラ
ックスガスを外部へ排気するよう、前記複数の半田付け
による接続部分のそれぞれと外部とを連通する一以上の
トンネルが、前記対向配置された二つの基板のそれぞれ
に相互対向されるパターンで形成されていることを特徴
とする。さらに、前記複数のトンネルは、前記半田付け
による接続部分のそれぞれと直接連通されるよう複数
と、該複数のトンネルと外部を連通させ、前記半田付け
による接続部分には直接連通されない一つ以上のほかの
トンネルを含むことを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明による一実施の形態
として示した添付図面に沿つて詳述する。図3は、本発
明による半導体パッケージを印刷回路基板に実装した状
態の斜視図、図4は、図3のB-B'線矢視断面図、図5は本
発明によるソルダレジストを示す図である。
【００１２】図3〜図5に示すされたように、ランドグリ
ッドアレー(LGA: Land Grid Array)タイプのチップサイ
ズパッケージ(CSP)(11)は、基板(12)に搭載された状態
で印刷回路基板(13)に実装されるが、チップサイズパッ
ケージ(11)が搭載された基板(12)を印刷回路基板(13)に
実装時に相接する前記チップサイズパッケージ(11)に搭
載された基板(12)の底面および前記印刷回路基板(13)の
上面にはソルダレジスト(14)がそれぞれ形成されてい
る。
【００１３】さらに、前記ソルダレジスト(14)は、リフ
ローソルダリング時にクリームソルダが所定部位から外
れないようにするものであって、前記チップサイズパッ
ケージ(11)が搭載される基板(12)および前記チップサイ
ズパッケージ(11)が搭載される印刷回路基板(13)の銅パ
ッド(15)と外部を連通する一つ以上のトンネルがそれぞ
れ形成されている。
【００１４】次に、上記のように構成された本発明の一
実施の形態として示した半導体パッケージの印刷回路基
板実装構造の作用および効果について述べる。半導体パ
ッケージを印刷回路基板に実装する際に使用されるクリ
ームソルダ(cream solder)、または、ソルダペースト(s
older paste)中には重量比略10％のフラクス(flux)が含
まれている。 このフラクスは、直径略30μｍ〜70μｍ
程度の極小の粒子であるソルダパウダとよくかき混ぜら
れてリフローソルダリング時にソルダリング部周辺の酸
化膜を除去して良好なソルダリングが行われるように助
ける役割を演じる。
【００１５】ところで、フラクスに含まれている溶剤が
熱をうけると、気化されつつ蒸発するフラクスガスがリ
フローソルダリング時に円滑に外部へ排出されなければ
ならない。もし、前記のように発生されたフラクスガス
が外部へ排出されておらず、ソルダリング部に滞留する
ようになると、フラクスガスによりソルダリング部に小
さい空間が形成される現象が誘発され、かようなことを
ボイドと表現する。前記のようなボイドは、X-ray検査
を通じてその発生如否を検査できるが、電子部品のソル
ダリング部にボイドが発生すると、電子製品の信頼性に
大きく影響を及ぼす。
【００１６】即ち、チップサイズパッケージが搭載され
る基板の銅パッドおよび前記チップサイズパッケージが
搭載された基板が実装される印刷回路基板の銅パッドよ
りソルダレジストが厚い場合には、印刷回路基板のソル
ダレジストとチップサイズパッケージのソルダレジスト
間にフラクスガスが閉されやすい構造であるため、リフ
ローソルダリング時にボイドが多量に発生するようにな
るのである。
【００１７】したがって、 本発明ではランドグリッド
アレータイプのチップサイズパッケージ(11)が搭載され
る基板(12)および前記チップサイズパッケージ(11が搭
載される印刷回路基板(13)の銅パッド(15)と外部を連通
する一つ以上のトンネルがそれぞれ形成されるように、
ソルダレジスト(14)を形成して前記トンネルを通してフ
ラクスガスが外部へ排出されるようにしてボイドの発生
を防止する。
【００１８】この際、前記ソルダレジスト(14)は、 チ
ップサイズパッケージ(11)が搭載される基板(12)および
前記チップサイズパッケージ(11)が搭載される基板(12)
が実装される印刷回路基板(13)に感光性樹脂(PSR)を塗
布した後、パターンを形成されたフィルムを覆い露光し
て部分硬化させた後、前記感光性樹脂が硬化されていな
い部分を洗出して形成する。
【００１９】さらに、前記のように、 チップサイズパ
ッケージ(11)が搭載される基板(12)および前記パッケー
ジ(11)が搭載された基板(12)が実装される印刷回路基板
(13)のそれぞれのパッド(15)と外部を連通する一つ以上
のトンネルが形成されるように、ソルダレジスト(14)を
形成した後に、前記印刷回路基板(13)にクリームソルダ
を印刷し、ついで、前記パッケージ(11)が搭載された基
板(12)をクリームソルダが印刷された印刷回路基板(13)
上に位置させた後に、リフローソルダリングして前記パ
ッケージ(11)を印刷回路基板(13)に実装する。
【００２０】
【発明の効果】上述のように、本発明によるによれば、
ソルダレジストの構造を改善して半導体パッケージをリ
フローソルダリングして印刷回路基板に実装する際に発
生されるフラクスガスが容易に外部へ排出されるように
して、フラクスガスにより発生されるボイドを防止でき
るという優れた効果がある。
【図面の簡単な説明】
【図１】 従来技術による半導体パッケージを印刷回路
基板に実装する状態を示す図である。
【図２】 図1のA部の拡大図である。
【図３】 本発明による半導体パッケージを印刷回路基
板に実装した状態の斜視図である。
【図４】 図3のB-B'線矢視断面図である。
【図５】 本発明によるソルダレジストを示す図であ
る。
【符号の説明】
11．．．チップサイズパッケージ 12．．．チップサイズパッケージの基板 13．．．印刷回路基板 14．．．ソルダレジスト 15．．．パッド

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 印刷回路基板と半導体パッケージが搭載
    された基板とを、リフローソルダリング方式により実装
    する半導体パッケージの印刷回路基板の実装構造におい
    て、前記印刷回路基板と半導体パッケージが搭載された基板
    とのそれぞれには、実装面側の内部に格子状に配置され
    た複数の電極と、該複数の電極の間に配置されるソルダ
    レジスト層とが設けられ、 前記複数の電極は、前記印刷回路基板と前記半導体パッ
    ケージが搭載された基板との二つの基板の間で対向され
    て電極対を形成するように配置され、 前記電極対の間の接続部分にはクリームソルダが形成さ
    れ、 前記二つの基板にそれぞれ形成されたソルダレジストに
    は、半田付け時に生じるフラックスガスを外部へ排気す
    るよう、前記複数の半田付けによる接続部分のそれぞれ
    と外部とを連通する一以上のトンネルが、前記対向配置
    された二つの基板のそれぞれに相互対向されるパターン
    で形成されている ことを特徴とする半導体パッケージの
    印刷回路基板の実装構造。
  2. 【請求項２】 前記複数のトンネルは、前記半田付けに
    よる接続部分のそれぞれと直接連通されるように形成さ
    れている複数のトンネルと、該複数のトンネルと外部と
    を連通させ前記半田付けによる接続部分には直接連通さ
    れていない一以上の他のトンネルとを含むことを特徴と
    する請求項１に記載の半導体パッケージの印刷回路基板
    の実装構造。
JP10081977A 1997-10-23 1998-03-27 半導体パッケージの印刷回路基板実装構造 Expired - Lifetime JP2919456B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199754495 1997-10-23
KR1019970054495A KR100225655B1 (ko) 1997-10-23 1997-10-23 반도체 패키지의 인쇄회로기판 실장 구조

Publications (2)

Publication Number Publication Date
JPH11135929A JPH11135929A (ja) 1999-05-21
JP2919456B2 true JP2919456B2 (ja) 1999-07-12

Family

ID=19523281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10081977A Expired - Lifetime JP2919456B2 (ja) 1997-10-23 1998-03-27 半導体パッケージの印刷回路基板実装構造

Country Status (4)

Country Link
US (1) US5936309A (ja)
JP (1) JP2919456B2 (ja)
KR (1) KR100225655B1 (ja)
CN (1) CN1215973A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
DE10203112B4 (de) 2002-01-25 2005-03-10 Infineon Technologies Ag Verfahren zur Verbesserung der Qualität von Lötverbindungen
KR20030077786A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
TWI229426B (en) * 2002-09-18 2005-03-11 Mitsui Mining & Smelting Co Film carrier tape for mounting electronic part and screen mask for solder resist coating
JP4502690B2 (ja) 2004-04-13 2010-07-14 富士通株式会社 実装基板
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
KR100825799B1 (ko) * 2007-01-03 2008-04-29 삼성전자주식회사 다이 접착 공정의 보이드 형성을 억제하는 반도체 칩 및이를 포함하는 반도체 패키지
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
KR101382975B1 (ko) * 2007-08-29 2014-04-09 엘지이노텍 주식회사 반도체 소자의 인쇄회로기판 실장 구조 및 그 제조 방법
KR101030654B1 (ko) * 2007-09-19 2011-04-20 엘지전자 주식회사 휴대 단말기 및 그 회로 구성 방법
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
JP5334545B2 (ja) * 2008-11-27 2013-11-06 京セラ株式会社 配線基板及びこれを用いたプローブカード
KR101111428B1 (ko) * 2010-02-25 2012-02-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 이의 제조방법
JP5912701B2 (ja) * 2012-03-15 2016-04-27 アルプス電気株式会社 磁気検出装置の製造方法
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
JP6680603B2 (ja) * 2016-04-20 2020-04-15 京セラ株式会社 圧電デバイス
CN107548229B (zh) * 2016-06-27 2022-01-28 中兴通讯股份有限公司 Pcb及其制造方法
CN108513463A (zh) * 2018-05-30 2018-09-07 江门崇达电路技术有限公司 一种厚度均匀的厚铜板及其制作方法
KR102525164B1 (ko) 2018-08-13 2023-04-24 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
DE102020122323A1 (de) 2020-08-26 2022-03-03 Infineon Technologies Ag Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493075A (en) * 1994-09-30 1996-02-20 International Business Machines Corporation Fine pitch solder formation on printed circuit board process and product

Also Published As

Publication number Publication date
US5936309A (en) 1999-08-10
CN1215973A (zh) 1999-05-05
KR19990033204A (ko) 1999-05-15
KR100225655B1 (ko) 1999-10-15
JPH11135929A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
JP2919456B2 (ja) 半導体パッケージの印刷回路基板実装構造
US6833615B2 (en) Via-in-pad with off-center geometry
US6245490B1 (en) Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same
US7173342B2 (en) Method and apparatus for reducing electrical interconnection fatigue
US6199273B1 (en) Method of forming connector structure for a ball-grid array
US6514845B1 (en) Solder ball contact and method
US6387795B1 (en) Wafer-level packaging
KR20200107200A (ko) 전자 소자 모듈 및 그 제조 방법
JP2001230513A (ja) プリント基板及びその製造方法
JPH07288375A (ja) 回路基板
JP2002083900A (ja) チップサイズパッケージ
US6429389B1 (en) Via-in-pad apparatus and methods
KR101382975B1 (ko) 반도체 소자의 인쇄회로기판 실장 구조 및 그 제조 방법
KR100341530B1 (ko) 볼 그리드 어레이 타입 인쇄회로기판의 솔더볼 패드형성방법
JPH08181239A (ja) フリップチップ実装用回路基板
JP2001085558A (ja) 半導体装置およびその実装方法
JP2001085832A (ja) 電子部品実装構造とその実装方法
JP3528919B2 (ja) ボールグリッドアレイ集積回路実装方法
JP2000349190A (ja) 半導体装置の製造方法
JP2007116051A (ja) 半導体製造装置の製造方法
JP4593831B2 (ja) チップサイズパッケージ
JP2023518177A (ja) プリント回路基板
KR100608360B1 (ko) 반도체 장치의 솔더 구조물 형성 방법
JP2001267708A (ja) プリント配線板とその製造方法
KR20020091469A (ko) 웨이퍼 레벨 패키징