JPH07288375A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH07288375A
JPH07288375A JP8057694A JP8057694A JPH07288375A JP H07288375 A JPH07288375 A JP H07288375A JP 8057694 A JP8057694 A JP 8057694A JP 8057694 A JP8057694 A JP 8057694A JP H07288375 A JPH07288375 A JP H07288375A
Authority
JP
Japan
Prior art keywords
hole
solder
groove
holes
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8057694A
Other languages
English (en)
Inventor
Koichi Orita
浩一 折田
Ryoichi Morimoto
亮一 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP8057694A priority Critical patent/JPH07288375A/ja
Publication of JPH07288375A publication Critical patent/JPH07288375A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 スルー・ホール、ブラインド・ヴィア・ホ
ールの孔内を半田で塞ぐともに、半田バンプを形成する
際、あるいはリード付き電子部品をスルー・ホールに半
田付けする際に、ボイドやブロー・ホールが発生するこ
とを防止するランド形状を提供する。 【構成】 スルー・ホールまたはブラインド・ヴィア
・ホールの孔周辺の導体パターンに形成されたランド
に、孔から周縁にかけて一以上の溝を設け、溝の底面は
回路基板の基板材料が露出する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板上に設けられ
たスルー・ホールまたはブラインド・ヴィア・ホールの
ランド形状の改善に関する。
【0002】
【従来の技術】近年、電子機器の性能上および経済上の
ニーズから、回路基板における電子部品実装の高密度化
が進められ、狭い面積に電子部品を高密度に実装するた
め、多層基板が多く用いられている。多層基板1は、図
4(a)のように、導体パターン2が設けられた複数の
基板3を積層することによって形成されており、多層基
板1の表裏の導体パターン2A、2Bを電気的に接続す
るスルー・ホール4や、導体パターン2A、2Bと内側
の導体パターン2Cを接続するブラインド・ヴィア・ホ
ール5が形成されている。スルー・ホール4およびブラ
インド・ヴィア・ホール5の孔内壁には、メッキ等によ
り導体層6が形成されている。また、スルー・ホール4
およびブラインド・ヴィア・ホール5の孔周辺には、図
4(b)のように、リング状のランド7が形成され、導
体パターン2A、2Bに接続されている。
【0003】当初、このスルー・ホール4やブラインド
・ヴィア・ホール5は各層の導体パターン2の電気的接
続としてのみ用いられ、入出力端子(I/O端子)ある
いは電子部品を接続する端子として積極的に用いられて
いなかった。しかしながら、最近はより一層の小型化、
より一層の高密度化を図るために、入出力端子として、
また電子部品を接続する端子としての利用が行われるよ
うになってきた。
【0004】しかしながら、ランド7を、入出力端子あ
るいは電子部品搭載用のランドとして使用するために
は、孔内に銀ペースト等の導電ペーストを充填後、表面
にメッキを施してランドを形成したり、スクリーン印刷
法あるいはフロー法によって、スルー・ホール4やブラ
インド・ヴィア・ホール5の孔内に半田を充填して孔内
を塞いだり、半田バンプを形成する必要があった。
【0005】スクリーン印刷法の概略を図5を用いて説
明する。図5(a)のように、半田ペースト8を充填す
るスルー・ホール4に半田ペースト8を印刷するための
所定パターンを形成したマスク9を重ね合わせた後、ス
キージ10を用いて半田ペースト8を回路基板11のラ
ンド7の表面に印刷する。図5(b)のように、マスク
9を取り除いた後、半田ペースト8が印刷された回路基
板11の表裏を図5(c)のように、反転する。この状
態で回路基板11をリフロー炉に流し、半田ペースト8
を溶融する。スルー・ホール4の孔内は、半田の表面張
力により塞がれるとともに、回路基板11の裏側には、
図5(d)に示すように、凸状の半田バンプ12が形成
される。
【0006】フロー法は、溶融した半田表面に回路基板
11などの半田付け面を接触させて、溶融半田を半田付
け面に供給する方法で、スクリーン印刷法と同様に孔内
が塞がれるとともに、半田バンプ12が形成される。
【0007】なお、ブラインド・ヴィア・ホール5につ
いても、スルー・ホール4と同様に行われる。
【0008】
【発明が解決しようとする課題】このような方法を用い
た場合、スルー・ホール4やブラインド・ヴィア・ホー
ル5の孔内には、必然的に半田ペーストに含まれるフラ
ックス成分に起因した揮発性ガスや、巻き込まれた空気
(以下ガスという)が残存している。ガスは、孔の上方
にしか抜けないため、溶融した半田が固まる際、図6
(a)のように、孔内や半田バンプ12内にボイド13
やブロー・ホール14が残り易すかった。このため、孔
内の半田の充填量が均一とならずに、信頼性に欠けるば
かりでなく、半田バンプ12の高さ形状が一定とならな
いという不都合もあった。
【0009】また、リード付き電子部品をスルー・ホー
ル4に半田付けするには、リード端子をスルー・ホール
4の孔内に挿入後、半田槽に潜らせて半田付けする方法
が一般的であるが、この場合にも上述したと同じ理由
で、図6(b)のように、孔内にボイド13やブロー・
ホール14が生じるという問題があった。
【0010】そこで本発明は、スルー・ホール4やブラ
インド・ヴィア・ホール5の孔内を半田で塞ぐととも
に、半田バンプ12を形成する際、あるいはリード付き
電子部品をスルー・ホール4に半田付けする際に発生す
るボイド13やブロー・ホール14の発生を防ぐことを
目的とする。
【0011】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成される。すなわち、スルー
・ホールまたはブラインド・ヴィア・ホールが形成され
た回路基板において、前記スルー・ホールまたはブライ
ンド・ヴィア・ホールの孔周辺に形成されたランドに
は、前記孔から放射方向に延びる少なくとも一以上の溝
が設けられ、該溝の底面には基板面が露出するように構
成したものである。
【0012】
【作用】ランドに設けられた溝の底面の露出した基板面
は、溶融半田に濡れないため、溝は半田で塞がれない。
このため、溝は、ガスの逃げ道を形成することになる。
この結果、スルー・ホールまたはブラインド・ヴィア・
ホールの部分に半田バンプを形成する際、スルー・ホー
ルまたはブラインド・ヴィア・ホールの孔内の溶融され
た半田中に生じたガスは、孔の上方だけでなく、溝を経
由しても孔外に抜ける。
【0013】
【実施例】スルー・ホール4またはブラインド・ヴィア
・ホール5のランド形状以外の構成は、従来例と同じな
ため、同じ番号を用いてその説明を省略する。
【0014】回路基板11に設けた、スルー・ホール4
の周辺には、孔を中心として円形状のランド16が設け
られている。ランド16には、図1(a)のように、1
00乃至200μmの幅L1を有する四つの溝17が、
孔から周縁にかけて、放射状に設けられる。実施例で
は、例えばランド16の厚みは35μm、外径は800
μm、スルー・ホール4の内径は300μmであり、十
字状に設けられた溝17を示す。溝17の底面は、図1
(b)のように、導体が除かれており、回路基板11の
基板面、例えばエポキシ樹脂等が露出している。溶融半
田は、エポキシ樹脂等とは反応しないため、溝17は半
田と濡れることがなく、半田によって塞がれない。従っ
て、ランド16の上に半田を供給しスルー・ホール4に
半田を充填する際に、孔内の溶融された半田に生じたガ
スは、孔の上方だけでなく、溝17に沿った方向にも逃
げることができる。すなわち、図2のように、ランド1
6およびスルー・ホール4の部分に半田バンプを形成す
る場合、溶融半田に含まれているガスは、孔の上方向D
1だけでなく、溝17に沿ったD2の方向にも逃げる。
なお、リード付き電子部品を、スルー・ホール4に半田
付けする際も同様である。
【0015】また、回路基板11の表面には、半田付着
を防止するために半田レジスト層18を設ける場合があ
る。図3(a)に、ランド16と同心円状に一定のギヤ
ップGを設けて印刷した半田レジスト層18を設けた場
合を示す。この場合、孔内に充填された溶融半田に含ま
れているガスは、孔の上方および溝17に沿って孔外に
逃げる。一方、半田レジスト層18が、ランド16の周
縁と一部重なる場合には、ランド16の上面に半田が付
着すると、溝17は半田と半田レジスト層18によって
塞がれてしまい、溝17はガス抜きの役目を果たせな
い。このため、図3(b)のように、半田レジスト層1
8とランド16が重なる部分から溝17を、長さL2だ
けさらに延長して、半田レジスト層18にも溝19を形
成する。
【0016】溝17の形成方法として、図3(a)のよ
うに、導体パターン2A、2Bをパターン・エッチング
をすると同時に溝17を形成することができる。また、
図3(b)のように、半田レジスト層18がランド16
と重なる場合には、溝19は半田レジスト層18を形成
後、レーザー・ビームを用いたり、エンド・ミル等のド
リルを用いて物理的に切削して形成する。後者の場合、
ランド16の溝17は、あらかじめパターン・エッチン
グで形成しておいても良いし、半田レジスト層18に溝
19を形成する際に彫り込んでも良い。
【0017】なお、実施例ではスルー・ホール4を用い
て説明したが、ブラインド・ヴィア・ホール5について
も同じである。また、スルー・ホール4またはブライン
ド・ヴィア・ホール5の孔内の溶融された半田中に生じ
たガスは、孔の上方および溝17、19に沿って逃げる
ため、溝17、19は回路基板11の上表面のみに設け
ても良い。さらに、ランド16に形成する溝17、19
は、四本設ける場合について説明したがこれに限られな
い。形成される半田バンプ12内のガス抜きができる十
分な本数を設ける。回路基板11は多層基板でも、両面
基板であっても良い。
【0018】
【発明の効果】回路基板に形成したスルー・ホールまた
はブラインド・ヴィア・ホールの孔の周りに設けたラン
ドに、孔から放射状に延びる溝を形成したから、スルー
・ホールまたはブラインド・ヴィア・ホール部分に半田
を充填して半田バンプを形成する際、あるいはリード付
き電子部品をスルー・ホールに半田付けする際、溶融半
田中のボイドやブロー・ホールの発生を防ぐことがで
き、また半田バンプの不良が低減し、さらに一定の高さ
の均一な半田バンプが形成できる。
【0019】ボイドやブロー・ホールが無くなることに
より、スルー・ホールまたはブラインド・ヴィア・ホー
ル孔内の導体層、あるいは導体層とリード付き電子部品
のリード線は半田と確実に接続されるため、機械的信頼
性が高くなる。また、均一な半田バンプを用いて他の端
子に接続するので、入出力端子としての信頼性が極めて
向上し、信頼性が向上する。
【図面の簡単な説明】
【図1】図1(a)は本発明にかかるランドの表面図、
図1(b)は本発明にかかるランドが形成されたプリン
ト配線板の断面図である。
【図2】本発明にかかるランドを使用したときのガスが
逃げる方向を示す図で、図2(a)は表面図、図2
(b)は断面図である。
【図3】図3(a)は本発明にかかるランドと半田レジ
スト層の間にギャップがある場合、図3(b)は本発明
にかかるランドと半田レジスト層が一部重なった場合の
溝を示す図である。
【図4】図4(a)は従来の多層基板の断面図、図4
(b)は従来の多層基板のスルー・ホールおよびブライ
ンド・ヴィア・ホールの孔周辺の導体パターンに形成さ
れたランドを示す図である。
【図5】従来の、スルー・ホール内に半田を充填し、半
田バンプを形成する方法を示す図である。
【図6】図6(a)、(b)はボイドおよびブロー・ホ
ールが生じたスルー・ホールの断面図である。
【符号の説明】
1 多層基板 2 導体パターン 4 スルー・ホール 5 ブラインド・ヴィア・ホール 7 ランド 12 半田バンプ 13 ボイド 14 ブロー・ホール 16 ランド 17 溝 18 半田レジスト層 19 半田レジスト層の溝

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 スルー・ホールまたはブラインド・ヴィ
    ア・ホールが形成された回路基板において、前記スルー
    ・ホールまたはブラインド・ヴィア・ホールの孔周辺に
    形成されたランドには、前記孔から放射方向に延びる少
    なくとも一以上の溝が設けられ、該溝の底面には基板面
    が露出するように構成したことを特徴とする回路基板。
JP8057694A 1994-04-19 1994-04-19 回路基板 Pending JPH07288375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8057694A JPH07288375A (ja) 1994-04-19 1994-04-19 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8057694A JPH07288375A (ja) 1994-04-19 1994-04-19 回路基板

Publications (1)

Publication Number Publication Date
JPH07288375A true JPH07288375A (ja) 1995-10-31

Family

ID=13722175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8057694A Pending JPH07288375A (ja) 1994-04-19 1994-04-19 回路基板

Country Status (1)

Country Link
JP (1) JPH07288375A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2304999A (en) * 1995-09-05 1997-03-26 Ford Motor Co Reflow soldering of electronic components to a printed circuit board
JP2002171042A (ja) * 2000-12-01 2002-06-14 Nichia Chem Ind Ltd Ledユニット及びその製造方法
WO2003028414A1 (en) * 2001-09-28 2003-04-03 Intel Corporation Vented vias for via in pad technology assembly process yield improvements
EP1919042A2 (en) * 2006-10-31 2008-05-07 Nihon Dempa Kogyo Co., Ltd. Two-level mounting board and crystal oscillator using the same
JP2008311417A (ja) * 2007-06-14 2008-12-25 Mitsubishi Electric Corp プリント配線板
JP6068645B2 (ja) * 2013-07-30 2017-01-25 京セラ株式会社 配線基板および電子装置
CN107770973A (zh) * 2017-10-17 2018-03-06 珠海杰赛科技有限公司 印制电路板的加工方法
US20180287270A1 (en) * 2017-03-29 2018-10-04 Te Connectivity Germany Gmbh Electrical Contact Element And Method of Producing A Hard-Soldered, Electrically Conductive Connection to a Mating Contact by Means of A Pressed-In Soldering Body Made from Hard Solder
DE102021117131A1 (de) 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842275A (en) * 1995-09-05 1998-12-01 Ford Motor Company Reflow soldering to mounting pads with vent channels to avoid skewing
GB2304999B (en) * 1995-09-05 2000-02-23 Ford Motor Co Reflow soldering of electronic components to a printed circuit board
GB2304999A (en) * 1995-09-05 1997-03-26 Ford Motor Co Reflow soldering of electronic components to a printed circuit board
JP4507396B2 (ja) * 2000-12-01 2010-07-21 日亜化学工業株式会社 Ledユニットの製造方法
JP2002171042A (ja) * 2000-12-01 2002-06-14 Nichia Chem Ind Ltd Ledユニット及びその製造方法
WO2003028414A1 (en) * 2001-09-28 2003-04-03 Intel Corporation Vented vias for via in pad technology assembly process yield improvements
CN100433949C (zh) * 2001-09-28 2008-11-12 英特尔公司 用于提高具有过孔的焊盘技术组装工艺的生产率的可排气过孔
EP1919042A2 (en) * 2006-10-31 2008-05-07 Nihon Dempa Kogyo Co., Ltd. Two-level mounting board and crystal oscillator using the same
JP2008117804A (ja) * 2006-10-31 2008-05-22 Nippon Dempa Kogyo Co Ltd 二段構造の実装基板及びこれを用いた水晶発振器
JP2008311417A (ja) * 2007-06-14 2008-12-25 Mitsubishi Electric Corp プリント配線板
JP6068645B2 (ja) * 2013-07-30 2017-01-25 京セラ株式会社 配線基板および電子装置
JPWO2015016289A1 (ja) * 2013-07-30 2017-03-02 京セラ株式会社 配線基板および電子装置
US20180287270A1 (en) * 2017-03-29 2018-10-04 Te Connectivity Germany Gmbh Electrical Contact Element And Method of Producing A Hard-Soldered, Electrically Conductive Connection to a Mating Contact by Means of A Pressed-In Soldering Body Made from Hard Solder
US11145995B2 (en) * 2017-03-29 2021-10-12 Te Connectivity Germany Gmbh Electrical contact element and method of producing a hard-soldered, electrically conductive connection to a mating contact by means of a pressed-in soldering body made from hard solder
CN107770973A (zh) * 2017-10-17 2018-03-06 珠海杰赛科技有限公司 印制电路板的加工方法
DE102021117131A1 (de) 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Similar Documents

Publication Publication Date Title
US5875102A (en) Eclipse via in pad structure
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
JP2919456B2 (ja) 半導体パッケージの印刷回路基板実装構造
JP2005322915A (ja) 構成要素の表面実装アタッチメント
US20070017699A1 (en) Circuit board
US20120152606A1 (en) Printed wiring board
JPH07288375A (ja) 回路基板
JP3289858B2 (ja) マルチチップモジュールの製造方法およびプリント配線板への実装方法
EP0127955B1 (en) Manufacture of printed circuit boards
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
JP3440786B2 (ja) プリント配線板
JP2008066344A (ja) 多層基板と金属接合材料の印刷方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JPH0821764B2 (ja) プリント基板
JPH07245484A (ja) Icチップを搭載した多層プリント配線板及びそのための多層プリント配線板の製造方法
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
JPH08186357A (ja) プリント配線板及びその製造方法
JP2007194462A (ja) チップ部品の実装構造および方法
JPH06216298A (ja) リードフレームおよびその製造方法
JPH06296076A (ja) Smdモジュールの側面電極形成方法
JP2021174975A (ja) プリント基板及びプリント基板の製造方法
JPH05259624A (ja) プリント配線板およびその製造方法
JP2023124189A (ja) プリント配線板
JPH0414892A (ja) プリント配線基板のハンダレジスト開口部の構造
JPH10242629A (ja) プリント配線板及びその製造方法