JP3440786B2 - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JP3440786B2 JP3440786B2 JP30686897A JP30686897A JP3440786B2 JP 3440786 B2 JP3440786 B2 JP 3440786B2 JP 30686897 A JP30686897 A JP 30686897A JP 30686897 A JP30686897 A JP 30686897A JP 3440786 B2 JP3440786 B2 JP 3440786B2
- Authority
- JP
- Japan
- Prior art keywords
- component mounting
- mounting land
- solder resist
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパソコン、移動体通
信用電話機、ビデオカメラ等の各種電子機器に用いられ
るプリント配線板に関するものである。 【０００２】 【従来の技術】近年、電子機器の高機能化、高密度化に
伴い、電子部品は、ますます小型化、高集積化、高速
化、多ピン化の傾向にある。 【０００３】このために、プリント配線板の形態はます
ます低誘電率、薄型、軽量化の傾向が進んでおり、同時
に実装部品の形態も多ピン化の中で小型化に応えるた
め、従来の周辺端子実装型パッケージに加え、面格子実
装型パッケージも実用化されてきているなど高密度化の
傾向にあり、また一方で実装時の信頼性、リペアー性が
要求されてきている。 【０００４】以下に従来のプリント配線板について説明
する。 【０００５】図３（ａ）、（ｂ）は従来のプリント基板
を示す図である。図３（ａ）、（ｂ）において、１１は
部品実装ランド、１２はソルダレジストである。 【０００６】以上のように構成されたプリント配線板に
ついて、以下詳細に説明する。 【０００７】部品実装ランド１１は、両面プリント配線
板の表裏もしくは多層プリント配線板の最外層の金属層
に対してエッチングなどの手段を用いて回路パターンを
形成する際に同時に形成する。次にはんだ付けなどによ
る部品実装時に不要な部分にソルダレジスト１２を形成
することにより短絡を防止する。この時部品実装ランド
１１上にソルダレジスト１２が乗り上げた場合、部品実
装ランド１１の実装面積が減少し良好なはんだ付けを行
うことを阻害することになる。 【０００８】そこでこれを防止するためにソルダレジス
ト１２を形成する際、部品実装ランド１１上の部分は予
め部品実装ランド１１に対してクリアランスをもたせ部
品実装ランド１１よりも大きな形状で設計することによ
り、ソルダレジスト１２の形成時に回路パターンと多少
のズレが発生してもそれを吸収することを可能としてい
た。ここで部品実装ランド１１とソルダレジスト１２の
除去部の形状は図３（ａ）、（ｂ）に示すように円形、
四角形など様々な形状が存在する。 【０００９】 【発明が解決しようとする課題】しかしながら上記の従
来のプリント配線板では、ますます高密度化が進む中で
上記部品実装ランド１１とソルダレジスト１２とのクリ
アランスも減少する傾向にあり、そのために回路パター
ンとソルダレジスト１２との間に僅かなズレが発生した
場合でも、その乗り上げによりはんだ付け面積が減少し
良好なはんだ付けを行うことが阻害される傾向にあると
いう問題点を有していた。 【００１０】また、高密度化を保ったまま十分なクリア
ランスを得るために部品実装ランド１１を小さくすると
リペアー等の取り扱い方法によっては部品実装ランド１
１が基材から剥離するという問題点を有していた。 【００１１】本発明は上記従来の問題点を解決するもの
であり、回路パターンとソルダレジストとの間に多少の
ズレが発生しても十分なはんだ付け面積を確保し良好な
はんだ付けを高い信頼性により行うことが可能なプリン
ト配線板を提供することを目的とする。 【００１２】 【課題を解決するための手段】この目的を達成するため
に本発明のプリント配線板は、エポキシ樹脂を含浸した
芳香族ポリアミドからなる被圧縮性多孔質基材の貫通穴
に導電性ペーストが充填されたビアと、前記多孔質基材
の両面に加熱加圧して張り合せた金属層により形成した
回路パターンの部品実装ランドと、ソルダレジストを備
えたプリント配線板であって、前記部品実装ランドの直
下に前記ビアが形成され、前記部品実装ランドは部品の
はんだ付け面積より大きく形成され、さらにソルダレジ
ストは前記部品実装ランド上において前記はんだ付け面
積と等しい面積が除去されて前記部品実装ランドの周囲
もしくはその一部に乗り上げて、かつ乗り上げ量は回路
パターンに対するソルダレジスト形成時のズレ量を吸収
できるように形成した構成を有している。 【００１３】この構成によれば、部品実装ランドの周囲
にソルダレジストを乗り上げることにより両者の間に多
少のズレが発生してもこの乗り上げ量の中に吸収するこ
とで部品実装ランドの露出量は常に一定に保たれ、同時
に部品実装ランドをその周囲に乗り上げたソルダレジス
トにより補強することで基材と部品実装ランドの剥離強
度を向上することができ、良好なはんだ付けを高い信頼
性で行うことが可能なプリント配線板を提供することが
できる。 【００１４】 【発明の実施の形態】本発明の請求項１に記載した発明
は、エポキシ樹脂を含浸した芳香族ポリアミドからなる
被圧縮性多孔質基材の貫通穴に導電性ペーストが充填さ
れたビアと、前記多孔質基材の両面に加熱加圧して張り
合せた金属層により形成した回路パターンの部品実装ラ
ンドと、ソルダレジストを備えたプリント配線板であっ
て、前記部品実装ランドの直下に前記ビアが形成され、
前記部品実装ランドは部品のはんだ付け面積より大きく
形成され、さらにソルダレジストは前記部品実装ランド
上において前記はんだ付け面積と等しい面積が除去され
て前記部品実装ランドの周囲もしくはその一部に乗り上
げて、かつ乗り上げ量は回路パターンに対するソルダレ
ジスト形成時のズレ量を吸収できるように形成されてい
ることを特徴とするプリント配線板としたものであり、
この構成によって、部品実装ランドはその上に形成され
たソルダレジストの除去部のすべての部分に露出してお
り、はんだ付け面積はこのソルダレジストの除去部の面
積に等しくなる。ソルダレジスト形成時に回路パターン
に対して多少のズレが発生しても、そのズレ量を部品実
装ランドに対するソルダレジストの乗り上げ量に吸収で
きるように予め設計しておけば部品実装ランドの露出部
の面積は常に一定に保たれ、はんだ付け状態も常に一定
に保たれる。また、部品実装ランドはその周囲に乗り上
げたソルダレジストにより基材に対する接着力が補強さ
れ基材と部品実装ランドの剥離を防止することができる
という作用を有する。 【００１５】また、この構成によって、低誘電率基材で
ある芳香族ポリアミドによりプリント配線板は低誘電率
化し、また被圧縮多孔質基材に貫通穴を形成し導電性ペ
ーストを充填した後基材を加熱加圧することでパターン
配線を高密度化すると同時に従来の弱点であったランド
剥離強度を向上できるという作用を有する。 【００１６】さらに、この構成によって、部品実装ラン
ドの直下にビアを形成することで余分な回路パターンの
引き回しを行う必要がなく配線密度を大幅に向上すると
ともに、更にランド剥離強度も同時に向上できるという
作用を有する。 【００１７】以下本発明の実施の形態について、図１及
び図２を用いて説明する。 【００１８】図１（ａ）〜（ｃ）は本発明の実施の形態
におけるプリント配線板を示す図であり、図２は本発明
の実施の形態におけるプリント配線板の断面図である。
図１（ａ）〜（ｃ）及び図２において、部品実装ランド
１の周囲にソルダレジスト２は乗り上げており、このこ
とにより両者の間に多少のズレが発生してもこの乗り上
げ量の中に吸収でき部品実装ランド１の露出量は常に一
定に保たれ、同時に部品実装ランド１をその周囲に乗り
上げたソルダレジスト２により補強することができると
いう作用を有する。 【００１９】次に、本発明の具体例を説明する。 【００２０】図１（ａ）〜（ｃ）及び図２において、１
は部品実装ランド、２はソルダレジスト、３はビア、４
は基材、５は回路パターンである。 【００２１】以上のように構成されたプリント配線板に
ついて、以下その動作を説明する。 【００２２】図１（ａ）〜（ｃ）に示したように、部品
実装ランド１は必要な所定の実装面積よりも大きいもの
を形成し、そしてこの部品実装ランド１上に所定の実装
面積になるようにソルダレジスト２を除去することで所
定の実装面積分だけ部品実装ランド１を露出することが
できる。その結果、部品実装ランド１の全周囲または一
部にソルダレジスト２は乗り上げており、このことによ
り両者の間に多少のズレが発生してもこの乗り上げ量の
中に吸収でき部品実装ランド１の露出量は常に一定に保
たれる。同時に部品実装ランド１をその周囲に乗り上げ
たソルダレジスト２により補強することができ基材４と
部品実装ランド１の剥離強度を向上することができる。 【００２３】また、図２に示したように、基材４にエポ
キシ樹脂を含浸した芳香族ポリアミドからなる被圧縮性
多孔質基材に低誘電率芳香族ポリアミドを用い、これに
貫通穴を形成し導電性ペーストを充填した後、基材４を
加熱加圧することでビア３を形成し、その後回路パター
ン５を形成することを繰り返すことによりスルーホール
を必要とすることなく任意の層間だけ電気的に接続でき
配線を高密度化すると同時に、部品実装ランド１の周囲
にソルダレジスト２を乗り上げることにより従来の弱点
であったランド剥離強度を前記理由により向上できる。 【００２４】更に部品実装ランド１の直下にビア３を形
成することで部品実装ランド１から回路パターンにより
他の部分へ引き回すことなく他の層へ電気接続すること
ができ、配線を極端に高密度化することが可能となり、
同時にここでも部品実装ランド１の周囲にソルダレジス
ト２を乗り上げることにより従来の弱点であったランド
剥離強度を前記理由により向上できる。 【００２５】以上のように本実施の形態によれば、部品
実装ランド１の周囲にソルダレジスト２を乗り上げるこ
とにより両者の間に多少のズレが発生してもこの乗り上
げ量の中に吸収することで部品実装ランド１の露出量は
常に一定に保たれ、同時に部品実装ランド１をその周囲
に乗り上げたソルダレジスト２により補強することで基
材４と部品実装ランド１の剥離強度を向上することがで
き、良好なはんだ付けを高い信頼性で行うことが可能な
プリント配線板を提供することができる。 【００２６】なお、本発明の実施の形態において部品実
装ランド１の形状及びソルダレジスト２の除去部の形状
は円形、四角形としたがその他の形状及びそれらの組み
合わせとしてもよい。 【００２７】 【発明の効果】以上のように本発明は、部品実装ランド
の周囲にソルダレジストを乗り上げることにより両者の
間に多少のズレが発生してもこの乗り上げ量の中に吸収
することで部品実装ランドの露出量は常に一定に保た
れ、同時に部品実装ランドをその周囲に乗り上げたソル
ダレジストにより補強することで基材と部品実装ランド
の剥離強度を向上することができ、良好なはんだ付けを
高い信頼性で行うことが可能なプリント配線板を実現で
きるものである。
信用電話機、ビデオカメラ等の各種電子機器に用いられ
るプリント配線板に関するものである。 【０００２】 【従来の技術】近年、電子機器の高機能化、高密度化に
伴い、電子部品は、ますます小型化、高集積化、高速
化、多ピン化の傾向にある。 【０００３】このために、プリント配線板の形態はます
ます低誘電率、薄型、軽量化の傾向が進んでおり、同時
に実装部品の形態も多ピン化の中で小型化に応えるた
め、従来の周辺端子実装型パッケージに加え、面格子実
装型パッケージも実用化されてきているなど高密度化の
傾向にあり、また一方で実装時の信頼性、リペアー性が
要求されてきている。 【０００４】以下に従来のプリント配線板について説明
する。 【０００５】図３（ａ）、（ｂ）は従来のプリント基板
を示す図である。図３（ａ）、（ｂ）において、１１は
部品実装ランド、１２はソルダレジストである。 【０００６】以上のように構成されたプリント配線板に
ついて、以下詳細に説明する。 【０００７】部品実装ランド１１は、両面プリント配線
板の表裏もしくは多層プリント配線板の最外層の金属層
に対してエッチングなどの手段を用いて回路パターンを
形成する際に同時に形成する。次にはんだ付けなどによ
る部品実装時に不要な部分にソルダレジスト１２を形成
することにより短絡を防止する。この時部品実装ランド
１１上にソルダレジスト１２が乗り上げた場合、部品実
装ランド１１の実装面積が減少し良好なはんだ付けを行
うことを阻害することになる。 【０００８】そこでこれを防止するためにソルダレジス
ト１２を形成する際、部品実装ランド１１上の部分は予
め部品実装ランド１１に対してクリアランスをもたせ部
品実装ランド１１よりも大きな形状で設計することによ
り、ソルダレジスト１２の形成時に回路パターンと多少
のズレが発生してもそれを吸収することを可能としてい
た。ここで部品実装ランド１１とソルダレジスト１２の
除去部の形状は図３（ａ）、（ｂ）に示すように円形、
四角形など様々な形状が存在する。 【０００９】 【発明が解決しようとする課題】しかしながら上記の従
来のプリント配線板では、ますます高密度化が進む中で
上記部品実装ランド１１とソルダレジスト１２とのクリ
アランスも減少する傾向にあり、そのために回路パター
ンとソルダレジスト１２との間に僅かなズレが発生した
場合でも、その乗り上げによりはんだ付け面積が減少し
良好なはんだ付けを行うことが阻害される傾向にあると
いう問題点を有していた。 【００１０】また、高密度化を保ったまま十分なクリア
ランスを得るために部品実装ランド１１を小さくすると
リペアー等の取り扱い方法によっては部品実装ランド１
１が基材から剥離するという問題点を有していた。 【００１１】本発明は上記従来の問題点を解決するもの
であり、回路パターンとソルダレジストとの間に多少の
ズレが発生しても十分なはんだ付け面積を確保し良好な
はんだ付けを高い信頼性により行うことが可能なプリン
ト配線板を提供することを目的とする。 【００１２】 【課題を解決するための手段】この目的を達成するため
に本発明のプリント配線板は、エポキシ樹脂を含浸した
芳香族ポリアミドからなる被圧縮性多孔質基材の貫通穴
に導電性ペーストが充填されたビアと、前記多孔質基材
の両面に加熱加圧して張り合せた金属層により形成した
回路パターンの部品実装ランドと、ソルダレジストを備
えたプリント配線板であって、前記部品実装ランドの直
下に前記ビアが形成され、前記部品実装ランドは部品の
はんだ付け面積より大きく形成され、さらにソルダレジ
ストは前記部品実装ランド上において前記はんだ付け面
積と等しい面積が除去されて前記部品実装ランドの周囲
もしくはその一部に乗り上げて、かつ乗り上げ量は回路
パターンに対するソルダレジスト形成時のズレ量を吸収
できるように形成した構成を有している。 【００１３】この構成によれば、部品実装ランドの周囲
にソルダレジストを乗り上げることにより両者の間に多
少のズレが発生してもこの乗り上げ量の中に吸収するこ
とで部品実装ランドの露出量は常に一定に保たれ、同時
に部品実装ランドをその周囲に乗り上げたソルダレジス
トにより補強することで基材と部品実装ランドの剥離強
度を向上することができ、良好なはんだ付けを高い信頼
性で行うことが可能なプリント配線板を提供することが
できる。 【００１４】 【発明の実施の形態】本発明の請求項１に記載した発明
は、エポキシ樹脂を含浸した芳香族ポリアミドからなる
被圧縮性多孔質基材の貫通穴に導電性ペーストが充填さ
れたビアと、前記多孔質基材の両面に加熱加圧して張り
合せた金属層により形成した回路パターンの部品実装ラ
ンドと、ソルダレジストを備えたプリント配線板であっ
て、前記部品実装ランドの直下に前記ビアが形成され、
前記部品実装ランドは部品のはんだ付け面積より大きく
形成され、さらにソルダレジストは前記部品実装ランド
上において前記はんだ付け面積と等しい面積が除去され
て前記部品実装ランドの周囲もしくはその一部に乗り上
げて、かつ乗り上げ量は回路パターンに対するソルダレ
ジスト形成時のズレ量を吸収できるように形成されてい
ることを特徴とするプリント配線板としたものであり、
この構成によって、部品実装ランドはその上に形成され
たソルダレジストの除去部のすべての部分に露出してお
り、はんだ付け面積はこのソルダレジストの除去部の面
積に等しくなる。ソルダレジスト形成時に回路パターン
に対して多少のズレが発生しても、そのズレ量を部品実
装ランドに対するソルダレジストの乗り上げ量に吸収で
きるように予め設計しておけば部品実装ランドの露出部
の面積は常に一定に保たれ、はんだ付け状態も常に一定
に保たれる。また、部品実装ランドはその周囲に乗り上
げたソルダレジストにより基材に対する接着力が補強さ
れ基材と部品実装ランドの剥離を防止することができる
という作用を有する。 【００１５】また、この構成によって、低誘電率基材で
ある芳香族ポリアミドによりプリント配線板は低誘電率
化し、また被圧縮多孔質基材に貫通穴を形成し導電性ペ
ーストを充填した後基材を加熱加圧することでパターン
配線を高密度化すると同時に従来の弱点であったランド
剥離強度を向上できるという作用を有する。 【００１６】さらに、この構成によって、部品実装ラン
ドの直下にビアを形成することで余分な回路パターンの
引き回しを行う必要がなく配線密度を大幅に向上すると
ともに、更にランド剥離強度も同時に向上できるという
作用を有する。 【００１７】以下本発明の実施の形態について、図１及
び図２を用いて説明する。 【００１８】図１（ａ）〜（ｃ）は本発明の実施の形態
におけるプリント配線板を示す図であり、図２は本発明
の実施の形態におけるプリント配線板の断面図である。
図１（ａ）〜（ｃ）及び図２において、部品実装ランド
１の周囲にソルダレジスト２は乗り上げており、このこ
とにより両者の間に多少のズレが発生してもこの乗り上
げ量の中に吸収でき部品実装ランド１の露出量は常に一
定に保たれ、同時に部品実装ランド１をその周囲に乗り
上げたソルダレジスト２により補強することができると
いう作用を有する。 【００１９】次に、本発明の具体例を説明する。 【００２０】図１（ａ）〜（ｃ）及び図２において、１
は部品実装ランド、２はソルダレジスト、３はビア、４
は基材、５は回路パターンである。 【００２１】以上のように構成されたプリント配線板に
ついて、以下その動作を説明する。 【００２２】図１（ａ）〜（ｃ）に示したように、部品
実装ランド１は必要な所定の実装面積よりも大きいもの
を形成し、そしてこの部品実装ランド１上に所定の実装
面積になるようにソルダレジスト２を除去することで所
定の実装面積分だけ部品実装ランド１を露出することが
できる。その結果、部品実装ランド１の全周囲または一
部にソルダレジスト２は乗り上げており、このことによ
り両者の間に多少のズレが発生してもこの乗り上げ量の
中に吸収でき部品実装ランド１の露出量は常に一定に保
たれる。同時に部品実装ランド１をその周囲に乗り上げ
たソルダレジスト２により補強することができ基材４と
部品実装ランド１の剥離強度を向上することができる。 【００２３】また、図２に示したように、基材４にエポ
キシ樹脂を含浸した芳香族ポリアミドからなる被圧縮性
多孔質基材に低誘電率芳香族ポリアミドを用い、これに
貫通穴を形成し導電性ペーストを充填した後、基材４を
加熱加圧することでビア３を形成し、その後回路パター
ン５を形成することを繰り返すことによりスルーホール
を必要とすることなく任意の層間だけ電気的に接続でき
配線を高密度化すると同時に、部品実装ランド１の周囲
にソルダレジスト２を乗り上げることにより従来の弱点
であったランド剥離強度を前記理由により向上できる。 【００２４】更に部品実装ランド１の直下にビア３を形
成することで部品実装ランド１から回路パターンにより
他の部分へ引き回すことなく他の層へ電気接続すること
ができ、配線を極端に高密度化することが可能となり、
同時にここでも部品実装ランド１の周囲にソルダレジス
ト２を乗り上げることにより従来の弱点であったランド
剥離強度を前記理由により向上できる。 【００２５】以上のように本実施の形態によれば、部品
実装ランド１の周囲にソルダレジスト２を乗り上げるこ
とにより両者の間に多少のズレが発生してもこの乗り上
げ量の中に吸収することで部品実装ランド１の露出量は
常に一定に保たれ、同時に部品実装ランド１をその周囲
に乗り上げたソルダレジスト２により補強することで基
材４と部品実装ランド１の剥離強度を向上することがで
き、良好なはんだ付けを高い信頼性で行うことが可能な
プリント配線板を提供することができる。 【００２６】なお、本発明の実施の形態において部品実
装ランド１の形状及びソルダレジスト２の除去部の形状
は円形、四角形としたがその他の形状及びそれらの組み
合わせとしてもよい。 【００２７】 【発明の効果】以上のように本発明は、部品実装ランド
の周囲にソルダレジストを乗り上げることにより両者の
間に多少のズレが発生してもこの乗り上げ量の中に吸収
することで部品実装ランドの露出量は常に一定に保た
れ、同時に部品実装ランドをその周囲に乗り上げたソル
ダレジストにより補強することで基材と部品実装ランド
の剥離強度を向上することができ、良好なはんだ付けを
高い信頼性で行うことが可能なプリント配線板を実現で
きるものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）本発明の実施の形態におけるプ
リント配線板を示す図 【図２】本発明の実施の形態におけるプリント配線板の
断面図 【図３】（ａ）〜（ｂ）従来のプリント配線板を示す図 【符号の説明】 １ 部品実装ランド ２ ソルダレジスト ３ ビア ４ 基材 ５ 回路パターン
リント配線板を示す図 【図２】本発明の実施の形態におけるプリント配線板の
断面図 【図３】（ａ）〜（ｂ）従来のプリント配線板を示す図 【符号の説明】 １ 部品実装ランド ２ ソルダレジスト ３ ビア ４ 基材 ５ 回路パターン
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 エポキシ樹脂を含浸した芳香族ポリアミ
ドからなる被圧縮性多孔質基材の貫通穴に導電性ペース
トが充填されたビアと、前記多孔質基材の両面に加熱加
圧して張り合せた金属層により形成した回路パターンの
部品実装ランドと、ソルダレジストを備えたプリント配
線板であって、前記部品実装ランドの直下に前記ビアが
形成され、前記部品実装ランドは部品のはんだ付け面積
より大きく形成され、さらにソルダレジストは前記部品
実装ランド上において前記はんだ付け面積と等しい面積
が除去されて前記部品実装ランドの周囲もしくはその一
部に乗り上げて、かつ乗り上げ量は回路パターンに対す
るソルダレジスト形成時のズレ量を吸収できるように形
成されていることを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30686897A JP3440786B2 (ja) | 1997-11-10 | 1997-11-10 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30686897A JP3440786B2 (ja) | 1997-11-10 | 1997-11-10 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145605A JPH11145605A (ja) | 1999-05-28 |
| JP3440786B2 true JP3440786B2 (ja) | 2003-08-25 |
Family
ID=17962225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30686897A Expired - Fee Related JP3440786B2 (ja) | 1997-11-10 | 1997-11-10 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440786B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3686861B2 (ja) * | 2000-12-08 | 2005-08-24 | 日本電気株式会社 | 回路基板及びそれを用いた電子機器 |
| KR100887894B1 (ko) * | 2001-03-07 | 2009-03-11 | 소니 가부시끼 가이샤 | 프린트 배선판의 랜드부, 프린트 배선판의 제조 방법, 및프린트 배선판 실장 방법 |
| CN102714491B (zh) * | 2010-01-25 | 2015-02-18 | 株式会社村田制作所 | 电子模块及通信机 |
| JP6772232B2 (ja) * | 2018-10-03 | 2020-10-21 | キヤノン株式会社 | プリント回路板及び電子機器 |
-
1997
- 1997-11-10 JP JP30686897A patent/JP3440786B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145605A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0723388B1 (en) | Printed circuit board | |
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| US7485569B2 (en) | Printed circuit board including embedded chips and method of fabricating the same | |
| US6453549B1 (en) | Method of filling plated through holes | |
| KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2002290022A (ja) | 配線基板およびその製造方法ならびに電子装置 | |
| KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| US20120152606A1 (en) | Printed wiring board | |
| JP3440786B2 (ja) | プリント配線板 | |
| KR20140026127A (ko) | 인쇄회로기판 제조 방법 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| KR20160008848A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지 | |
| KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2001298274A (ja) | 電子回路構成体 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2000236166A (ja) | バイアホール部の接続構造及び配線基板 | |
| JP3527965B2 (ja) | プリント配線板 | |
| JP2006041238A (ja) | 配線基板及び配線基板の製造方法 | |
| KR101231522B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2006324377A (ja) | プリント配線板 | |
| JPH04263493A (ja) | プリント配線板の製造方法 | |
| JPH11126951A (ja) | 印刷回路基板およびその製造方法 | |
| KR200257974Y1 (ko) | 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판 | |
| JPH118475A (ja) | 半導体パッケージ実装用多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |