DE102020122323A1 - Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben - Google Patents

Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben Download PDF

Info

Publication number
DE102020122323A1
DE102020122323A1 DE102020122323.4A DE102020122323A DE102020122323A1 DE 102020122323 A1 DE102020122323 A1 DE 102020122323A1 DE 102020122323 A DE102020122323 A DE 102020122323A DE 102020122323 A1 DE102020122323 A1 DE 102020122323A1
Authority
DE
Germany
Prior art keywords
solder
chip
trench
semiconductor chip
outgassing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020122323.4A
Other languages
English (en)
Inventor
Michael Stadler
Paul Armand Asentista Calo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020122323.4A priority Critical patent/DE102020122323A1/de
Priority to US17/404,031 priority patent/US11830835B2/en
Priority to CN202110988107.1A priority patent/CN114121854A/zh
Publication of DE102020122323A1 publication Critical patent/DE102020122323A1/de
Priority to US18/483,977 priority patent/US20240055376A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02245—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/132 - H01L2224/13291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Halbleiterchip enthält ein Chip-Pad, das an einer Oberfläche des Halbleiterchips angeordnet ist. Eine dielektrische Schicht ist an der Oberfläche des Halbleiterchips angeordnet. Die dielektrische Schicht hat eine Öffnung, innerhalb derer ein Kontaktabschnitt des Chip-Pads freiliegt, wobei die Öffnung mindestens eine gerade Seite hat. Die dielektrische Schicht umfasst einen Lotflussmittel-Ausgasungsgraben, der getrennt von und in der Nähe der mindestens einen geraden Seite der Öffnung angeordnet ist und sich seitlich über die an die gerade Seite angrenzenden Seiten der Öffnung erstreckt.

Description

  • Technisches Gebiet
  • Diese Offenbarung bezieht sich allgemein auf das Gebiet der Halbleiterchips und insbesondere auf die Technik des Lötens von Halbleiterchips auf einen Träger.
  • Hintergrund
  • Beim Löten eines Halbleiterchips auf einen Chipträger können unerwünschte Lothohlräume im erstarrten Lotmaterial zwischen dem Chip-Pad und dem Träger eingeschlossen werden. Solche Lothohlräume können sich zu beträchtlichen Größen entwickeln und die Qualität und Zuverlässigkeit der Lötstelle erheblich beeinträchtigen.
  • Das Vakuumlöten ist eine Technik, die dafür bekannt ist, die Menge oder Größe der beim Löten entstehenden Lothohlräume zu reduzieren. Das Vakuumlöten ist jedoch ein kostspieliger Ansatz und eignet sich nicht immer für die Integration in den Fertigungsprozess.
  • Daher ist die Erzeugung von qualitativ hochwertigen Lötstellen eine ständige Herausforderung auf dem Weg zu hochzuverlässigen Halbleitervorrichtungen.
  • Kurzfassung
  • Gemäß einem Aspekt der Offenbarung umfasst ein Halbleiterchip ein Chip-Pad, das an einer Oberfläche des Halbleiterchips angeordnet ist. Eine dielektrische Schicht ist an der Oberfläche des Halbleiterchips angeordnet. Die dielektrische Schicht weist eine Öffnung auf, innerhalb derer ein Kontaktabschnitt des Chip-Pads freiliegt, wobei die Öffnung mindestens eine gerade Seite aufweist. Die dielektrische Schicht weist einen Lotflussmittel-Ausgasungsgraben auf, der getrennt von und in der Nähe der mindestens einen geraden Seite der Öffnung angeordnet ist und sich seitlich über die an die gerade Seite angrenzenden Seiten der Öffnung hinaus erstreckt.
  • Gemäß einem weiteren Aspekt der Offenbarung enthält eine Halbleiteranordnung einen Chipträger und einen Halbleiterchip gemäß der obigen Beschreibung, der auf den Chipträger gelötet ist.
  • Gemäß einem weiteren Aspekt der Offenbarung umfasst ein Verfahren zum Löten eines Halbleiterchips an einen Chipträger das Anordnen eines Lotdepots, das Lot und Lotflussmittel enthält, zwischen einem Kontaktabschnitt des Trägers und einem Kontaktabschnitt eines Chip-Pads, das an einer Oberfläche des Halbleiterchips angeordnet ist, wobei eine dielektrische Schicht an der Oberfläche des Halbleiterchips angeordnet ist und eine Öffnung aufweist, innerhalb derer der Kontaktabschnitt des Chip-Pads freiliegt. Die dielektrische Schicht weist ferner einen von der Öffnung getrennt angeordneten und sich mit dem Lotdepot überschneidenden Lotflussmittel-Ausgasungsgraben auf. Das Lotdepot wird geschmolzen, wodurch flüssiges Lot zur Extraktion von Flussmittelgas über den Lotflussmittel-Ausgasungsgraben bewegt wird.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszeichen bezeichnen einander entsprechende oder ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen, und/oder können selektiv weggelassen werden, wenn sie nicht als zwingend erforderlich beschrieben sind. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung beispielhaft näher erläutert.
    • 1A zeigt eine schematische Draufsicht auf einen beispielhaften Halbleiterchip mit einem Chip-Pad, das mit einem Lotflussmittel-Ausgasungsgraben assoziiert ist.
    • 1B zeigt eine schematische Querschnittsansicht des Halbleiterchips aus 1A entlang der Linie A-A'.
    • 2A zeigt eine schematische perspektivische Ansicht eines beispielhaften Halbleiterchips mit einem Chip-Pad, das mit einem Lotflussmittel-Ausgasungsgraben assoziiert ist, und einem Chip-Pad, das nicht mit einem Lotflussmittel-Ausgasungsgraben assoziiert ist.
    • 2B zeigt eine vergrößerte Ansicht eines durch gestrichelte Linien umrandeten Bereichs von 2A.
    • 3 zeigt eine topografische Querschnittsansicht des beispielhaften Halbleiterchips der 2A-2B entlang der Linie B-B' der 2B.
    • 4A zeigt eine partielle Querschnittsansicht des beispielhaften Halbleiterchips aus 3 entlang der Linie C-C', die ein Chip-Pad zeigt, das mit einem Lotflussmittel-Ausgasungsgraben assoziiert ist.
    • 4B zeigt eine partielle Querschnittsansicht des beispielhaften Halbleiterchips aus 3 entlang der Linie D-D', die ein Chip-Pad zeigt, das nicht mit einem Lotflussmittel-Ausgasungsgraben assoziiert ist.
    • 5 zeigt eine perspektivische Ansicht eines beispielhaften Chipträgers.
    • 6 zeigt eine perspektivische, halbtransparente Ansicht, die beispielhafte Lotdepots auf einem Chipträger und einem Halbleiterchip mit einem Chip-Pad, das mit einem Lotflussmittel-Ausgasungsgraben assoziiert ist, und einem Chip-Pad, das nicht einem Lotflussmittel-Ausgasungsgraben assoziiert ist, der in Ausrichtung über dem Chipträger gehalten wird, zeigt.
    • 7 zeigt eine perspektivische Ansicht der Anordnung aus 6 in einem Stadium, in dem die Chipbestückung abgeschlossen ist und die Lotdepots während des Reflow geschmolzen werden.
    • 8 zeigt eine perspektivische Ansicht der Anordnung aus 7 in einem Stadium, in dem das Löten beendet ist und die Lötstellen fertiggestellt sind.
    • 9 zeigt ein Flussdiagramm, das Stadien eines Verfahrens zum Löten eines Halbleiterchips an einen Chipträger darstellt.
  • Detaillierte Beschreibung
  • Die in dieser Beschreibung verwendeten Begriffe „elektrisch verbunden“ oder „verbunden“ oder ähnliche Begriffe sind nicht so zu verstehen, dass die Elemente direkt miteinander kontaktiert sind; zwischen den „elektrisch verbundenen“ bzw. „verbundenen“ Elementen können Zwischenelemente vorgesehen sein. Gemäß der Offenbarung können die oben genannten und ähnlichen Begriffe jedoch optional auch die spezifische Bedeutung haben, dass die Elemente direkt miteinander kontaktiert sind, d.h. dass keine Zwischenelemente zwischen den „elektrisch verbundenen“ bzw. „verbundenen“ Elementen vorgesehen sind.
  • Die Worte „über“ oder „unter“ in Bezug auf ein Teil, ein Element oder eine Materialschicht, das/die „über“ oder „unter“ einer Oberfläche geformt oder angebracht oder angeordnet oder platziert ist, können hier verwendet werden, um zu bedeuten, dass sich das Teil, das Element oder die Materialschicht „direkt auf“ oder „direkt unter“, z.B. in direktem Kontakt mit der implizierten Oberfläche, befindet (z.B. platziert, geformt, angeordnet, abgeschieden, platziert usw.). Das Wort „über“ oder „unter“, das in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ oder „unter“ einer Oberfläche geformt oder angeordnet oder platziert ist, kann hier jedoch auch so verwendet werden, dass das Teil, das Element oder die Materialschicht „indirekt auf“ oder „indirekt unter“ der implizierten Oberfläche angeordnet (z.B. platziert, geformt, angeordnet, abgeschieden usw.) ist, wobei ein oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der implizierten Oberfläche und dem Teil, dem Element oder der Materialschicht angeordnet sind.
  • 1 zeigt einen Halbleiterchip 100 mit einer Oberseite 100A. An der Oberseite 110A des Halbleiterchips 100 ist ein Chip-Pad 120 angeordnet. Das Chip-Pad 120 kann aus Metall oder einer Metalllegierung bestehen, z.B. aus Kupfer oder einer Kupferlegierung. An der Oberfläche 100A des Halbleiterchips 100 ist eine dielektrische Schicht 110 angeordnet. Die dielektrische Schicht 110 kann eine elektrisch isolierende Polymerschicht sein, z.B. eine Polyimidschicht. Die dielektrische Schicht 110 hat eine Öffnung 112, innerhalb derer ein Kontaktabschnitt 122 des Chip-Pads 120 freiliegt. Die Öffnung 112 hat mindestens eine gerade Seite 112_1.
  • Die dielektrische Schicht 110 enthält einen Lotflussmittel-Ausgasungsgraben 118. Der Lotflussmittel-Ausgasungsgraben 118 ist von der geraden Seite 112_1 der Öffnung 112 in der dielektrischen Schicht 110 getrennt und befindet sich in deren Nähe. Der Lotflussmittel-Ausgasungsgraben 118 steht mit der Öffnung 112 in der dielektrischen Schicht 110 nicht in Verbindung. Ferner erstreckt sich der Lotflussmittel-Ausgasungsgraben 118 seitlich (d.h. in der Richtung von links nach rechts und in der Richtung von rechts nach links in 1A) über die Seiten 112_2, 112_3 der Öffnung 112 hinaus, die an die gerade Seite 112_1 angrenzen. Infolgedessen ist der Lotflussmittel-Ausgasungsgraben 118 länger als die gerade Seite 112_1 der Öffnung 112. Eine der geraden Seite 112_1 gegenüberliegende Seite der Öffnung 112 wird mit dem Bezugszeichen 112_4 bezeichnet.
  • Die dielektrische Schicht 110 kann weitere Öffnungen enthalten, wie z.B. die Öffnung 114, die andere Chip-Pads (Elektroden) des Halbleiterchips 110 freilegen kann, z.B. das Chip-Pad 130. In dem schematischen Beispiel eines Halbleiterchips 100 kann das Chip-Pad 130 ein Lastelektroden-Chip-Pad des Halbleiterchips 100 sein und das Chip-Pad 120 kann ein Steuerelektroden- oder Sense-Elektroden-Chip-Pad des Halbleiterchips 100 sein. Weiterhin kann der Halbleiterchip 100 beispielhaft ein Chip-Pad 140 umfassen, das an einer unteren Fläche 100B des Halbleiterchips 100, die der oberen Fläche 100A gegenüberliegt, angeordnet ist.
  • Der Halbleiterchip 100 kann als Leistungshalbleiterchip ausgeführt sein. Leistungshalbleiterchips sind insbesondere zum Schalten hoher Ströme und/oder hoher Spannungen (z.B. mehr als 100 V oder 500 V) geeignet. Der Halbleiterchip 100 kann von verschiedenen Typen sein, z.B. MOSFET (Metal Oxide Semiconductor Field Effect Transistor), insbesondere ein SJ (Super Junction)-MOSFET, HEMT (High Electron Mobility Transistor), JFET (Junction Gate Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), oder Bipolartransistor.
  • Der Halbleiterchip 100 kann eine vertikale Struktur haben, d.h. der elektrische Laststrom kann in einer Richtung senkrecht zu den oberen und unteren Oberflächen 100A, 100B des Halbleiterchips 120 von einem (Last-)Chip-Pad 130, 140 zum anderen (Last-)Chip-Pad 140, 130 fließen. Beispielhaft und ohne Verlust der Allgemeingültigkeit kann das (Last-)Chip-Pad 130 die Source-Elektrode (oder Emitter-Elektrode im Falle eines IGBTs oder eines bipolaren Transistors) und das (Last-)Chip-Pad 140 die Drain-Elektrode (oder Kollektor-Elektrode im Falle eines IGBTs oder eines bipolaren Transistors) des Halbleiterchips 100 sein. Es ist jedoch auch möglich, dass der Halbleiterchip 100 eine horizontale Struktur aufweist, d.h. der elektrische Laststrom kann in einer Richtung parallel zur oberen Fläche 100A fließen. In diesem Fall sind die Lastelektroden typischerweise nur an der Oberseite 100A des Halbleiterchips 100 angeordnet.
  • In beiden Fällen kann das Chip-Pad 120, das dem Lotflussmittel-Ausgasungsgraben 118 zugeordnet ist, die Steuerelektrode (Gate-Elektrode oder Basis-Elektrode im Falle eines Bipolartransistors) oder eine Sense-Elektrode (z.B. Source-Kelvin-Sense-Elektrode) des Halbleiterchips 100 sein.
  • Die 2A, 2B und 3 zeigen die Oberflächentopografie eines beispielhaften Halbleiterchips 200. Die obere Oberfläche 100A des Halbleiterchips 200 umfasst ein Chip-Pad 120, das gemäß der Beschreibung der 1A und 1B ausgebildet ist. Weiterhin weist die Oberseite 100A des Halbleiterchips 200 z.B. ein Chip-Pad 240 auf, das in etwa die gleichen Abmessungen wie das Chip-Pad 120 aufweist, sowie ein größeres Chip-Pad 130, das dem Chip-Pad 130, wie oben beschrieben, entspricht.
  • Wie oben erwähnt, liegt der Kontaktabschnitt 122 des Chip-Pads 120 in der Öffnung 112 der dielektrischen Schicht 110 frei. Auch hier hat die Öffnung 112 mindestens eine gerade Seite 112_1 und ein Abschnitt des Lotflussmittel-Ausgasungsgrabens 118 ist getrennt von und in der Nähe der geraden Seite 112_1 der Öffnung angeordnet und erstreckt sich seitlich über die an die gerade Seite 112_1 angrenzenden Seiten 112_2, 112_3 der Öffnung 112 hinaus. In dem in den 2A, 2B und 3 dargestellten Beispiel ist die gerade Seite 112_1 z.B. die äußere Vorderseite der Öffnung 112, die Seiten 112_2, 112_3 sind die Längsseiten der Öffnung 112 und die der geraden Seite 112_1 gegenüberliegende Seite 112_4 ist eine Innenseite der Öffnung 112.
  • In dem in den 2A, 2B und 3 gezeigten Beispiel kann der Lotflussmittel-Ausgasungsgraben 180 die Öffnung 112 (optional geschlossen) umgeben und optional in der Draufsicht eine rechteckige Form aufweisen. Genauer gesagt, wenn der Lotflussmittel-Ausgasungsgraben 118 so ausgebildet ist, dass er die Öffnung 112 in der dielektrischen Schicht 110 umläuft, ist die Bedingung, dass sich der Lotflussmittel-Ausgasungsgraben 118 seitlich über die an die zugehörige gerade Seite angrenzenden Seiten der Öffnung 112 hinaus erstreckt, für alle Seiten 112_1, 112_2, 112_3, 112_4 der Öffnung 112 erfüllt. Wie dargestellt, können auch die an die gerade Seite angrenzenden Seiten 112_2, 112_3 und die der geraden Seite 112_1 gegenüberliegende Seite 112_4 gerade sein.
  • Das Chip-Pad 120 kann z.B. ein Steuerelektroden-Chip-Pad sein und das Chip-Pad 240 kann z.B. ein Kelvin-Sense-Chip-Pad des Halbleiterchips 200 sein. Es ist zu beachten, dass das Chip-Pad 240 zu Vergleichszwecken nicht mit einem Lotflussmittel-Ausgasungsgraben 118 dargestellt ist. In der Praxis können jedoch sowohl das Chip-Pad 120 als auch das Chip-Pad 240 mit einem Lotflussmittel-Ausgasungsgraben 118 assoziiert sein.
  • Die 4A und 4B sind Querschnittsansichten, die ein Beispiel dafür zeigen, wie die Oberflächentopografie des Halbleiterchips 200 erhalten werden kann. Bezugnehmend auf 4A, die eine Teilschnittansicht des Halbleiterchips 200 am Chip-Pad 120 zeigt, enthält der Halbleiterchip 200 einen Halbleiter-Die 410. Der Halbleiter-Die 410 kann eine integrierte Schaltung implementieren, die z.B. einen Transistor enthält. Weiterhin kann der Halbleiter-Die 410 Metallschichten enthalten, die eine integrierte elektrische Verbindung zwischen dotierten Bereichen des Halbleiter-Die und dem Chip-Pad 120 bilden. Die dotierten Bereiche und die Metallschichten der elektrischen Verbindung des Halbleiter-Die 410 sind in den 4A und 4B zur besseren Veranschaulichung nicht abgebildet.
  • Außerdem kann der Halbleiter-Die 410 von einer Hartpassivierungsschicht (nicht dargestellt) bedeckt sein. Die Hartpassivierungsschicht wird unter dem Chip-Pad 120 geöffnet, damit das Chip-Pad 120 einen elektrischen Kontakt mit den inneren Metallschichten (nicht dargestellt) des Halbleiter-Die 410 herstellen kann.
  • Das Chip-Pad 120 kann optional eine Kantenerhöhung 120_1 aufweisen, die metallische Seitenwände des Chip-Pads 120 definiert. In anderen Ausführungsformen kann die freiliegende Oberfläche des Chip-Pads 120 planar sein. Die dielektrische Schicht 110 ist oberhalb des Halbleiter-Die 410 angeordnet. Die Öffnung 112 der dielektrischen Schicht 110 legt einen Kontaktabschnitt 122 des Chip-Pads 120 frei. In diesem Beispiel kann der Kontaktabschnitt 122 durch die freiliegende Oberfläche des Chip-Pads 120 gebildet werden, die optional die durch die Kantenerhöhung 120_1 des Chip-Pads 120 gebildeten Seitenwände umfassen kann. Es sind jedoch auch andere Konfigurationen (z.B. eine ebene freiliegende Oberfläche des Chip-Pads 120) möglich, um einen Kontaktabschnitt 122 eines Chip-Pads 120 zu erhalten.
  • Das Chip-Pad 120 kann entlang der geraden Seite 112_1 eine Pad-Größe von z.B. etwa 0,2 bis 0,4 mm, z.B. 0,3 mm, haben. In einer Richtung senkrecht zur geraden Seite 112_1, d.h. in einer Richtung parallel zu den Seiten 112_2 und 112_3 der Öffnung 112, kann die Padgröße PS z.B. zwischen 0,4 mm und 0,6 mm, z.B. 0,5 mm, betragen.
  • Der Lotflussmittel-Ausgasungsgraben 118 kann z.B. eine Grabenbreite TW zwischen 10 µm und 20 µm, z.B. etwa 15 µm, aufweisen. Die Grabentiefe TD des Lotflussmittel-Ausgasungsgrabens 118 kann z.B. zwischen 6 µm und 10 µm, z.B. etwa 8 µm, betragen. Ein Abstand X zwischen der mindestens einen geraden Seite 112_1 der Öffnung 112 und dem Lotflussmittel-Ausgasungsgraben 118 kann z.B. zwischen 25 µm und 70 µm, insbesondere zwischen 30 µm und 50 µm, oder z.B. etwa 40 µm betragen.
  • 4B zeigt eine Teilschnittansicht des Chip-Pads 240, das in diesem Beispiel zu Vergleichszwecken nicht mit einem Lotflussmittel-Ausgasungsgraben 118 assoziiert ist. Ein solcher Lotflussmittel-Ausgasungsgraben 118 könnte jedoch auch in der dielektrischen Schicht 110 des Chip-Pads 240 implementiert sein, und es gelten dann die gleichen Abmessungsbereiche wie oben beschrieben.
  • In 5 ist ein beispielhafter Chipträger 510 dargestellt. Der beispielhafte Chipträger 510 kann z.B. ein Leadframe sein. Andere Chipträger wie metallgebondete Träger auf Keramikbasis, z.B. ein DCB-Träger (direct copper bond), ein CPC-Träger (copper plated ceramic), ein AMB-Träger (active metal brazing) oder ein DAB-Träger (direct aluminum bond) sind ebenfalls denkbar. In anderen Beispielen kann auch eine PCB (printed circuit board) als Chipträger verwendet werden.
  • Der Chipträger 510 kann ein Träger-Pad 520, ein Träger-Pad 530 und ein Träger-Pad 540 umfassen. Das Träger-Pad 520 ist konfiguriert, um mit dem Chip-Pad 120 gebondet zu werden. Das Träger-Pad 530 ist konfiguriert, um mit dem Chip-Pad 130 gebondet zu werden. Ferner ist das Träger-Pad 540 konfiguriert, um mit dem Chip-Pad 240 gebondet zu werden. In 5 ist auf jedem Träger-Pad 520, 540 ein Lotdepot 550 angebracht. 5 zeigt ein Beispiel, bei dem das Träger-Pad 520 elektrisch mit einer Steuerleitung 521 des Chipträgers 510 und das Träger-Pad 540 elektrisch mit einer Kelvin-Sensorleitung 541 des Chipträgers 510 verbunden ist.
  • Die 6 bis 8 zeigen beispielhafte Schritte des Lötens eines hier beschriebenen Halbleiterchips (z.B. Halbleiterchip 200 oder Halbleiterchip 100) auf einen Chipträger wie z.B. den Chipträger 510. Der Halbleiterchip 200 ist transparent dargestellt, so dass die Unterseite 100B des Halbleiterchips 200, die Lotdepots 550 und der Chipträger 510 sichtbar sind.
  • Bezugnehmend auf 6 ist ein Lotdepot 550 auf dem (Steuer-)Träger-Pad 520 und ein Lotdepot 550 auf dem (Sense-)Träger-Pad 540 angeordnet. Die Träger-Pads 520, 540 definieren Kontaktabschnitte des Chipträgers 510.
  • In einem Beispiel kann ein Lotdepot 550 mindestens zwei separate Lothöcker 550_1 und 550_2 enthalten. Die Löthöcker 550_1, 550_2 können in Längsrichtung (Z-Richtung in 2B) und/oder in X-Richtung (nicht dargestellt) voneinander getrennt sein. In einem Beispiel können für ein Lotdepot 550 vier Lothöcker verwendet werden, wobei zwei davon in Z-Richtung und zwei in X-Richtung voneinander beabstandet sind.
  • In einem Beispiel kann ein Kreuzplattierungsmuster 610, das in einer Metallschicht aus z.B. Ag strukturiert ist, als Basisschicht verwendet werden, auf der das Lotdepot 550 oder, in diesem Beispiel, die beiden Lothöcker 550_1, 550_2 platziert werden. Das Kreuzplattierungsmuster 610 kann vor der Platzierung der Lotdepots 550 auf den Träger-Pads 520, 540 gebildet worden sein.
  • Die Lotdepots 550 enthalten ein Lotmaterial und ein Lotflussmittel. Der Volumenanteil des Lotflussmittels kann gleich oder größer als 25 Vol.-% oder 40 Vol.-% oder 45 Vol.-% des Volumenanteils des Lotdepots sein In einigen Fällen kann das Volumen des Lotflussmittels sogar größer sein als das Volumen des Lotmaterials im Lotdepot 550. Beispielsweise kann das Lotdepot 550 eine Lotpaste enthalten oder aus einer Lotpaste bestehen, die zwischen 45 bis 55 Vol%, insbesondere 48 bis 52 Vol% Flussmittelmaterial, den Rest Lotmaterial enthält.
  • In 6 ist der Halbleiterchip 200 zur Verdeutlichung transparent dargestellt. In dem in 6 dargestellten Stadium ist der Halbleiterchip 200 auf die Lotdepots 550 ausgerichtet, aber zu diesen noch beabstandet.
  • Wie aus 6 ersichtlich, kann sich das Lotdepot 550 (in diesem Beispiel der Lothöcker 550_1) in einer vertikalen Projektion (Y-Richtung) mit mindestens einem Teil des Lotflussmittel-Ausgasungsgrabens 118 schneiden. Das heißt, in Bezug auf 1A wäre das Lotdepot 550 in einer Position, in der es sich sowohl mit der geraden Seite 112_1 der Öffnung 112 als auch mit dem zugehörigen Lotflussmittel-Ausgasungsgraben 118 schneidet. An der gegenüberliegenden Seite 112_4 der Öffnung 112 kann die gleiche Positionsbeziehung zwischen dem zugehörigen Teil des Lotflussmittel-Ausgasungsgrabens 118 und dem Lotdepot (z.B. Lothöcker 550_2) bestehen.
  • Der Halbleiterchip 200 wird dann auf die Lotdepots 550 abgesenkt. Das Absetzen des Halbleiterchips kann optional durch die Anwendung eines relativ geringen Drucks erfolgen, so dass die Lotdepots 550 zusammengedrückt werden und sich seitlich ausdehnen können. Zumindest nach dieser Ausdehnung sind sowohl die gerade Seite 112_1 der Öffnung 112 als auch ein zugehöriger Teil des Lotflussmittel-Ausgasungsgrabens 118 von den Lotdepots 550 bedeckt.
  • 7 zeigt den Lötprozess während des Reflow, d.h. wenn die Lotdepots 550 aufgeschmolzen werden. In diesem Stadium bildet sich im Lot Lotflussmittelgas. Das Lotflussmittelgas kann Hohlräume im flüssigen Lot bilden. Die Hohlräume wandern aufgrund des Auftriebs nach oben. Wie am Chip-Pad 240 gezeigt, können die Flussmittelgas-Lothohlräume 710 dann im Lot eingeschlossen werden.
  • Weiterhin wird das Volumen des Lotdepots 550 durch das Verdampfen eines Teils des Flussmittels reduziert. Diese und andere Vorgänge bewirken eine Bewegung des Lotes in Richtung Chip-Pad-Mitte in die zentrale Richtung.
  • Anders ausgedrückt führt das Verdampfen des Flussmittels zu einer Volumenreduktion. Dabei kann das Lot um etwa 50% im Volumen schrumpfen. Kapillarkräfte führen dazu, dass sich das Lot an den freiliegenden Chip-Pads 120, 240 festsetzt.
  • Am Chip-Pad 120 bewegt sich das flüssige Lot über den Lotflussmittel-Ausgasungsgraben 118. Aufgrund der Oberflächenspannung des flüssigen Lotmaterials wird der Lotflussmittel-Ausgasungsgraben 118 dabei nicht mit Lotmaterial gefüllt. Andererseits nimmt die Oberflächenspannung des flüssigen Lotes im Kontaktabschnitt mit dem Lotflussmittel-Ausgasungsgraben 118 ab, wodurch das Lotflussmittelgas das flüssige Lot verlassen und in den Lotflussmittel-Ausgasungsgraben 118 entweichen kann.
  • Da der Lotflussmittel-Ausgasungsgraben 118 so konfiguriert ist, dass er sich über den Umriss des flüssigen Lots hinaus erstreckt (der in seitlicher Richtung durch die seitlichen Seiten 112_2, 112_3 der Öffnung 112 definiert sein kann) und während der Lotbewegung mit der Außenumgebung in Verbindung steht, wird das Flussmittelgas effektiv aus dem flüssigen Lot extrahiert. Aus 7 ist ersichtlich, dass während des Reflow ein gerader Grabenabschnitt des Flussmittel-Ausgasungsgrabens 118 während der Lotbewegung immer mit der Außenumgebung in Verbindung steht. Dieser gerade Grabenabschnitt ist im Wesentlichen senkrecht zur Richtung der Lotbewegung während des Reflows orientiert.
  • 7 veranschaulicht durch Pfeile einen Hohlraum von Flussmittelgas, das gerade durch den in der dielektrischen Schicht 110 gebildeten Lotflussmittel-Ausgasungsgraben 118 entweicht.
  • Es ist zu beachten, dass die Bewegung des flüssigen Lots während des Reflow durch verschiedene Faktoren beeinflusst wird. Zunächst kommt es zu einer Kontraktion des Lotdepots 550 durch die Volumenverringerung, die durch die Verdampfung und/oder Ausgasung des Lotflussmittels verursacht wird. Die Volumenverringerung und die Oberflächenspannung bewirken, dass sich das Lot in eine zentrale Richtung bewegt. Außerdem hat die dielektrische Schicht 110 eine sehr geringe Benetzbarkeit für flüssiges Lot, was dazu führt, dass sich das flüssige Lot aus Bereichen zurückzieht, in denen es sonst mit der dielektrischen Schicht 110 in Kontakt wäre.
  • Wenn das Lotdepot 550 in eine Vielzahl von Lothöcker 550_1, 550_2 unterteilt ist, die durch einen bestimmten Spalt voneinander beabstandet sind, reduziert das Zusammenwachsen dieser Lothöcker 550_1, 550_2 die Ausdehnung des Lotdepots 550 entlang einer gedachten Verbindungslinie zwischen den Lothöcker 550_1, 550_2, wie beispielhaft in den 6 bis 8 dargestellt. Diese gedachte Verbindungslinie kann im Wesentlichen in der Richtung (hier z.B. der Z-Richtung) der gewünschten Lotbewegung über den mit der Außenumgebung kommunizierenden Teil des Lotflussmittel-Ausgasungsgrabens 118 (d.h. in diesem Beispiel der Teil des Lotflussmittel-Ausgasungsgrabens 118, der von der geraden Seite 112_1 der Öffnung 112 um den Abstand X beabstandet ist) orientiert sein.
  • Anders ausgedrückt kann die Trennung des Lotdepots 550 in zwei oder mehr Lothöcker 550_1, 550_2 dazu genutzt werden, die Lotbewegung in einer Vorzugsrichtung zu erhöhen und damit die Effizienz der Flussmittelgasextraktion zu steigern.
  • Der Abstand X zwischen dem Lotflussmittel-Ausgasungsgraben 118 und der Öffnung 112 kann an allen Seiten 112_1, 112_2, 112_3, 112_4 der Öffnung 112 gleich sein. Es ist auch möglich, dass der Abstand X an den Seiten 112_1 und 112_4, die senkrecht zur Hauptrichtung der Lotbewegung während des Reflow orientiert sind, gleich ist, während der Abstand X an den Seiten 112_2 und/oder 112_3, die parallel zur Hauptrichtung der Lotbewegung während des Reflow orientiert sind, größer sein kann.
  • In einem anderen Beispiel gibt es keine Hauptrichtung der Lotbewegung während des Reflow, d.h. die Kontraktion des Lotdepots während des Reflow kann an allen Seiten 112_1, 112_2, 112_3, 112_4 der Öffnung gleich sein. Dies kann z.B. der Fall sein, wenn das Chip-Pad und/oder die Öffnung 112 in der dielektrischen Schicht 110 quadratisch geformt sind.
  • Kurz gesagt werden die Bewegung des Lots während des Reflows sowie die Flussmittelgas-Extraktionskapazität des Lotflussmittel-Ausgasungsgrabens 118 (wenn er in Kontakt mit dem flüssigen Lot ist) ausgenutzt, um Flussmittelgas aus dem flüssigen Lot zu entfernen. Dadurch können das Einfangen von Hohlräumen während des Reflow und die Bildung von Hohlräumen in der Lötstelle erheblich reduziert oder verhindert werden.
  • 8 zeigt die Lötstelle nach dem Reflow. Am Chip-Pad 120 (z.B. Gate-Pad) ist die Lötstelle frei von Hohlräumen. Im Gegensatz dazu verbleibt ein großer Hohlraum 710 innerhalb der Lötstelle am Chip-Pad 240. Wie aus 8 ersichtlich, kann der Lotflussmittel-Ausgasungsgraben 118 von erstarrtem Lot vollständig unbedeckt bleiben. Der Kontakt zwischen der Lötstelle und dem Kontaktabschnitt 122 des Chip-Pads 120 kann innerhalb der Öffnung 112 der dielektrischen Schicht 110 begrenzt sein (siehe 2B).
  • 9 veranschaulicht Stadien eines Verfahrens zum Löten eines Halbleiterchips auf einen Träger. Bei S1 wird ein Lotdepot zwischen einem Kontaktabschnitt des Trägers und einem Kontaktabschnitt des Chip-Pads, das an einer Oberfläche des Halbleiterchips angeordnet ist, angeordnet. Das Lotdepot enthält Lot und Lotflussmittel. Wie bereits erwähnt, ist eine dielektrische Schicht über der Oberfläche des Halbleiterchips angeordnet und weist eine Öffnung auf, innerhalb derer der Kontaktabschnitt des Chip-Pads freiliegt. Die dielektrische Schicht umfasst ferner einen Lotflussmittel-Ausgasungsgraben, der getrennt von der Öffnung angeordnet ist und sich mit dem Lotdepot überschneidet.
  • Bei S2 wird das Lotdepot aufgeschmolzen, wodurch flüssiges Lot über den Lotflussmittel-Ausgasungsgraben zur Extraktion von Flussmittelgas bewegt wird.
  • BEISPIELE
  • Die folgenden Beispiele beziehen sich auf weitere Aspekte der Offenbarung:
    • Beispiel 1 ist ein Halbleiterchip mit einem Chip-Pad, das an einer Oberfläche des Halbleiterchips angeordnet ist; einer dielektrischen Schicht, die an der Oberfläche des Halbleiterchips angeordnet ist, wobei die dielektrische Schicht eine Öffnung aufweist, innerhalb derer ein Kontaktabschnitt des Chip-Pads freiliegt, wobei die Öffnung mindestens eine gerade Seite aufweist; und wobei die dielektrische Schicht einen Lotflussmittel-Ausgasungsgraben aufweist, der getrennt von und in der Nähe der mindestens einen geraden Seite der Öffnung angeordnet ist und sich seitlich über die an die gerade Seite angrenzenden Seiten der Öffnung hinaus erstreckt.
  • In Beispiel 2 kann der Gegenstand von Beispiel 1 optional aufweisen, wobei der Lotflussmittel-Ausgasungsgraben einen geraden Grabenabschnitt umfasst, der parallel zur geraden Seite der Öffnung verläuft.
  • In Beispiel 3 kann der Gegenstand von Beispiel 1 oder 2 optional aufweisen, wobei der Lotflussmittel-Ausgasungsgraben eine rechteckige Form hat.
  • In Beispiel 4 kann der Gegenstand jedes vorhergehenden Beispiels optional aufweisen, wobei der Lotflussmittel-Ausgasungsgraben die Öffnung umläuft.
  • In Beispiel 5 kann der Gegenstand jedes vorhergehenden Beispiels optional aufweisen, wobei die gerade Seite der Öffnung eine Länge hat, die gleich oder kleiner ist als die Länge der an die gerade Seite angrenzenden Seiten der Öffnung.
  • In Beispiel 6 kann der Gegenstand jedes vorhergehenden Beispiels optional aufweisen, wobei der Lotflussmittel-Ausgasungsgraben eine Breite zwischen 10 und 20 µm aufweist.
  • In Beispiel 7 kann der Gegenstand jedes vorhergehenden Beispiels optional aufweisen, wobei der Lotflussmittel-Ausgasungsgraben eine Tiefe zwischen 6 und 10 µm aufweist.
  • In Beispiel 8 kann der Gegenstand jedes vorhergehenden Beispiels optional aufweisen, wobei der Kontaktabschnitt des Chip-Pads eine Pad-Größe gleich oder größer als 0,2 mm oder 0,3 mm entlang der geraden Seite und/oder gleich oder größer als 0,4 mm oder 0,5 mm entlang der an die gerade Seite angrenzenden Seiten aufweist.
  • In Beispiel 9 kann der Gegenstand jedes vorhergehenden Beispiels optional aufweisen, wobei der Halbleiterchip ein Leistungstransistor ist und das Chip-Pad ein Gate-Pad und/oder ein Sense-Pad des Leistungstransistors ist.
  • Beispiel 10 ist eine Halbleitervorrichtung mit einem Chipträger; und einem Halbleiterchip gemäß einem der vorhergehenden Beispiele, der auf den Chipträger gelötet ist.
  • In Beispiel 11 kann der Gegenstand von Beispiel 10 optional aufweisen, wobei der Chipträger ein Leadframe oder ein Träger auf Keramikbasis ist.
  • Beispiel 12 ist ein Verfahren zum Löten eines Halbleiterchips an einen Chipträger, wobei das Verfahren das Anordnen eines Lotdepots, das Lot und Lotflussmittel enthält, zwischen einem Kontaktabschnitt des Trägers und einem Kontaktabschnitt einer Chip-Pads, das an einer Oberfläche des Halbleiterchips angeordnet ist, umfasst, wobei eine dielektrische Schicht über der Oberfläche des Halbleiterchips angeordnet ist und eine Öffnung aufweist, innerhalb derer der Kontaktabschnitt der Chip-Pads freiliegt, wobei die dielektrische Schicht ferner einen Lotflussmittel-Ausgasungsgraben aufweist, der getrennt von der Öffnung angeordnet ist und sich mit dem Lotdepot überschneidet; und Schmelzen des Lotdepots, wodurch flüssiges Lot über den Lotflussmittel-Ausgasungsgraben zur Extraktion von Flussmittelgas bewegt wird.
  • In Beispiel 13 kann der Gegenstand von Beispiel 12 optional das Verfestigen des Lots des Lotdepots aufweisen, wobei der Lotflussmittel-Ausgasungsgraben vollständig unbedeckt von verfestigtem Lot bleibt.
  • In Beispiel 14 kann der Gegenstand von Beispiel 12 oder 13 optional aufweisen, wobei ein Volumenanteil des Lotflussmittels gleich oder größer als 25% oder 40% oder 45% des Volumens des Lotdepots ist.
  • In Beispiel 15 kann der Gegenstand eines der Beispiele 12 bis 14 optional aufweisen, wobei der Lotflussmittel-Ausgasungsgraben einen geraden Grabenabschnitt umfasst, der im Wesentlichen senkrecht zur Richtung der Lotbewegung während des Schmelzens des Lotdepots orientiert ist.
  • In Beispiel 16 kann der Gegenstand von Beispiel 15 optional aufweisen, wobei der gerade Grabenabschnitt während der Lotbewegung immer mit der Außenumgebung in Verbindung steht.
  • In Beispiel 17 kann der Gegenstand von Beispiel 15 oder 16 optional aufweisen, wobei die Öffnung in der dielektrischen Schicht mindestens eine gerade Seite aufweist und der gerade Grabenabschnitt parallel zur geraden Seite der Öffnung verläuft.
  • In Beispiel 18 kann der Gegenstand eines der Beispiele 12 bis 17 optional aufweisen, wobei das Lotdepot mindestens zwei getrennte Lothöcker aufweist, wobei eine gedachte Verbindungslinie zwischen den Lothöckern im Wesentlichen in Richtung der Lotbewegung während des Schmelzens des Lotdepots orientiert ist.
  • Obwohl hier spezielle Ausführungsformen dargestellt und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Implementierungen anstelle der dargestellten und beschriebenen speziellen Ausführungsformen verwendet werden können, ohne dass der Umfang der vorliegenden Erfindung verlassen wird. Die vorliegende Anmeldung soll alle Anpassungen oder Variationen der hier beschriebenen speziellen Ausführungsformen abdecken. Daher ist beabsichtigt, dass die vorliegende Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (18)

  1. Halbleiterchip, umfassend: ein Chip-Pad, das an einer Oberfläche des Halbleiterchips angeordnet ist; eine dielektrische Schicht, die an der Oberfläche des Halbleiterchips angeordnet ist, wobei die dielektrische Schicht eine Öffnung aufweist, innerhalb derer ein Kontaktabschnitt des Chip-Pads freigelegt ist, wobei die Öffnung mindestens eine gerade Seite aufweist; und wobei die dielektrische Schicht einen Lotflussmittel-Ausgasungsgraben aufweist, der getrennt von und in der Nähe der mindestens einen geraden Seite der Öffnung angeordnet ist und sich seitlich über die an die gerade Seite angrenzenden Seiten der Öffnung hinaus erstreckt.
  2. Halbleiterchip nach Anspruch 1, wobei der Lotflussmittel-Ausgasungsgraben einen geraden Grabenabschnitt umfasst, der parallel zur geraden Seite der Öffnung verläuft.
  3. Halbleiterchip nach Anspruch 1 oder 2, wobei der Lotflussmittel-Ausgasungsgraben eine rechteckige Form hat.
  4. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Lotflussmittel-Ausgasungsgraben die Öffnung umläuft.
  5. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die gerade Seite der Öffnung eine Länge hat, die gleich oder kleiner ist als die Länge der an die gerade Seite angrenzenden Seiten der Öffnung.
  6. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Lotflussmittel-Ausgasungsgraben eine Breite zwischen 10 und 20 µm aufweist.
  7. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Lotflussmittel-Ausgasungsgraben eine Tiefe zwischen 6 und 10 µm aufweist.
  8. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Kontaktabschnitt des Chip-Pads eine Pad-Größe gleich oder größer als 0,2 mm oder 0,3 mm entlang der geraden Seite und/oder gleich oder größer als 0,4 mm oder 0,5 mm entlang der an die gerade Seite angrenzenden Seiten aufweist.
  9. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip ein Leistungstransistor ist und das Chip-Pad ein Gate-Pad und/oder ein Sense-Pad des Leistungstransistors ist.
  10. Halbleitervorrichtung, die umfasst: einen Chipträger; und einen Halbleiterchip nach einem der vorhergehenden Ansprüche, der auf den Chipträger gelötet ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei der Chipträger ein Leadframe oder ein Träger auf Keramikbasis ist.
  12. Verfahren zum Löten eines Halbleiterchips an einen Chipträger, wobei das Verfahren umfasst: Anordnen eines Lotdepots, das Lot und Lotflussmittel enthält, zwischen einem Kontaktabschnitt des Trägers und einem Kontaktabschnitt eines Chip-Pads, das an einer Oberfläche des Halbleiterchips angeordnet ist, wobei eine dielektrische Schicht an der Oberfläche des Halbleiterchips angeordnet ist und eine Öffnung aufweist, innerhalb derer der Kontaktabschnitt des Chip-Pads freiliegt, wobei die dielektrische Schicht ferner einen Lotflussmittel-Ausgasungsgraben aufweist, der getrennt von der Öffnung angeordnet ist und sich mit dem Lotdepot überschneidet; und Schmelzen des Lotdepots, wodurch flüssiges Lot über den Lotflussmittel-Ausgasungsgraben zur Extraktion von Flussmittelgas bewegt wird.
  13. Verfahren nach Anspruch 12, ferner umfassend: Verfestigen des Lots des Lotdepots, wobei der Lotflussmittel-Ausgasungsgraben vollständig unbedeckt von verfestigtem Lot bleibt.
  14. Verfahren nach Anspruch 12 oder 13, wobei der Volumenanteil des Lotflussmittels gleich oder größer als 25 % oder 40 % oder 45 % des Volumens des Lotdepots ist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei der Lotflussmittel-Ausgasungsgraben einen geraden Grabenabschnitt umfasst, der im Wesentlichen senkrecht zur Richtung der Lotbewegung während des Schmelzens des Lotdepots orientiert ist.
  16. Verfahren nach Anspruch 15, wobei der gerade Grabenabschnitt während der Lotbewegung immer mit der Außenumgebung in Verbindung steht.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Öffnung in der dielektrischen Schicht mindestens eine gerade Seite aufweist und der gerade Grabenabschnitt parallel zur geraden Seite der Öffnung verläuft.
  18. Verfahren nach einem der Ansprüche 12 bis 17, wobei das Lotdepot mindestens zwei getrennte Lothöcker aufweist, wobei eine gedachte Verbindungslinie zwischen den Lothöckern im Wesentlichen in Richtung der Lotbewegung während des Aufschmelzens des Lotdepots orientiert ist.
DE102020122323.4A 2020-08-26 2020-08-26 Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben Pending DE102020122323A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102020122323.4A DE102020122323A1 (de) 2020-08-26 2020-08-26 Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben
US17/404,031 US11830835B2 (en) 2020-08-26 2021-08-17 Chip with chip pad and associated solder flux outgassing trench
CN202110988107.1A CN114121854A (zh) 2020-08-26 2021-08-26 具有芯片焊盘和相关的助焊剂排气沟槽的芯片
US18/483,977 US20240055376A1 (en) 2020-08-26 2023-10-10 Method of soldering a semiconductor chip to a chip carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020122323.4A DE102020122323A1 (de) 2020-08-26 2020-08-26 Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben

Publications (1)

Publication Number Publication Date
DE102020122323A1 true DE102020122323A1 (de) 2022-03-03

Family

ID=80221624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122323.4A Pending DE102020122323A1 (de) 2020-08-26 2020-08-26 Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben

Country Status (3)

Country Link
US (2) US11830835B2 (de)
CN (1) CN114121854A (de)
DE (1) DE102020122323A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152982A (ja) 2012-01-24 2013-08-08 Mitsubishi Electric Corp 半導体装置及びこれを備えた半導体モジュール
DE102018124497A1 (de) 2018-10-04 2020-04-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
WO2020157815A1 (ja) 2019-01-29 2020-08-06 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
KR100225655B1 (ko) 1997-10-23 1999-10-15 윤종용 반도체 패키지의 인쇄회로기판 실장 구조
JP4174174B2 (ja) 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US8678271B2 (en) * 2007-06-26 2014-03-25 Globalfoundries Inc. Method for preventing void formation in a solder joint
WO2010032192A1 (en) 2008-09-16 2010-03-25 Nxp B.V. Electric component with under-bump metallization and integrated confinement structure
JP2013131508A (ja) 2010-04-06 2013-07-04 Murata Mfg Co Ltd 電子装置
US9793231B2 (en) 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US11227837B2 (en) * 2019-12-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152982A (ja) 2012-01-24 2013-08-08 Mitsubishi Electric Corp 半導体装置及びこれを備えた半導体モジュール
DE102018124497A1 (de) 2018-10-04 2020-04-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
WO2020157815A1 (ja) 2019-01-29 2020-08-06 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US20220068851A1 (en) 2022-03-03
US20240055376A1 (en) 2024-02-15
CN114121854A (zh) 2022-03-01
US11830835B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102005034485A1 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10003671A1 (de) Halbleiter-Bauelement
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102008051965A1 (de) Bauelement mit mehreren Halbleiterchips
DE102013101258A1 (de) Halbleiterbauelement unter Verwendung von Diffusionslöten
DE112018002137T5 (de) Halbleiterbauteil
EP3424072A2 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE10122931A1 (de) Halbleitermodul
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102016110640B4 (de) Halbleiterbauelement mit einer Struktur zum Steuern eines Unterfüllmaterialflusses und Verfahren zu seiner Herstellung
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102018124497B4 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE102020122323A1 (de) Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben
DE102008051466A1 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält
DE112021005639T5 (de) Verfahren zur herstellung eines halbleiterbauteils und halbleiterbauteils
DE102022126082B4 (de) Leistungselektronikvorrichtung und verfahren zu ihrer herstellung
DE102014118941A1 (de) Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication