DE102016110640B4 - Halbleiterbauelement mit einer Struktur zum Steuern eines Unterfüllmaterialflusses und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement mit einer Struktur zum Steuern eines Unterfüllmaterialflusses und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102016110640B4
DE102016110640B4 DE102016110640.2A DE102016110640A DE102016110640B4 DE 102016110640 B4 DE102016110640 B4 DE 102016110640B4 DE 102016110640 A DE102016110640 A DE 102016110640A DE 102016110640 B4 DE102016110640 B4 DE 102016110640B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
patterned structure
contact elements
keep
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016110640.2A
Other languages
English (en)
Other versions
DE102016110640A1 (de
Inventor
Andreas Munding
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016110640A1 publication Critical patent/DE102016110640A1/de
Application granted granted Critical
Publication of DE102016110640B4 publication Critical patent/DE102016110640B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterbauelement, umfassend:ein Substrat (102);einen Halbleiterchip (104);ein Array von Kontaktelementen (106), die das Substrat (102) elektrisch an den Halbleiterchip (104) koppeln;ein Unterfüllmaterial (110) zwischen dem Substrat (102) und dem Halbleiterchip (104) und zwischen den Kontaktelementen (106); undeine gemusterte Struktur (108), die auf dem Substrat (102) angeordnet ist und sich von unter dem Halbleiterchip (104) durch eine Keep-Out-Zone (114) um eine Kante des Halbleiterchips (104) erstreckt, wobei die gemusterte Struktur (108) ein Reservoir für das Unterfüllmaterial (110) bereitstellt,wobei die gemusterte Struktur (108) mehrere Kanäle (420) umfasst, die durch beabstandete Linienstrukturen (422) definiert sind, wobei sich jeder Kanal (420) von unter dem Halbleiterchip (104) durch die Keep-Out-Zone (114) erstreckt,wobei sich Kanäle (420) von jeder Ecke des Halbleiterchips (104) zu einer jeweiligen Ecke der Keep-Out-Zone (114) erstrecken.

Description

  • Hintergrund
  • Ein Halbleiterbauelement kann einen Halbleiterchip mit mehreren Kontaktelementen enthalten, die elektrisch in einer Flip-chip-Konfiguration an ein Substrat gekoppelt sind. Der Halbleiterchip kann mit einem elektrisch isolierenden Unterfüllmaterial unterfüllt sein. Das Unterfüllmaterial sollte frei von Hohlräumen sein, um eine etwaige thermische Ausdehnungsfehlanpassung zwischen dem Halbleiterchip und dem Substrat zu verteilen. Ein von Hohlräumen freies Unterfüllmaterial ist jedoch schwierig zu erzielen, weil möglicherweise verschiedene Ausbreitungswege mit unterschiedlicher Benetzungsdynamik und unterschiedlichen Kapillarkräften parallel existieren. Luft kann eingefangen werden, wenn die Ausbreitungsgeschwindigkeit des Unterfüllmaterials in diesen Wegen stark inhomogen ist. Beispielsweise kann die Ausbreitung von Unterfüllmaterial durch Kontaktelemente länger benötigen als das Benetzen der Halbleiterchipseitenwände und die Ausbildung eines Meniskus um die Kanten des Halbleiterchips herum. In diesem Fall können die Seiten des Halbleiterchips eingeschlossen werden und eine Luftblase kann gefangen werden, bevor das Unterfüllmaterial durch die Kontaktelemente geflossen ist. Außerdem können Drahtbondpads oder andere Funktionsstrukturen außerhalb des Umfangs des Halbleiterchips durch das Unterfüllmaterial benetzt werden, wodurch die Drahtbondpads oder andere Funktionsstrukturen verunreinigt werden.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Die Druckschrift US 2014 / 0 151 873 A1 betrifft eine Halbleitervorrichtung mit einer Flip-Chip-Struktur, bei welcher ein Halbleiterchip auf einen anderen Halbleiterchip bumpgebondet ist sowie ein zugehöriges Herstellungsverfahren, bei dem eine Hohlkehle mit einer geeigneten Breite ausgebildet wird.
  • Die Druckschrift US 2008 / 0 067 502 A1 betrifft Elektronikgehäuse mit feinteiligen benetzenden und nicht benetzenden Zonen.
  • Die Druckschrift US 6 011 312 A betrifft ein Halbleitergehäuse, bei welchem das Ausbilden eines Hohlraums in einem Spalt zwischen einem Halbleiterchip und einer Montageplatte unterdrückt wird.
  • Die Druckschrift US 2006 / 0 049 522 A1 betrifft gerillte Substrate für ein gleichmäßiges Unterfüllen von mit Lotkugeln bestückten elektronischen Bauelementen.
  • Die Druckschrift JP 2008 - 192 815 A betrifft eine Verbesserung einer Fülleigenschaft eines Unterfüllmaterials in einem Spalt zwischen den Elementen einer Flip-Chip-Vorrichtung.
  • Zusammenfassung
  • Verschiedene Aspekte betreffen ein Halbleiterbauelement, umfassend: ein Substrat; einen Halbleiterchip; ein Array von Kontaktelementen, die das Substrat elektrisch an den Halbleiterchip koppeln; ein Unterfüllmaterial zwischen dem Substrat und dem Halbleiterchip und zwischen den Kontaktelementen; und eine gemusterte Struktur, die auf dem Substrat angeordnet ist und sich von unter dem Halbleiterchip durch eine Keep-Out-Zone um eine Kante des Halbleiterchips erstreckt, wobei die gemusterte Struktur ein Reservoir für das Unterfüllmaterial bereitstellt, wobei die gemusterte Struktur mehrere Kanäle umfasst, die durch beabstandete Linienstrukturen definiert sind, wobei sich jeder Kanal von unter dem Halbleiterchip durch die Keep-Out-Zone erstreckt, wobei sich Kanäle von jeder Ecke des Halbleiterchips zu einer jeweiligen Ecke der Keep-Out-Zone erstrecken.
  • Verschiedene Aspekte betreffen ein Halbleiterbauelement, umfassend: einen ersten Halbleiterchip; einen zweiten Halbleiterchip; mehrere Kontaktelemente, die den ersten Halbleiterchip elektrisch mit dem zweiten Halbleiterchip koppeln; Unterfüllmaterial zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip und zwischen den Kontaktelementen; und eine gemusterte Struktur, die auf dem ersten Halbleiterchip angeordnet ist und sich von unter dem zweiten Halbleiterchip durch eine Keep-Out-Zone um eine Kante des zweiten Halbleiterchips erstreckt, wobei die gemusterte Struktur einen Unterfüllmaterialausbreitungsweg weg von der Kante des zweiten Halbleiterchips bereitstellt, wobei die gemusterte Struktur mehrere Kanäle umfasst, die durch beabstandete Linienstrukturen definiert sind, wobei sich jeder Kanal von unter dem zweiten Halbleiterchip durch die Keep-Out-Zone erstreckt, wobei sich Kanäle von jeder Ecke des zweiten Halbleiterchips zu einer jeweiligen Ecke der Keep-Out-Zone erstrecken.
  • Verschiedene Aspekte betreffen ein Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Herstellen eines Substrats oder eines ersten Halbleiterchips einschließlich eines Arrays von Kontaktelementen und einer gemusterten Struktur bei dem Array von Kontaktelementen; elektrisches Koppeln eines zweiten Halbleiterchips an das Substrat oder den ersten Halbleiterchip über das Array von Kontaktelementen, so dass sich die gemusterte Struktur von unter dem zweiten Halbleiterchip durch eine Keep-Out-Zone um eine Kante des zweiten Halbleiterchips herum erstreckt, wobei die gemusterte Struktur mehrere Kanäle umfasst, die durch beabstandete Linienstrukturen definiert sind, wobei sich jeder Kanal von unter dem zweiten Halbleiterchip durch die Keep-Out-Zone erstreckt, wobei sich Kanäle von jeder Ecke des zweiten Halbleiterchips zu einer jeweiligen Ecke der Keep-Out-Zone erstrecken; und Dispensieren von Unterfüllmaterial auf dem Substrat oder dem ersten Halbleiterchip entlang einer ersten Kante des zweiten Halbleiterchips, so dass Kapillarkräfte Unterfüllmaterial durch die gemusterte Struktur und durch das Array von Kontaktelementen ausbreiten.
  • Verschiedene Aspekte betreffen ein Halbleiterbauelement, umfassend: ein Substrat; einen Halbleiterchip; ein Array von Kontaktelementen, die das Substrat elektrisch an den Halbleiterchip koppeln; ein Unterfüllmaterial zwischen dem Substrat und dem Halbleiterchip und zwischen den Kontaktelementen; eine gemusterte Struktur, die auf dem Substrat angeordnet ist und sich von unter dem Halbleiterchip durch eine Keep-Out-Zone um eine Kante des Halbleiterchips erstreckt, wobei die gemusterte Struktur ein Reservoir für das Unterfüllmaterial bereitstellt, wobei die gemusterte Struktur mehrere Kanäle umfasst, die durch beabstandete Linienstrukturen definiert sind, wobei sich jeder Kanal von unter dem Halbleiterchip durch die Keep-Out-Zone erstreckt, wobei die gemusterte Struktur umfasst: erste Kanäle, die sich orthogonal von einer ersten Seite des Halbleiterchips zu einer ersten Seite der Keep-Out-Zone erstrecken, zweite Kanäle, die sich orthogonal von einer zweiten Seite des Halbleiterchips zu einer zweiten Seite der Keep-Out-Zone erstrecken, und dritte Kanäle, die sich orthogonal von einer dritten Seite des Halbleiterchips zu einer dritten Seite der Keep-Out-Zone erstrecken; und eine Unterfülldispensionszone, welche frei von der gemusterten Struktur ist und sich entlang einer vierten Seite des Halbleiterchips erstreckt.
  • Verschiedene Aspekte betreffen ein Halbleiterbauelement, umfassend: einen ersten Halbleiterchip; einen zweiten Halbleiterchip; mehrere Kontaktelemente, die den ersten Halbleiterchip elektrisch mit dem zweiten Halbleiterchip koppeln; Unterfüllmaterial zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip und zwischen den Kontaktelementen; eine gemusterte Struktur, die auf dem ersten Halbleiterchip angeordnet ist und sich von unter dem zweiten Halbleiterchip durch eine Keep-Out-Zone um eine Kante des zweiten Halbleiterchips erstreckt, wobei die gemusterte Struktur einen Unterfüllmaterialausbreitungsweg weg von der Kante des zweiten Halbleiterchips bereitstellt, wobei die gemusterte Struktur mehrere Kanäle umfasst, die durch beabstandete Linienstrukturen definiert sind, wobei sich jeder Kanal von unter dem zweiten Halbleiterchip durch die Keep-Out-Zone erstreckt, wobei die gemusterte Struktur umfasst: erste Kanäle, die sich orthogonal von einer ersten Seite des zweiten Halbleiterchips zu einer ersten Seite der Keep-Out-Zone erstrecken, zweite Kanäle, die sich orthogonal von einer zweiten Seite des zweiten Halbleiterchips zu einer zweiten Seite der Keep-Out-Zone erstrecken, und dritte Kanäle, die sich orthogonal von einer dritten Seite des zweiten Halbleiterchips zu einer dritten Seite der Keep-Out-Zone erstrecken; und eine Unterfülldispensionszone, welche frei von der gemusterten Struktur ist und sich entlang einer vierten Seite des zweiten Halbleiterchips erstreckt.
  • Kurze Beschreibung der Zeichnungen
    • 1 veranschaulicht eine Querschnittsansicht eines Beispiels eines Halbleiterbauelements.
    • 2 veranschaulicht eine Querschnittsansicht eines weiteren Beispiels eines Halbleiterbauelements.
    • 3A-3F veranschaulichen ein Beispiel des Flusses von Unterfüllmaterial für das Halbleiterbauelement von 1.
    • 4A und 4B veranschaulichen ein Beispiel eines Halbleiterbauelements mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial.
    • 5 veranschaulicht ein Beispiel eines Abschnitts eines Arrays von Kontaktelementen des Halbleiterbauelements der 4A und 4B.
    • 6 veranschaulicht ein Beispiel eines Abschnitts einer gemusterten Struktur des Halbleiterbauelements der 4A und 4B.
    • 7A und 7B veranschaulichen ein weiteres Beispiel eines Halbleiterbauelements mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial.
    • 8A und 8B veranschaulichen ein weiteres Beispiel eines Halbleiterbauelements mit einer gemusterten Struktur und eines Damms zum Steuern des Flusses von Unterfüllmaterial.
    • 9 veranschaulicht ein weiteres Beispiel eines Halbleiterbauelements mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial.
    • 10 veranschaulicht ein weiteres Beispiel eines Halbleiterbauelements mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial.
    • 11 ist ein Flussdiagramm, das ein Beispiel eines Verfahrens zum Herstellen eines Halbleiterbauelements darstellt.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Beispiele gezeigt werden, wie die Offenbarung praktiziert werden kann. Es versteht sich, dass andere Beispiele genutzt und strukturelle Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen. Es versteht sich, dass Merkmale der hierin beschriebenen verschiedenen Beispiele ganz oder teilweise miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angemerkt ist.
  • 1 veranschaulicht eine Querschnittsansicht eines Beispiels eines Halbleiterbauelements 100. Das Halbleiterbauelement 100 enthält ein Substrat 102, einen Halbleiterchip 104, ein Array von Kontaktelementen 106, eine gemusterte Struktur 108, ein Unterfüllmaterial 110 und ein Kapselungsmaterial 112. Bei dem Substrat 102 kann es sich um ein beliebiges geeignetes Substrat handeln, wie etwa ein Halbleitersubstrat, eine Leiterplatte (PCB) oder einen anderen Halbleiterchip. Der Halbleiterchip 104 ist über das Array von Kontaktelementen 106 elektrisch an das Substrat 102 gekoppelt. Die gemusterte Struktur 108 ist auf dem Substrat 102 bei dem Array von Kontaktelementen 106 angeordnet. Die gemusterte Struktur 108 erstreckt sich von unter dem Halbleiterchip 104 durch eine Keep-Out-Zone 114 um eine Kante 105 des Halbleiterchips 104. Das Unterfüllmaterial 110, wie etwa ein Epoxid oder ein anderes geeignetes Isoliermaterial, befindet sich zwischen dem Substrat 102 und dem Halbleiterchip 104 und zwischen den Kontaktelementen des Arrays von Kontaktelementen 106. Das Unterfüllmaterial 110 befindet sich auch auf und in der gemusterten Struktur 108 und bildet einen Meniskus an den Kanten 105 des Halbleiterchips 104. Kapselungsmaterial 112 (z.B. ein Formmaterial) kapselt den Halbleiterchip 104, das Unterfüllmaterial 110, die gemusterte Struktur 108 und einen Abschnitt (z.B. obere Oberfläche) des Substrats 102.
  • Die gemusterte Struktur 108 liefert ein Reservoir für das Unterfüllmaterial 110 und verhindert, dass das Unterfüllmaterial 110 das Substrat 102 außerhalb der Keep-Out-Zone 114 benetzt. Wie hierin verwendet, ist eine Keep-Out-Zone ein Bereich um einen Halbleiterchip herum, in dem Unterfüllmaterial vorliegen kann und außerhalb dessen Unterfüllmaterial nicht vorliegen sollte. Die gemusterte Struktur 108 liefert einen Unterfüllmaterialausbreitungsweg weg von den Kanten 105 des Halbleiterchips 104, wenn der Halbleiterchip 104 unterfüllt wird. Die gemusterte Struktur verlangsamt die Ausbreitung des Unterfüllmaterials entlang der Kanten 105 des Halbleiterchips 104, so dass sich das Unterfüllmaterial durch das Array von Kontaktelementen 106 schneller ausbreitet als entlang der Kanten 105 des Halbleiterchips 104. Somit verhindert die gemusterte Struktur 108 das Einfangen von Luftblasen unter dem Halbleiterchip 104 während des Unterfüllens des Halbleiterchips 104.
  • 2 veranschaulicht eine Querschnittsansicht eines weiteren Beispiels eines Halbleiterbauelements 120. Das Halbleiterbauelement 120 enthält ein Substrat 122, einen ersten Halbleiterchip 124, einen zweiten Halbleiterchip 104, ein Array von Kontaktelementen 106, eine gemusterte Struktur 108, ein Unterfüllmaterial 110, Bonddrähte 130 und ein Kapselungsmaterial 112. Beim Substrat 122 kann es sich um ein beliebiges geeignetes Substrat wie etwa ein Halbleitersubstrat, einen Leadframe oder eine Leiterplatte handeln. Der erste Halbleiterchip 124 ist über eine Fügestelle 126 an das Substrat 122 gekoppelt. Die Fügestelle 126 kann eine Diffusionslötfügestelle, eine gesinterte Fügestelle, eine Weichlotfügestelle, ein Klebmaterial oder ein beliebiges anderes Material zum Koppeln des ersten Halbleiterchips 124 an das Substrat 122 sein. Bei einem Beispiel koppelt die Fügestelle 126 den ersten Halbleiterchip 124 elektrisch an das Substrat 122. Bei einem weiteren Beispiel koppelt die Fügestelle 126 den ersten Halbleiterchip 124 thermisch an das Substrat 122. Kontakte des ersten Halbleiterchips 124 sind über die Bonddrähte 130 elektrisch an Kontakte des Substrats 122 gekoppelt.
  • Der zweite Halbleiterchip 104 ist über das Array von Kontaktelementen 106 elektrisch an den ersten Halbleiterchip 124 gekoppelt. Eine gemusterte Struktur 108 ist auf dem ersten Halbleiterchip 124 bei dem Array von Kontaktelementen 106 ausgebildet. Die gemusterte Struktur 108 erstreckt sich von unter dem zweiten Halbleiterchip 104 durch eine Keep-Out-Zone 114 um eine Kante 105 des zweiten Halbleiterchips 104 herum. Unterfüllmaterial 110 befindet sich zwischen dem ersten Halbleiterchip 124 und dem zweiten Halbleiterchip 104 und zwischen den Kontaktelementen des Arrays von Kontaktelementen 106. Unterfüllmaterial 110 befindet sich auch auf und in der gemusterten Struktur 108 und bildet einen Meniskus an den Kanten 105 des zweiten Halbleiterchips 104. Kapselungsmaterial 112 kapselt den zweiten Halbleiterchip 104, den ersten Halbleiterchip 124, das Unterfüllmaterial 110, die gemusterte Struktur 108 und einen Abschnitt (z.B. obere Oberfläche) des Substrats 122. Beim Unterfüllen des zweiten Halbleiterchips 104 verlangsamt die gemusterte Struktur 108 die Ausbreitung des Unterfüllmaterials entlang der Kanten 105 des zweiten Halbleiterchips 104, so dass sich das Unterfüllmaterial durch das Array von Kontaktelementen 106 schneller ausbreitet als entlang der Kanten 105 des zweiten Halbleiterchips 104.
  • Die 3A-3F veranschaulichen ein Beispiel des Flusses von Unterfüllmaterial für das zuvor beschriebene und unter Bezugnahme auf 1 bzw. 2 veranschaulichte Halbleiterbauelement 100 oder 120. Wie in 3A dargestellt, wird Unterfüllmaterial, wie bei 110a angegeben, in einem 1-Hub-Muster (1-stroke-pattern) entlang einer Kante des Halbleiterchips 104 dispensiert. Wie in 3B dargestellt, fließt das Unterfüllmaterial, wie bei 110b angegeben, aufgrund von Kapillarkräften durch das Array von Kontaktelementen 106 und die gemusterte Struktur 108. Aufgrund der gemusterten Struktur 108 jedoch fließt das Unterfüllmaterial schneller durch das Array von Kontaktelementen 106 als um die Kanten des Halbleiterchips 104.
  • Das Unterfüllmaterial fließt weiter durch das Array von Kontaktelementen 106 und die gemusterte Struktur 108, wie durch Unterfüllmaterial 110c angegeben, wie in 3C dargestellt, und wie durch Unterfüllmaterial 110d angegeben, wie in 3D dargestellt. Wie in 3E dargestellt fließt das Unterfüllmaterial, wie bei 110e angegeben, vollständig durch das Array von Kontaktelementen 106, bevor es vollständig um die Kanten des Halbleiterchips 104 herum fließt, wodurch das Einfangen von Luftblasen unter dem Halbleiterchip 104 verhindert wird. 3F veranschaulicht das Unterfüllmaterial 110, nachdem der Unterfüllprozess abgeschlossen ist. Unterfüllmaterial 110 unterfüllt den Halbleiterchip 104 ohne Luftblasen und ist innerhalb der gemusterten Struktur 106 enthalten.
  • 4A veranschaulicht eine Draufsicht auf ein Beispiel eines Halbleiterbauelements 200 mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial. 4B veranschaulicht eine Querschnittsansicht eines Abschnitts des Halbleiterbauelements 200, wie in 4A angegeben. Das Halbleiterbauelement 200 enthält ein Substrat 202, einen Halbleiterchip 204, ein Array von Kontaktelementen 206, eine gemusterte Struktur 208 und ein Unterfüllmaterial 210. Bei dem Substrat 202 kann es sich um ein beliebiges geeignetes Substrat wie etwa ein Halbleitersubstrat, einen anderen Halbleiterchip oder eine Leiterplatte handeln. Der Halbleiterchip 204 ist über das Array von Kontaktelementen 206 elektrisch an das Substrat 202 gekoppelt. Bei einem Beispiel ist das Array von Kontaktelementen 206 ein Mikrosäulenarray, in dem jedes der mehreren Kontaktelemente (z.B. eine Hälfte jeder Säule) des Substrats 202 an ein entsprechendes Kontaktelement (z.B. die andere Hälfte jeder Säule) des Halbleiterchips 204 gelötet ist. Die gemusterte Struktur 208 ist auf dem Substrat 202 angeordnet und erstreckt sich von unter dem Halbleiterchip 204 durch eine Keep-Out-Zone 214, wie zwischen einer Kante 205 des Halbleiterchips 204 und einer bei 212 angegebenen Grenze definiert. Unterfüllmaterial 210 befindet sich zwischen dem Substrat 202 und dem Halbleiterchip 204 und zwischen den Kontaktelementen des Arrays von Kontaktelementen 206. Unterfüllmaterial 210 befindet sich auch auf und in der gemusterten Struktur 208 und bildet einen Meniskus an den Kanten 205 des Halbleiterchips 204.
  • Die gemusterte Struktur 208 erstreckt sich um drei Seiten des Halbleiterchips 204. Eine 1-Hub-Unterfülldispensionszone, wie bei 216 angegeben, erstreckt sich entlang der übrigen Seite des Halbleiterchips 204. Die gemusterte Struktur 208 liefert ein Reservoir für das Unterfüllmaterial 210 und verhindert, dass das Unterfüllmaterial 210 das Substrat 202 außerhalb der Keep-Out-Zone 214 benetzt. Die gemusterte Struktur liefert einen Unterfüllmaterialausbreitungsweg weg von den Kanten 205 des Halbleiterchips 204, wenn der Halbleiterchip 204 unter Verwendung des bei 216 angegebenen 1-Hub-Dispensiermusters unterfüllt wird. Die gemusterte Struktur 208 verlangsamt die Ausbreitung des Unterfüllmaterials entlang der Kanten 205 des Halbleiterchips 204, so dass sich das Unterfüllmaterial schneller durch das Array von Kontaktelementen 206 als entlang der Kanten 205 des Halbleiterchips 204 ausbreitet. Somit verhindert die gemusterte Struktur 208 das Einfangen von Luftblasen unter dem Halbleiterchip 204 während des Unterfüllens des Halbleiterchips 204.
  • In diesem Beispiel enthält die gemusterte Struktur 208 mehrere auf dem Substrat 202 angeordnete Kontaktelemente, die den Halbleiterchip 204 nicht kontaktieren. Bei einem Beispiel setzt das Muster von Kontaktelementen 208 das Muster von Kontaktelementen 206 auf drei Seiten des Halbleiterchips 204 fort. Bei diesem Beispiel wird für durch Plattieren ausgebildete Kontaktelemente die Durchmasken-Plattierungsgleichförmigkeit für das Array von Kontaktelementen 206 verbessert, da Kantenverzerrungen des elektrischen Felds während der Plattierung zu einem Bereich bewegt werden, wo sie weniger relevant sind. Bei einem weiteren Beispiel ist das Muster von Kontaktelementen 208 von dem Muster des Arrays aus Kontaktelementen 206 verschieden. Falls beispielsweise die Einheitszelle des Arrays von Kontaktelementen 206 rechteckig ist, kann die Einheitszelle von Kontaktelementen 208 mit einer anderen Teilung hexagonal sein (d.h. eine andere Musterdichte) .
  • 5 veranschaulicht ein Beispiel eines Abschnitts des Arrays von Kontaktelementen 206 des zuvor beschriebenen und unter Bezugnahme auf die 4A und 4B dargestellten Halbleiterbauelements 200. In diesem Beispiel enthält das Array von Kontaktelementen 206 in einem hexagonalen Muster angeordnete Kontaktelemente. Das Array von Kontaktelementen 206 kann eine Teilung bis herunter auf 40 um (Mikrometer) oder weniger aufweisen. Während des Unterfüllens des Halbleiterchips 204 fließt das Unterfüllmaterial von der Seite des Halbleiterchips 204, wo das Unterfüllmaterial durch die Kontaktelemente 206 dispensiert wird, aufgrund von Kapillarkräften, wie durch den Unterfüllmaterialflussweg 220 angegeben.
  • 6 veranschaulicht ein Beispiel eines Abschnitts der gemusterten Struktur 208 des zuvor beschriebenen und unter Bezugnahme auf 4A und 4B dargestellten Halbleiterbauelements 200. In diesem Beispiel setzen die Kontaktelemente der gemusterten Struktur 208 das hexagonale Muster des Arrays von Kontaktelementen 206, in 5 dargestellt, fort. Während des Unterfüllens des Halbleiterchips 204 fließt das Unterfüllmaterial von der Seite des Halbleiterchips 204, wo das Unterfüllmaterial durch die Kontaktelemente der gemusterten Struktur 208 dispensiert wird, aufgrund von Kapillarkräften, wie durch den Unterfüllmaterialflussweg 222 angegeben. Die Kontaktelemente der gemusterten Struktur 208 verlangsamen die Ausbreitung des Unterfüllmaterials entlang der Kanten 205 des Halbleiterchips und die Ausbildung des Meniskus an den Kanten 205 des Halbleiterchips.
  • 7A veranschaulicht eine Draufsicht auf ein weiteres Beispiel eines Halbleiterbauelements 300 mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial. 7B veranschaulicht eine Querschnittsansicht des Halbleiterbauelements 300, wie in 7A angegeben. Das Halbleiterbauelement 300 enthält ein Substrat 302, einen Halbleiterchip 304, ein Array von Kontaktelementen 306, eine gemusterte Struktur 308 und ein Unterfüllmaterial 310. Bei dem Substrat 302 kann es sich um ein beliebiges geeignetes Substrat wie etwa ein Halbleitersubstrat, einen anderen Halbleiterchip oder eine Leiterplatte handeln. Der Halbleiterchip 304 ist über das Array von Kontaktelementen 306 elektrisch an das Substrat 302 gekoppelt. Bei einem Beispiel ist das Array von Kontaktelementen 306 ein Mikrosäulenarray, in dem jedes der mehreren Kontaktelemente (z.B. eine Hälfte jeder Säule) des Substrats 302 an ein entsprechendes Kontaktelement (z.B. die andere Hälfte jeder Säule) des Halbleiterchips 304 gelötet ist. Die gemusterte Struktur 308 ist auf dem Substrat 302 bei dem Array von Kontaktelementen 306 angeordnet. Die gemusterte Struktur 308 erstreckt sich von unter dem Halbleiterchip 304 durch eine Keep-Out-Zone 314, wie zwischen einer Kante 305 des Halbleiterchips 304 und einer bei 312 angegebenen Grenze definiert. Während des Unterfüllens des Halbleiterchips 304 fließt Unterfüllmaterial 310 zwischen dem Substrat 302 und dem Halbleiterchip 304 und zwischen den Kontaktelementen des Arrays von Kontaktelementen 306. Unterfüllmaterial 310 fließt auch auf und in der gemusterten Struktur 308.
  • Die gemusterte Struktur 308 erstreckt sich um drei Seiten des Halbleiterchips 304. Eine 1-Hub-Unterfülldispensionszone, wie bei 316 angegeben, erstreckt sich entlang der übrigen Seite des Halbleiterchips 304. Die gemusterte Struktur 308 liefert ein Reservoir für das Unterfüllmaterial 310 und verhindert, dass das Unterfüllmaterial 310 das Substrat 302 außerhalb der Keep-Out-Zone 314 benetzt. Die gemusterte Struktur liefert einen Unterfüllmaterialausbreitungsweg weg von den Kanten 305 des Halbleiterchips 304, wenn der Halbleiterchip 304 unter Verwendung des bei 316 angegebenen 1-Hub-Dispensiermusters unterfüllt wird. Wie in 7A dargestellt, verlangsamt die gemusterte Struktur 308 die Ausbreitung des Unterfüllmaterials entlang der Kanten 305 des Halbleiterchips 304, so dass sich das Unterfüllmaterial schneller durch das Array von Kontaktelementen 306 als entlang der Kanten 305 des Halbleiterchips 304 ausbreitet. Somit verhindert die gemusterte Struktur 308 das Einfangen von Luftblasen unter dem Halbleiterchip 304 während des Unterfüllens des Halbleiterchips 304.
  • In diesem Beispiel enthält die gemusterte Struktur 308 mehrere parallele Kanäle 320, die durch beabstandete parallele Linienstrukturen 322 auf drei Seiten des Halbleiterchips 304 definiert sind. Jeder Kanal 320 erstreckt sich orthogonal von einer Seite des Halbleiterchips 304 und von unter dem Halbleiterchip 304 zu einer jeweiligen Seite (d.h. Grenze 312) der Keep-Out-Zone 314. Die Linienstrukturen 322 verlaufen orthogonal zu dem Fluss des Unterfüllmaterials auf den beiden gegenüberliegenden Seiten des Halbleiterchips 304 senkrecht zur Seite des Halbleiterchips 304, wo das Unterfüllmaterial dispensiert wird. Die Linienstrukturen 322 verlaufen parallel zum Fluss des Unterfüllmaterials auf der Seite des Halbleiterchips 304 gegenüber der Seite des Halbleiterchips 304, wo das Unterfüllmaterial dispensiert wird. Die Linienstrukturen 322 können aus dem gleichen Material (z.B. durch Plattieren) wie das Array von Kontaktelementen 306, einem Polymermaterial (z.B. durch Fotolithographie, Drucken oder Dispensieren) oder einem anderen geeigneten elektrisch leitenden oder elektrisch isolierenden Material bestehen.
  • 8A veranschaulicht eine Draufsicht auf ein weiteres Beispiel eines Halbleiterbauelements 350 mit einer gemusterten Struktur und einem Damm zum Steuern des Flusses von Unterfüllmaterial. 8B veranschaulicht eine Querschnittsansicht des Halbleiterbauelements 350, wie in 8A angegeben. Das Halbleiterbauelement 350 ist ähnlich dem zuvor beschriebenen und unter Bezugnahme auf 7A und 7B dargestellten Halbleiterbauelement 300, außer dass das Halbleiterbauelement 350 einen Damm 352 enthält. Der Damm 352 erstreckt sich um das Halbleiterbauelement 304 an der Grenze 312 der Keep-Out-Zone 314 herum und ist von der gemusterten Struktur 308 beabstandet. Der Damm 352 verhindert, dass etwaiges Unterfüllmaterial aus der Keep-Out-Zone 314 herausfließt.
  • 9 veranschaulicht eine Draufsicht auf ein weiteres Beispiel eines Halbleiterbauelements 400 mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial. Das Halbleiterbauelement 400 enthält ein Substrat 402, einen Halbleiterchip 404, ein Array von Kontaktelementen 406, eine gemusterte Struktur 408 und ein Unterfüllmaterial 410. Bei dem Substrat 402 kann es sich um ein beliebiges geeignetes Substrat wie etwa ein Halbleitersubstrat, einen anderen Halbleiterchip oder eine Leiterplatte handeln. Der Halbleiterchip 404 ist über das Array von Kontaktelementen 406 elektrisch an das Substrat 402 gekoppelt. Bei einem Beispiel ist das Array von Kontaktelementen 406 ein Mikrosäulenarray, in dem jedes der mehreren Kontaktelemente (z.B. eine Hälfte jeder Säule) des Substrats 402 an ein entsprechendes Kontaktelement (z.B. die andere Hälfte jeder Säule) des Halbleiterchips 404 gelötet ist. Die gemusterte Struktur 408 ist auf dem Substrat 402 bei dem Array von Kontaktelementen 406 angeordnet. Die gemusterte Struktur 408 erstreckt sich von unter dem Halbleiterchip 404 an den Ecken des Halbleiterchips 404 durch eine Keep-Out-Zone 414, wie zwischen einer Kante 405 des Halbleiterchips 404 und einer bei 412 angegebenen Grenze definiert. Während des Unterfüllens des Halbleiterchips 404 fließt Unterfüllmaterial 410 zwischen dem Substrat 402 und dem Halbleiterchip 404 und zwischen den Kontaktelementen des Arrays von Kontaktelementen 406. Unterfüllmaterial 410 fließt auch auf und in der gemusterten Struktur 408.
  • Die gemusterte Struktur 408 erstreckt sich von jeder Ecke des Halbleiterchips 404. Eine 1-Hub-Unterfülldispensionszone, wie bei 416 angezeigt, erstreckt sich entlang einer Seite des Halbleiterchips 404. Die gemusterte Struktur 408 liefert ein Reservoir für das Unterfüllmaterial 410 und verhindert, dass das Unterfüllmaterial 410 das Substrat 402 außerhalb der Keep-Out-Zone 414 benetzt. Die gemusterte Struktur liefert einen Unterfüllmaterialausbreitungsweg weg von den Kanten 405 des Halbleiterchips 404, wenn der Halbleiterchip 404 unter Verwendung des bei 416 angegebenen 1-Hub-Dispensiermusters unterfüllt wird. Die gemusterte Struktur 408 verlangsamt die Ausbreitung des Unterfüllmaterials entlang der Kanten 405 des Halbleiterchips 404, so dass sich das Unterfüllmaterial schneller durch das Array von Kontaktelementen 406 als entlang der Kanten 405 des Halbleiterchips 404 ausbreitet. Somit verhindert die gemusterte Struktur 408 das Einfangen von Luftblasen unter dem Halbleiterchip 404 während des Unterfüllens des Halbleiterchips 404.
  • Die gemusterte Struktur 408 enthält mehrere parallele Kanäle 420, die durch beabstandete parallele Linienstrukturen 422 definiert sind, an jeder Ecke des Halbleiterchips 404. Jeder Kanal 420 erstreckt sich von unter dem Halbleiterchip 404 durch die Keep-Out-Zone 414. Die Ecken einer rechteckigen Keep-Out-Zone sind üblicherweise tote Zonen, da Unterfüllmaterial, das sich entlang der Diagonale ausbreitet, entlang zweier Richtungen verteilt wird und die Ecke nicht erreicht. Durch Füllen des durch die gemusterte Struktur 408 bereitgestellten Reservoirs mit Unterfüllmaterial wird die Keep-Out-Zone 414 besser genutzt und kann somit mit der gemusterten Struktur 408 kleiner sein als ohne die gemusterte Struktur 408. Die Linienstrukturen 422 können aus dem gleichen Material (z.B. durch Plattieren) wie das Array von Kontaktelementen 406, einem Polymermaterial (z.B. durch Fotolithographie, Drucken oder Dispensieren) oder einem anderen geeigneten elektrisch leitenden oder elektrisch isolierenden Material bestehen.
  • 10 veranschaulicht eine Draufsicht auf ein weiteres Beispiel eines Halbleiterbauelements 450 mit einer gemusterten Struktur zum Steuern des Flusses von Unterfüllmaterial. Das Halbleiterbauelement 450 ist ähnlich dem zuvor beschriebenen und unter Bezugnahme auf 9 dargestellten Halbleiterbauelement 400, außer dass im Halbleiterbauelement 450 die gemusterte Struktur 452 anstelle der gemusterten Struktur 408 verwendet wird. Die gemusterte Struktur 452 enthält mehrere Kanäle 460, die durch beabstandete Linienstrukturen 462 definiert sind, an jeder Ecke des Halbleiterchips 404. Jeder Kanal 460 erstreckt sich von unter dem Halbleiterchip 404 durch die Keep-Out-Zone 414. In diesem Beispiel divergieren die strukturierten Linien 462 der gemusterten Struktur 452 voneinander, um divergierende Kanäle 460 zu definieren. Bei anderen Beispielen kann die gemusterte Struktur 452 eine Kombination aus parallelen und divergierenden strukturierten Linien 462 enthalten, um eine Kombination aus parallelen und divergierenden Kanälen 460 zu definieren.
  • 11 ist ein Flussdiagramm, das ein Beispiel eines Verfahrens 500 zum Herstellen eines Halbleiterbauelements veranschaulicht, wie etwa des zuvor beschriebenen und unter Bezugnahme auf die 1 bzw. 2 dargestellten Halbleiterbauelements 100 oder 200. Bei 502 wird ein Substrat oder ein erster Halbleiterchip mit einem Array von Kontaktelementen und einer gemusterten Struktur bei dem Array von Kontaktelementen hergestellt. Bei 504 wird ein zweiter Halbleiterchip über das Array von Kontaktelementen elektrisch an das Substrat oder den ersten Halbleiterchip gekoppelt, so dass sich die gemusterte Struktur von unter dem zweiten Halbleiterchip durch eine Keep-Out-Zone um eine Kante des zweiten Halbleiterchips herum erstreckt. Bei 506 wird Unterfüllmaterial auf dem Substrat oder dem ersten Halbleiterchip entlang einer ersten Kante des zweiten Halbleiterchips dispensiert, so dass Kapillarkräfte Unterfüllmaterial durch die gemusterte Struktur und durch das Array von Kontaktelementen ausbreiten.
  • Bei einem Beispiel verlangsamt die gemusterte Struktur die Ausbreitung des Unterfüllmaterials entlang einer zweiten und dritten Kante des zweiten Halbleiterchips, so dass sich das Unterfüllmaterial schneller durch das Array von Kontaktelementen als entlang der zweiten und dritten Kante ausbreitet, wobei die zweite und dritte Kante senkrecht zur ersten Kante verlaufen. Das Herstellen des Substrats oder des ersten Halbleiterchips kann das Herstellen einer gemusterten Struktur mit mehreren Kontaktelementen beinhalten. Bei einem weiteren Beispiel kann das Herstellen des Substrats oder des ersten Halbleiterchips das Herstellen einer gemusterten Struktur mit mehreren Kanälen, die durch beabstandete Linienstrukturen definiert sind, beinhalten, wobei sich jeder Kanal von unter dem zweiten Halbleiterchip durch die Keep-Out-Zone erstreckt.
  • Wenngleich hier spezifische Beispiele dargestellt und beschrieben worden sind, kann eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Beispiele substituiert werden, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen.
  • Bezugszeichenliste
    • 100
    Halbleiterbauelement
    102
    Substrat von 100
    104
    Halbleiterchip von 100 bzw. zweiter Halbleiterchip von
    120 105
    Kanten von 104
    106
    Array von Kontaktelementen von 100, 120
    108
    gemusterte Struktur von 100, 120
    110
    Unterfüllmaterial von 100, 120
    110a - 110e
    Unterfüllmaterial während des Unterfüllprozesses
    112
    Kapselungsmaterial von 100, 120
    114
    Keep-Out-Zone
    120
    Halbleiterbauelement
    122
    Substrat von 120
    124
    erster Halbleiterchip von 120
    126
    Fügestelle
    130
    Bonddrähte von 120
    200, 300, 400
    Halbleiterbauelement
    202, 302, 402
    Substrat von 200 bzw. 300 bzw. 400
    204, 304, 404
    Halbleiterchip von 200 bzw. 300 bzw. 400
    205, 305, 405
    Kanten von 204 bzw. 300 bzw. 400
    206, 306, 406
    Array von Kontaktelementen von 200 bzw. 300 bzw. 400208, 308, 408 gemusterte Struktur von 200 bzw. 300 bzw. 400
    210, 310, 410
    Unterfüllmaterial von 200 bzw. 300 bzw. 400
    212, 312, 412
    Grenze
    214, 314, 414
    Keep-Out-Zone von 200 bzw. 300 bzw. 400
    216, 316, 416
    1-Hub-Unterfülldispensionszone
    220, 222
    Unterfüllmaterialflussweg
    320, 420
    parallele Kanäle der 308, 408
    322, 422
    Linienstrukturen der 320, 420
    350, 450
    Halbleiterbauelement
    352
    Damm von 350
    452
    gemusterte Struktur von 450
    460
    Kanäle der 452462 Linienstrukturen der 452
    500
    Verfahren mit Schritte 502, 504, 506

Claims (20)

  1. Halbleiterbauelement, umfassend: ein Substrat (102); einen Halbleiterchip (104); ein Array von Kontaktelementen (106), die das Substrat (102) elektrisch an den Halbleiterchip (104) koppeln; ein Unterfüllmaterial (110) zwischen dem Substrat (102) und dem Halbleiterchip (104) und zwischen den Kontaktelementen (106); und eine gemusterte Struktur (108), die auf dem Substrat (102) angeordnet ist und sich von unter dem Halbleiterchip (104) durch eine Keep-Out-Zone (114) um eine Kante des Halbleiterchips (104) erstreckt, wobei die gemusterte Struktur (108) ein Reservoir für das Unterfüllmaterial (110) bereitstellt, wobei die gemusterte Struktur (108) mehrere Kanäle (420) umfasst, die durch beabstandete Linienstrukturen (422) definiert sind, wobei sich jeder Kanal (420) von unter dem Halbleiterchip (104) durch die Keep-Out-Zone (114) erstreckt, wobei sich Kanäle (420) von jeder Ecke des Halbleiterchips (104) zu einer jeweiligen Ecke der Keep-Out-Zone (114) erstrecken.
  2. Halbleiterbauelement nach Anspruch 1, wobei die gemusterte Struktur (108) mehrere Kontaktelemente umfasst.
  3. Halbleiterbauelement nach Anspruch 2, wobei die mehreren Kontaktelemente der gemusterten Struktur (108) ein Muster des Arrays von Kontaktelementen (106) fortsetzen.
  4. Halbleiterbauelement nach Anspruch 2, wobei die mehreren Kontaktelemente der gemusterten Struktur (108) ein anderes Muster als das Array von Kontaktelementen (106) aufweisen.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die beabstandeten Linienstrukturen (422) ein elektrisch isolierendes Material umfassen.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei die beabstandeten Linienstrukturen (422) ein elektrisch leitendes Material umfassen.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die sich von jeder Ecke des Halbleiterchips (104) erstreckenden Kanäle (420) parallele Kanäle sind.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei die sich von jeder Ecke des Halbleiterchips (104) erstreckenden Kanäle (420) divergierende Kanäle sind.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die gemusterte Struktur (108) umfasst: erste Kanäle (320), die sich orthogonal von einer ersten Seite des Halbleiterchips (104) zu einer ersten Seite der Keep-Out-Zone (114) erstrecken; zweite Kanäle (320), die sich orthogonal von einer zweiten Seite des Halbleiterchips (104) zu einer zweiten Seite der Keep-Out-Zone (114) erstrecken; und dritte Kanäle (320), die sich orthogonal von einer dritten Seite des Halbleiterchips (104) zu einer dritten Seite der Keep-Out-Zone (114) erstrecken.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Array von Kontaktelementen (106) ein Säulenarray umfasst.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Substrat (102) eine Unterfülldispensierzone umfasst, in der keine gemusterte Struktur vorliegt.
  12. Halbleiterbauelement, umfassend: einen ersten Halbleiterchip (124); einen zweiten Halbleiterchip (104); mehrere Kontaktelemente (106), die den ersten Halbleiterchip (124) elektrisch mit dem zweiten Halbleiterchip (104) koppeln; Unterfüllmaterial (110) zwischen dem ersten Halbleiterchip (124) und dem zweiten Halbleiterchip (104) und zwischen den Kontaktelementen (106); und eine gemusterte Struktur (108), die auf dem ersten Halbleiterchip (124) angeordnet ist und sich von unter dem zweiten Halbleiterchip (104) durch eine Keep-Out-Zone (114) um eine Kante des zweiten Halbleiterchips (104) erstreckt, wobei die gemusterte Struktur (108) einen Unterfüllmaterialausbreitungsweg weg von der Kante des zweiten Halbleiterchips (104) bereitstellt, wobei die gemusterte Struktur (108) mehrere Kanäle (420) umfasst, die durch beabstandete Linienstrukturen (422) definiert sind, wobei sich jeder Kanal (420) von unter dem zweiten Halbleiterchip (104) durch die Keep-Out-Zone (114) erstreckt, wobei sich Kanäle (420) von jeder Ecke des zweiten Halbleiterchips (104) zu einer jeweiligen Ecke der Keep-Out-Zone (114) erstrecken.
  13. Halbleiterbauelement nach Anspruch 12, wobei die Kontaktelemente (106) und die gemusterte Struktur (108) das gleiche Material umfassen.
  14. Halbleiterbauelement nach Anspruch 12 oder 13, ferner umfassend: einen Damm (352), der auf dem zweiten Halbleiterchip (104) angeordnet ist und die Keep-Out-Zone (114) umgibt.
  15. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Herstellen eines Substrats (102) oder eines ersten Halbleiterchips (124) einschließlich eines Arrays von Kontaktelementen (106) und einer gemusterten Struktur (108) bei dem Array von Kontaktelementen (106); elektrisches Koppeln eines zweiten Halbleiterchips (104) an das Substrat (102) oder den ersten Halbleiterchip (124) über das Array von Kontaktelementen (106), so dass sich die gemusterte Struktur (108) von unter dem zweiten Halbleiterchip (104) durch eine Keep-Out-Zone (114) um eine Kante des zweiten Halbleiterchips (104) herum erstreckt, wobei die gemusterte Struktur (108) mehrere Kanäle (420) umfasst, die durch beabstandete Linienstrukturen (422) definiert sind, wobei sich jeder Kanal (420) von unter dem zweiten Halbleiterchip (104) durch die Keep-Out-Zone (114) erstreckt, wobei sich Kanäle (420) von jeder Ecke des zweiten Halbleiterchips (104) zu einer jeweiligen Ecke der Keep-Out-Zone (114) erstrecken; und Dispensieren von Unterfüllmaterial (110) auf dem Substrat (102) oder dem ersten Halbleiterchip (124) entlang einer ersten Kante des zweiten Halbleiterchips (104), so dass Kapillarkräfte Unterfüllmaterial (110) durch die gemusterte Struktur (108) und durch das Array von Kontaktelementen (106) ausbreiten.
  16. Verfahren nach Anspruch 15, wobei die gemusterte Struktur (108) die Ausbreitung des Unterfüllmaterials (110) entlang einer zweiten und dritten Kante des zweiten Halbleiterchips (104) verlangsamt, so dass sich das Unterfüllmaterial (110) durch das Array von Kontaktelementen (106) schneller als entlang der zweiten und dritten Kante ausbreitet, wobei die zweite und dritte Kante senkrecht zur ersten Kante verlaufen.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Herstellen des Substrats (102) oder des ersten Halbleiterchips (124) das Herstellen des Substrats (102) oder des ersten Halbleiterchips (124) einschließlich einer gemusterten Struktur (108) umfasst, die mehrere Kontaktelemente (106) umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Herstellen des Substrats (102) oder des ersten Halbleiterchips (124) das Herstellen des Substrats (102) oder des ersten Halbleiterchips (124) einschließlich einer gemusterten Struktur (108) umfasst, die mehrere Kanäle (320, 420) umfasst, die durch beabstandete Linienstrukturen (322, 422) definiert sind, wobei sich jeder Kanal (320, 420) von unter dem zweiten Halbleiterchip (104) durch die Keep-Out-Zone (114) erstreckt.
  19. Halbleiterbauelement, umfassend: ein Substrat (102); einen Halbleiterchip (104); ein Array von Kontaktelementen (106), die das Substrat (102) elektrisch an den Halbleiterchip (104) koppeln; ein Unterfüllmaterial (110) zwischen dem Substrat (102) und dem Halbleiterchip (104) und zwischen den Kontaktelementen (106); eine gemusterte Struktur (108), die auf dem Substrat (102) angeordnet ist und sich von unter dem Halbleiterchip (104) durch eine Keep-Out-Zone (114) um eine Kante des Halbleiterchips (104) erstreckt, wobei die gemusterte Struktur (108) ein Reservoir für das Unterfüllmaterial (110) bereitstellt, wobei die gemusterte Struktur (108) mehrere Kanäle (320) umfasst, die durch beabstandete Linienstrukturen (322) definiert sind, wobei sich jeder Kanal (320) von unter dem Halbleiterchip (104) durch die Keep-Out-Zone (114) erstreckt, wobei die gemusterte Struktur (108) umfasst: erste Kanäle (320), die sich orthogonal von einer ersten Seite des Halbleiterchips (104) zu einer ersten Seite der Keep-Out-Zone (114) erstrecken, zweite Kanäle (320), die sich orthogonal von einer zweiten Seite des Halbleiterchips (104) zu einer zweiten Seite der Keep-Out-Zone (114) erstrecken, und dritte Kanäle (320), die sich orthogonal von einer dritten Seite des Halbleiterchips (104) zu einer dritten Seite der Keep-Out-Zone (114) erstrecken; und eine Unterfülldispensionszone, in welcher keine gemusterte Struktur (108) vorliegt und welche sich entlang einer vierten Seite des Halbleiterchips (104) erstreckt.
  20. Halbleiterbauelement, umfassend: einen ersten Halbleiterchip (124); einen zweiten Halbleiterchip (104); mehrere Kontaktelemente (106), die den ersten Halbleiterchip (124) elektrisch mit dem zweiten Halbleiterchip (104) koppeln; Unterfüllmaterial (110) zwischen dem ersten Halbleiterchip (124) und dem zweiten Halbleiterchip (104) und zwischen den Kontaktelementen (106); eine gemusterte Struktur (108), die auf dem ersten Halbleiterchip (124) angeordnet ist und sich von unter dem zweiten Halbleiterchip (104) durch eine Keep-Out-Zone (114) um eine Kante des zweiten Halbleiterchips (104) erstreckt, wobei die gemusterte Struktur (108) einen Unterfüllmaterialausbreitungsweg weg von der Kante des zweiten Halbleiterchips (104) bereitstellt, wobei die gemusterte Struktur (108) mehrere Kanäle (320) umfasst, die durch beabstandete Linienstrukturen (322) definiert sind, wobei sich jeder Kanal (320) von unter dem zweiten Halbleiterchip (104) durch die Keep-Out-Zone (114) erstreckt, wobei die gemusterte Struktur (108) umfasst: erste Kanäle (320), die sich orthogonal von einer ersten Seite des zweiten Halbleiterchips (104) zu einer ersten Seite der Keep-Out-Zone (114) erstrecken, zweite Kanäle (320), die sich orthogonal von einer zweiten Seite des zweiten Halbleiterchips (104)zu einer zweiten Seite der Keep-Out-Zone (114) erstrecken, und dritte Kanäle (320), die sich orthogonal von einer dritten Seite des zweiten Halbleiterchips (104) zu einer dritten Seite der Keep-Out-Zone (114) erstrecken; und eine Unterfülldispensionszone, in welcher keine gemusterte Struktur (108) vorliegt und welche sich entlang einer vierten Seite des zweiten Halbleiterchips (104) erstreckt.
DE102016110640.2A 2015-06-09 2016-06-09 Halbleiterbauelement mit einer Struktur zum Steuern eines Unterfüllmaterialflusses und Verfahren zu seiner Herstellung Active DE102016110640B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/734,544 US10325783B2 (en) 2015-06-09 2015-06-09 Semiconductor device including structure to control underfill material flow
US14/734,544 2015-06-09

Publications (2)

Publication Number Publication Date
DE102016110640A1 DE102016110640A1 (de) 2016-12-15
DE102016110640B4 true DE102016110640B4 (de) 2024-01-11

Family

ID=57395661

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016110640.2A Active DE102016110640B4 (de) 2015-06-09 2016-06-09 Halbleiterbauelement mit einer Struktur zum Steuern eines Unterfüllmaterialflusses und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US10325783B2 (de)
CN (1) CN106252302A (de)
DE (1) DE102016110640B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450575B1 (ko) 2018-07-10 2022-10-07 삼성전자주식회사 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
US11810896B2 (en) * 2021-05-18 2023-11-07 Western Digital Technologies, Inc. Substrate component layout and bonding method for increased package capacity
CN115662959B (zh) * 2022-12-26 2023-09-26 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011312A (en) 1996-07-30 2000-01-04 Kabushiki Kaisha Toshiba Flip-chip semiconductor package
US20060049522A1 (en) 2004-09-03 2006-03-09 Libres Jeremias P Grooved substrates for uniform underfilling solder ball assembled electronic devices
US20080067502A1 (en) 2006-09-14 2008-03-20 Nirupama Chakrapani Electronic packages with fine particle wetting and non-wetting zones
JP2008192815A (ja) 2007-02-05 2008-08-21 Toshiba Corp 積層型半導体装置
US20140151873A1 (en) 2012-09-21 2014-06-05 Sony Corporation Semiconductor device and semiconductor device manufacturing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734567B2 (en) 2002-08-23 2004-05-11 Texas Instruments Incorporated Flip-chip device strengthened by substrate metal ring
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US7045904B2 (en) 2003-12-10 2006-05-16 Texas Instruments Incorporated Patterned plasma treatment to improve distribution of underfill material
JP4429054B2 (ja) * 2004-03-24 2010-03-10 三洋電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US20070269930A1 (en) * 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
JP5331303B2 (ja) * 2006-11-09 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101022942B1 (ko) * 2008-11-12 2011-03-16 삼성전기주식회사 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
US8441123B1 (en) 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method
US8399300B2 (en) 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
US8796075B2 (en) * 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US8982577B1 (en) * 2012-02-17 2015-03-17 Amkor Technology, Inc. Electronic component package having bleed channel structure and method
US20140048934A1 (en) 2012-08-15 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method to control underfill fillet width

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011312A (en) 1996-07-30 2000-01-04 Kabushiki Kaisha Toshiba Flip-chip semiconductor package
US20060049522A1 (en) 2004-09-03 2006-03-09 Libres Jeremias P Grooved substrates for uniform underfilling solder ball assembled electronic devices
US20080067502A1 (en) 2006-09-14 2008-03-20 Nirupama Chakrapani Electronic packages with fine particle wetting and non-wetting zones
JP2008192815A (ja) 2007-02-05 2008-08-21 Toshiba Corp 積層型半導体装置
US20140151873A1 (en) 2012-09-21 2014-06-05 Sony Corporation Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
CN106252302A (zh) 2016-12-21
DE102016110640A1 (de) 2016-12-15
US20160365258A1 (en) 2016-12-15
US10325783B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102016110640B4 (de) Halbleiterbauelement mit einer Struktur zum Steuern eines Unterfüllmaterialflusses und Verfahren zu seiner Herstellung
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102011001405A1 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102011000751A1 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102012110982A1 (de) Integrierte thermische Lösungen zur Verpackung integrierter Schaltkreise
DE102008057707A1 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Plazierens eines Halbleiterchips auf einem Substrat
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE102008039389A1 (de) Halbleiterbauelement
DE102004001829A1 (de) Halbleitervorrichtung
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE102013103920A1 (de) Herstellungsverfahren für Halbleiterbauelement und Halbleiterbauelement
DE112020004630T5 (de) Verhinderung einer brückenbildung zwischen lot-verbindungsstellen
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10105920A1 (de) Halbleiterbaustein
DE102006010511A1 (de) Vertikale Halbleiteranordnung und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023240000

Ipc: H01L0021580000

R016 Response to examination communication
R018 Grant decision by examination section/examining division