DE10392228T5 - Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss - Google Patents

Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss Download PDF

Info

Publication number
DE10392228T5
DE10392228T5 DE10392228T DE10392228T DE10392228T5 DE 10392228 T5 DE10392228 T5 DE 10392228T5 DE 10392228 T DE10392228 T DE 10392228T DE 10392228 T DE10392228 T DE 10392228T DE 10392228 T5 DE10392228 T5 DE 10392228T5
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor chip
recess
wafer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10392228T
Other languages
English (en)
Inventor
Maria Cristina B. Estacio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10392228T5 publication Critical patent/DE10392228T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Verfahren mit den Schritten,
(a) einen Halbleiter-Wafer mit mehreren durch Reißlinien gebildeten Halbleiterplättchen zu bilden;
(b) mehrere Hohlräume im Halbleiter-Wafer in der Nachbarschaft zu den Reißlinien auszubilden, und
(c) den Wafer entlang der Reißlinien zu zerteilen, um die Halbleiterplättchen zu trennen, wobei jedes getrennte Halbleiterplättchen einen vertikalen Transistor und mindestens eine Aussparung an einem Rand des Halbleiterplättchens aufweist.

Description

  • BEZUGNAHME AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht den Anmeldetag der US-Provisional-Patentanmeldung 60/351,587, eingereicht am 22. Januar 2001. Auf diese US-Provisional-Patentanmeldung wird nachfolgend vollständig Bezug genommen.
  • HINTERGRUND DER ERFINDUNG
  • Es gibt eine Vielzahl von Halbleiterplättchenpackungen. In einem Beispiel der Halbleiterplättchenpackung ist das Halbleiterplättchen (semiconductor die) an einem Leitungsrahmen mit Leitungen befestigt. Drähte verbinden das Halbleiterplättchen mit den Leitungen. Die Drähte, das Halbleiterplättchen und anschließend der größte Teil des Leitungsrahmens (ausgenommen die Leitungen, die nach außen ragen) werden dann in Formmasse eingekapselt. Die Formmasse wird dann geformt. Die geformte Halbleiterplättchenpackung enthält einen geformten Körper, der Leitungen besitzt, die sich seitlich vom geformten Körper weg erstrecken. Die Halbleiterplättchenpackung wird anschließend auf einer Schaltkreisplatine befestigt.
  • Während derartige Halbleiterplättchenpackungen nützlich sind, könnten dennoch Verbesserungen vorgenommen werden. Da z.B. Konsumelektronikprodukte (z.B. Mobiltelefone, Laptop-Computer etc.) weiterhin in ihrer Bauform immer kleiner werden, besteht ein erhöhter Bedarf, die Dicke der elektronischen Geräte zu verringern, während die Dichte der Geräte zunimmt. Zusätzlich besteht ein Bedarf, die Wärmeverlusteigenschaften einer herkömmlichen Halbleiterplättchenpackung zu verbessern. Die Wärmeentwicklung von Chips bildet ein andauerndes Problem auf dem Gebiet der Halbleiterpackung. Andere zu beachtende Probleme bilden die Reduzierung des Eigenwiderstandes („on resistance") (RDSon) der Komponenten auf einer Schaltkreisplatine und die Reduzierung der Aufstandsfläche von Komponenten auf einer Schaltkreisplatine. In Bezug auf die Aufstandsfläche derartiger Komponenten erhöhen im zuvor erwähnten Beispiel einer geformten Packung die Leitungen, die sich seitlich vom geformten Körper weg erstrecken, die Aufstandsfläche der Packung. Es wäre wünschenswert, die Aufstandsfläche derartiger Komponenten zu reduzieren, so dass mehr Komponenten auf einer Schaltkreisplatine angeordnet werden könnten. Z.B. für ein Halbleiterplättchen, das einen Leistungs-MOSFET mit einem Source-Bereich, einem Gate-Bereich und einem Drain-Bereich enthält, wäre es wünschenswert, letztendlich ein Größenverhältnis von Chip zur Packung von etwa 1:1 ohne Reduzierung der effektiven Source-Fläche im Halbleiterplättchen zu erzielen.
    •
  • Ausführungen der Erfindung befassen sich mit diesen und anderen Problemen, und zwar einzeln und gemeinsam.
  • ABRISS DER ERFINDUNG
  • Ausführungen der Erfindung betreffen Halbleiterplättchenpackungen
  • Eine Ausführung der Erfindung ist gerichtet auf ein Verfahren mit den Schritten: (a) einen Halbleiter-Wafer mit einer Vielzahl von durch Anriss- bzw. Reißlinie gebildeten Halbleiterplättchen zu bilden; (b) mehrere Hohlräume im Halbleiter-Wafer in der Nachbarschaft zu den Reißlinien auszubilden; und (c) den Wafer entlang der Reißlinien in Chips zu zerschneiden, um die Halbleiterplättchen voneinander zu separieren, wobei jedes separierte Halbleiterplättchen einen vertikalen Transistor und mindestens eine Aussparung an einem Rand des Halbleiterplättchen aufweist.
  • Eine andere Ausführung der Erfindung ist gerichtet auf eine Halbleiterplättchenpackung mit: (a) einem Schaltkreissubstrat mit einem leitenden Bereich; (b) einem Halbleiterplättchen auf dem Schaltkreissubstrat, wobei das Halbleiterplättchen einen vertikalen Transistor sowie einen Rand und eine Aussparung am Rand aufweist; und (c) mit einer Lötverbindung, die das Halbleiterplättchen mit dem leitenden Bereich über die Aussparung verbindet.
    •
  • Diese und andere Ausführungen der Erfindung werden nachfolgend im Detail beschrieben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) zeigt eine schematische Draufsicht auf die Rückseite eines Halbleiter-Wafers.
  • 1(b) zeigt Drain-Anschlussstellen, die auf der Rückseite des in 1(a) gezeigten Halbleiter-Wafer gebildet sind.
  • 1(c) zeigt die Drain-Anschlussstellen auf der Rückseite des in 1(b) gezeigten Halbleiter-Wafer nach einer weiteren Verarbeitung.
  • 1(d) zeigt das aufgesprühte lötbare Außenmetall auf der Rückseite eine Halbleiterplättchens.
  • 1(e) und 1(f) zeigen Seitenansichten der Halbleiterplättchen.
  • 1(g) zeigt eine perspektivische Ansicht der Vorderseite eines mit Perlen versehenen Halbleiterplättchens (bumped semiconductor die).
  • 1(h) zeigt einen Abschnitt des in 1(g) gezeigten mit Perlen versehenen Plättchens entlang der Linie A1-A1.
  • 2(a) zeigt eine Draufsicht auf eine Gruppe (array) von mit Perlen versehenen Halbleiterplättchen in einem Halbleiter-Wafer.
  • 2(b) zeigt eine perspektivische Ansicht von mehreren mit Perlen versehenen Halbleiterplättchen auf Chipplatten (Chiptrays) nach Zerteilung in Chips.
  • 3(a) zeigt eine Draufsicht auf eine Gruppe von mit Perlen versehenen Halbleiterplättchen.
  • 3(b) zeigt eine Draufsicht auf eine Gruppe von mit Perlen versehenen Halbleiterplättchen auf Chipplatten nach Zerteilung in Chips.
  • 3(c)–3(f) zeigen eine Gruppe von Halbleiterplättchen mit daran befestigten Kühlkörpern.
  • 3(g)–3(j) zeigen verschiedene Ansichten eines Halbleiterplättchens mit einem Kühlkörper.
  • 3(k) zeigt eine Querschnittsansicht durch einen Abschnitt des in 3(a) gezeigten Halbleiterplättchens entlang der Linie A2-A2.
  • 4(a)–4(d) zeigen ein Halbleiterplättchen nach Befestigung auf einem Schaltkreissubstrat.
  • 4(e) ist eine Draufsicht auf ein Halbleiterplättchen auf einem Schaltkreissubstrat.
  • 4(f)–4(h) zeigen eine Querschnittsansicht durch einen Abschnitt eines mit Perlen versehenen Halbleiterplättchens nach Befestigung auf einem Schaltkreissubstrat.
  • 5(a)–5(b) zeigen perspektivische Ansichten eines Halbleiterplättchens auf einem Schaltkreissubstrat nach Befestigung und nach einem Rückfluss- bzw. Schmelzvorgang (reflow).
  • 5(c)–5(e) zeigen seitliche Querschnittsansichten eines Abschnittes eines Halbleiterplättchens nach Befestigung auf einem Schaltkreissubstrat.
  • 6(a)–6(b) zeigen seitliche Querschnittsansichten eines Abschnittes eines Halbleiterplättchens nach Befestigung auf einem Schaltkreissubstrat.
  • 6(c) zeigt einen vergrößerten Abschnitt eines Eckbereiches eines Halbleiterplättchens.
  • 6(d) zeigt eine Draufsicht auf ein Halbleiterplättchen auf einem Schaltkreissubstrat.
  • In den 1(a)–6(d) bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • DETAILLIERTE BESCHREIBUNG
  • In den Ausführungen der Erfindung ist eine Anzahl von Drain-Anschlüssen auf der Rückseite eines Halbleiter-Wafer in der Nähe der Reißlinien ausgebildet. Die Reißlinien bilden Grenzen der Halbleiterplättchen im Halbleiter-Wafer. In bevorzugten Ausführungen sind die Drain-Anschlüsse konisch geformte Hohlräume (z.B. nach Art von Zinnen (castellations)), die an der Rückseite des Halbleiter-Wafer ausgebildet sind. Die Hohlräume können sich teilweise oder vollständig durch den Halbleiter-Wafer erstrecken. Das Profil jedes der konisch geformten Hohlräume kann gewählt werden, um die Bildung einer Lötverbindung durch Kapillarwirkung zu maximieren. Es gibt viele verschiedene Packungskonfigurationen, jedoch kann der letztendliche Drain-Anschluss für jede dieser Konfigurationen während der Befestigung des Halbleiterplättchens an einem Schaltkreissubstrat vorgenommen werden. Ebenso können während des Platinenherstellungsprozesses die Source- und Gate-Perlen auf den zugehörigen Anschlussflächen (lands) auf dem Schaltkreissubstrat aufgelötet werden.
  • Im vorliegenden Fall können die Halbleiterplättchenpackungen jede geeignete Anzahl von Halbleiterplättchen enthalten, die auf jedem geeigneten Schaltkreissubstrat von jeder geeigneten Größe befestigt sind. Ausführungen der Erfindung sind bevorzugt „Chip-Scale-Packungen", bei welchen sich die Größe der Halbleiterplättchenpackung eng an der Größe des Halbleiterplättchen selbst orientiert.
  • Die Ausführungen der Erfindung besitzen eine Anzahl von Vorteilen. Als erstes haben die Ausführungen der Erfindung einen hohen RDSon pro Aufstandsfläche. Zweitens sind in den Ausführungen der Erfindung die Drain-Kontakte auf dem Plättchenumfang durch konisch geformte Drain-Anschlüsse maximiert, wodurch die thermischen Eigenschaften der Halbleiterplättchenpackungen verbessert werden. Drittens können die Halbleiterplättchen Kühlkörper besitzen, die an ihren Rückseiten befestigt sind. Die Kühlkörper können die Form von Kupferblöcken (copper slugs) einnehmen. Die Anordnung eines Kupferblo ckes auf der Rückseite eines Halbleiterplättchens ist praktisch bei Verwendung eines Halbleiteplättchens, das etwa 4 mil dick ist (mit Rückseitennuten). Viertens ist in den Ausführungen der Erfindung der Source-Bereich eines MOSFET in einem Halbleiterplättchen direkt mit einem Source-Kontakt auf einer Schaltkreisplatine verbunden. Dieses maximiert den Source-Strom zum MOSFET und reduziert den Eigenwiderstand (RDSon) des MOSFET. Fünftens ist die gesamte Querschnittsfläche für die Lötkontakte in den Halbleiterplättchenpackungen über das Gate, die Source und Drain hoch, so dass die Ausführungen der Erfindung in Hochstromanwendungen benutzt werden können. Sechstens beschleunigen in den Ausführungen der Erfindung die Aussparungen an den Rändern der Halbleiterplättchen den Kapillarfluss des Lötlotes während des Schmelzvorganges, um Lötverbindungn im Wesentlichen automatisch zu bilden. Die Lötverbindungn können in reproduzierbarer und genauer Weise ausgebildet werden.
  • In den Ausführungen der Erfindung wird ein Halbleiter-Wafer mit einer Vielzahl von durch Reißlinien gebildeten Halbleiterplättchen ausgebildet. Anschließend wird eine Vielzahl von Hohlräumen im Halbleiter-Wafer in der Nähe der Reißlinien ausgebildet. Der Wafer wird anschließend entlang der Reißlinien in Chips zerteilt, um die Halbleiterplättchen voneinander zu trennen. Jedes zerteilte und getrennte Halbleiterplättchen enthält mindestens eine Aussparung an einem Rand des Halbleiterplättchens. Bei einigen Ausführungen kann jeder Rand eine oder mehrere Aussparungen aufweisen. Z.B. können alle vier Ränder eines Halbleiterplättchens mindestens eine Aussparung bei einigen Ausführungen aufweisen.
  • Die Halbleiterplättchen können vertikale Leistungstransistoren enthalten. Vertikale Leistungstransistoren umfassen VDMOS-Transistoren und vertikale bipolare Leistungstransistoren. Ein VDMOS-Transistor ist ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor), der zwei oder mehrere durch Diffusion gebildete Halbleiterbereiche besitzt. Er besitzt einen Source-Bereich, einen Drain-Bereich und ein Gate. Die Anordnung ist vertikal darin, dass der Source-Bereich und der Drain-Bereich auf gegenüberliegenden Flächen des Halbleiterplättchens liegen. Das Gate kann eine mit einem Graben oder Kanal ausgebildete (trenched) Gate-Struktur oder eine Planare Gate-Struktur besitzen und ist auf derselben Fläche wie der Source-Bereich ausgebildet. Während des Betriebes verläuft der Stromfluss vom Source-Bereich zum Drain-Bereich in einer VDMOS-Anordnung im Wesentlichen rechtwinklig zu den Oberflächen des Plättchens. Bei anderen Ausführungen können die Transistoren in den Halbleiterplättchen bipolare Transistoren sein. Bei solchen Ausführungen kann die eine Seite des Halbleiterplättchens einen Emitter-Bereich und einen Basis-Bereich haben. Die andere Seite des Plättchens kann einen Kollektor-Bereich haben.
  • 1(a) zeigt die Rückseite eines Halbleiter-Wafer 20 mit einer Vielzahl von darin ausgebildeten Halbleiterplättchen 24. Die Halbleiterplättchen 24 werden durch Reißlinien 22 gebildet. Der Halbleiter-Wafer 20 kann jedes geeignete Halbleitermaterial aufweisen, das Silizium und Galliumarsenid enthält. Die Rückseite des Halbleiter-Wafer 20 kann mit den Drain-Bereichen der MOSFETs in den Halbleiterplättchen 24 korrespondieren.
  • Wie in 1(b) gezeigt ist, ist eine Vielzahl von Hohlräumen 28 im Halbleiter-Wafer 20 in der Nachbarschaft der Reißlinien 22 ausgebildet. Jeder Hohlraum 28 kann sich teilweise durch den Halbleiter-Wafer 20 oder vollständig durch den Halbleiter-Wafer 20 erstrecken. Jeder Hohlraum 28 kann ebenfalls konisch geformt sein, wobei der größere Abschnitt des konisch geformten Hohlraums der Rückseite des Wafer 20 am nächsten liegt und der engere Teil des konisch geformten Hohlraums der Vorderseite des Wafer 20 am nächsten liegt.
  • Jede beliebige Anzahl von Hohlräumen 28 kann in jeder beliebigen Art und Weise ausgebildet sein. Z.B. kann die Vielzahl von Hohlräumen 28 mit Hilfe eines Fotolitographie- und Ätzverfahrens ausgebildet werden. Fotolitographie- und Ätzverfahren sind im Stand der Technik bekannt. Nass-Ätzen oder Trocken-Ätzen könnte verwendet werden, um die Hohlräume 28 zu bilden. In einem anderen Beispiel kann die Vielzahl der Hohlräume 28 durch Anwendung eines Laser-Ätz- oder Wasserstrahl-Ätzverfahrens ausgebildet werden.
  • 1(c) zeigt eine schematische Ansicht der Rückseiten des Halbleiter-Wafer 20 nach einer zusätzlichen Verarbeitung. Die zusätzlichen Verarbeitungsschritte, die durchgeführt werden können, umfassen ein Abschleifen des Halbleiter-Wafer an seiner Rückseite und die Durchführung eines Ätzverfahrens zur Ausbildung von Aussparungen unter Druck. Ein Metallisierungsverfahren an der Rückseite könnte ebenfalls durchgeführt werden.
  • Bei einem Metallisierungsverfahren wird Metall auf die Rückseite des Halbleiter-Wafer aufgebracht. Während dieses Prozesses kann das Metall ebenfalls die Innenwände und die Bodenflächen der Hohlräume in der Vielzahl der Hohlräume 28 beschichten. Verschiedene Verfahren können verwendet werden, um Metall auf der Rückseite des Halbleiter-Wafer 20 aufzubringen. Beispielhafte Verfahren umfassen Aufsprühen, Auftragen mit Hilfe von Ionen und Aufdampfen. Das Metall, das während des Metallisierungsprozesses auf der Rückseite aufgebracht wird, ist vorzugsweise mit Lötlot benetzbar. Beispielhafte Metallisierungsmetalle umfassen Aluminium, Kupfer, Nickel, Wolfram etc.
  • Nach Metallisierung der Rückseite des Halbleiter-Wafer 20 kann der Halbleiter-Wafer in Chips zerteilt werden, um die einzelnen Halbleiterplättchen 24 voneinander zu trennen. Das Zerteilen in Chips kann in jeder geeigneten Weise stattfinden. Z.B. könnte eine Säge oder ein Laser verwendet werden, um den Halbleiter-Wafer 20 in Chips zu zerteilen.
  • Die 1(d)–1(f) zeigen ein Halbleiterplättchen 24, nachdem es in Chips zerteilt und mit Perlen versehen worden ist. Die 1(d)–1(f) zeigen eine Rückseitenansicht des Halbleiterplättchens 24 mit darauf aufgesprühtem lötbaren Metall 30. Die Ränder des Halbleiterplättchens 24 besitzen eine Anzahl von Aussparungen 34, wo die zuvor ausgebildeten Hohlräume vorhanden waren. Im vorliegenden Beispiel gibt es zwei Aussparungen 34 pro Rand, und das Halbleiterplättchen 24 besitzt vier Ränder. In anderen Ausführungsbeispielen können jedoch mehr oder weniger Aussparungen pro Rand vorgesehen werden.
  • Die 1(e)–1(f) zeigen eine Vielzahl von Lötperlen 32 auf der Vorderseite des Halbleiterplättchens 24. Die Lötperlen 32 können als Source- und Gate-Anschlüsse für einen MOSFET in einem Halbleiterplättchen 24 dienen. Die Lötperlen 32 können auf dem Halbleiterplättchen 24 aufgebracht werden, bevor oder nachdem es von den anderen Halbleiterplättchen 24 im Zerteilungsprozess getrennt wird. Sie können unter Verwendung jedes beliebigen Lötauftragsverfah rens einschließlich Pick-and-Place-Verfahrens, Stempeldruckverfahrens und Elektroplattierverfahrens aufgebracht werden.
  • 1(g) zeigt ein vergrößertes, mit Perlen versehenes Halbleiterplättchen 24. Wie in 1(g) gezeigt ist, besitzen die Seiten des Halbleiterplättchens 24 eine Anzahl von Aussparungen 34. Jede Aussparung 34 besitzt einen größeren Abschnitt, der in der Nähe zur Rückseite des Halbleiterplättchens 24 liegt, und einen kleineren Abschnitt, der in der Nähe zur Vorderseite des Halbleiterplättchens 24 liegt. Wie in den 1(g) und 1(a) gezeigt ist, beginnen die Aussparungen 34 an der Rückseite des Halbleiterplättchens 24 und erstrecken sich teilweise durch das Halbleiterplättchen 24. Bei anderen Ausführungen können sich die Aussparungen 34 vollständig durch das Halbleiterplättchen 24 hindurch erstrecken. Die Tiefe jeder Aussparung 34 kann größer als die Hälfte der Dicke des Halbleiterplättchens sein.
  • Jede Aussparung 34 kann eine zinnenähnliche (castellation-like) Stelle für eine Drain-Kontakt bilden und eine Halbkegelform besitzen. Jede Aussparung 34 kann tief genug sein, so dass auf dem Boden der Aussparung 34 befindliches Lötlot mit Lötlot auf einer leitenden Anschlussfläche auf einem Schaltkreissubstrat vor Schmelzen des Lötlotes in Kontakt gelangen kann, wodurch ein seitlicher elektrischer Anschluss durch die Aussparung 34 ausgebildet wird. Typischerweise bildet auf dem Boden 34(a) der Aussparung 34 befindliches (nicht dargestelltes) Lötlot eine elektrische Verbindung mit dem auf einer leitenden Anschlussfläche eines Schaltkreissubstrates befindliches Lötlot. Bei der elektrischen Verbindung kann es sich um den Drain-Anschluss auf der Rückseite des Halbleiterplättchens 24 handeln.
  • Wie 1(h) zeigt, bildet die Aussparung 34 eine Stelle für den Lötfluss und einen Kontakt, wenn das Halbleiterplättchen 24 an einem Schaltkreissubstrat wie z.B. einer Schaltkreisplatine befestigt ist. Der Neigungswinkel (theta) gewährleistet eine vollständige und gleichmäßige Abdeckung des Metalls auf der Rückseite bis zum Boden der kegelförmigen Aussparung während der Ausbildung der Metallschicht 30 auf der Rückseite. Geeignete Winkel für den Neigungswinkel können etwa 60° bis etwa 45° sein. Durch niedrige Neigungswinkel (z.B. kleiner als etwa 60°) kann die Wahrscheinlichkeit erhöht werden, dass die Lötverbindung, die möglicherweise und zum Teil innerhalb der Aussparung 34 ausgebildet ist, in einem Abstand vom Rand des Plättchens angeordnet wird. Beispielsweise, wie in der (nachfolgend beschriebenen) 4(h) gezeigt ist, kann mindestens ein überwiegender Teil des leitenden Bereiches 64(b) unter einer Lötverbindung 68 außerhalb des Umfangs des Halbleiterplättchens 24 liegen, um zu gewährleisten, dass sich die ausgebildete Lötverbindung 68 vom Plättchen 24 weg erstreckt. Spezielle Neigungswinkel können unter Verwendung von im Stand der Technik bekannten Techniken einschließlich Ätzen mittels Laser oder chemisches Ätzen (trocken oder nass) gebildet werden.
  • Die Schnittstelle zwischen dem Rand des Plättchens und der Lötverbindung kann ein Punkt sein, wo Druck auftritt. Das Anschlussflächenmuster auf einem Schaltkreissubstrat (z.B. einer Schaltkreisplatine), das mit den Drain-Kontakten übereinstimmt, wird bevorzugt so gestaltet, dass ein Abstand zwischen der Lötverbindung und dem Rand des Plättchens gewährleistet wird. Aussparungen, die teilweise im Plättchen anstatt vollständig durch das Halbleiterplättchen ausgebildet sind, können ebenfalls dazu beitragen, die ausgewählte Lötverbindung im Abstand vom Rand des Halbleiterplättchens zu halten.
  • Die 2(a)–2(b) zeigen den Prozess zur Bildung von Halbleiterplättchen ohne Kühlkörper auf den einzelnen Plättchen. 2(a) zeigt einen unzerteilten Halbleiter-Wafer 20 mit mehreren Halbleiterplättchen 24 und mehreren Lötperlen 32 auf den Halbleiterplättchen 24. In diesem Beispiel werden die Halbleiterplättchen 24 mit Lötperlen vor dem Zerteilen versehen. Bei anderen Ausführungen können die Halbleiterplättchen 24 mit Perlen nach der Zerteilung versehen werden. Nachdem der Halbleiter-Wafer 20 in Chips zerteilt worden ist, um die Halbleiterplättchen 24 voneinander zu trennen, werden sie auf Chipplatten (chiptrays) 40 angeordnet, wie in 2(b) gezeigt ist. Anschließend können die Halbleiterplättchen 24 elektrisch getestet werden. Nach dem Test können die Halbleiterplättchen 24 auf einem Band angeordnet und dann auf einer Spule aufgewickelt werden.
  • Ein Verfahren zur Ausbildung von Halbleiterplättchen mit Kühlkörpern auf den Rückseiten der Halbleiterplättchen kann anhand der 3(a)–3(k) beschrieben werden. Die Plättchenpackungen zeigen verbesserte thermische Ei genschaften. In den vorangegangenen Beispielen haben die Kühlkörper die Form von ebenen Kupferblöcken. Bei anderen Ausführungen können jedoch Kühlkörper mit vertikal gerichteten Kühlrippen verwendet werden.
  • 3(a) zeigt einen Halbleiter-Wafer 20 mit mit Perlen versehenen Halbleiterplättchen 24 vor der Zerteilung. Nach Zerteilen, wie in 3(b) gezeigt ist, werden die Halbleiterplättchen 24 in Chipplatten 40 angeordnet. Anders als in 2(b) werden jedoch die Halbleiterplättchen 24 in den Chipplatten 40 (z.B. keramischen Chipplatten) so angeordnet, dass die Lötperlen darauf nach unten in die Chipplatten 40 zeigen. Wie in 3(c) gezeigt ist, kann Lötpaste 46 auf den Rückseiten der Halbleiterplättchen 24 aufgetragen werden. Die Lötpaste 46 kann Pb-Sn-Lötlot oder anderes geeignetes Lötmaterial enthalten. Wie in den 3(d) und 3(e) gezeigt ist, werden anschließend Kühlkörper 48 an den Rückseiten der Halbleiterplättchen 24 befestigt und dann die Halbleiterplättchen 24 erhitzt, um die Lötpaste zum Schmelzen zu bringen. Ein einziges Gerät kann zur Durchführung der in den 3(c)–3(e) dargestellten Verfahrensschritten verwendet werden.
  • Bei einigen Ausführungen können die Kühlkörper 48 markiert werden, um die Halbleiterplättchen zu identifizieren. Nach Befestigung der Kühlkörper 48 an den Halbleiterplättchen 24 können die Halbleiterplättchen getestet werden. Nach dem Test können die Halbleiterplättchen 24 auf einem Band und einer Spule angeordnet werden. Die 3(e)–3(h) zeigen ein Halbleiterplättchen 24 mit einem Kühlkörper 48 darauf in verschiedenen Ansichten.
  • 3(k) zeigt einen vergrößerten Abschnitt eines Halbleiterplättchens in der Nähe der Aussparung 34. Die Aussparung 34 besitzt einen Boden 34(a). (Nicht dargestelltes) Lötlot kann auf dem Boden 34(a) vorhanden sein.
  • Die Befestigung der Halbleiterplättchen kann anhand der 4(a)–-4(h) beschrieben werden.
  • 4(a) zeigt ein Schaltkreissubstrat 62 mit mehreren leitenden Bereichen 64. Das Schaltkreissubstrat 62 kann eine Schaltkreisplatine oder ein Träger für Halbleiterplättchen sein. Das Schaltkreissubstrat 62 kann eine oder mehrere Isolierschichten aufweisen, das polymeres oder keramisches Material enthält. Die leitenden Bereiche 64 können die Form von lötbaren Metallbahnen wie z.B. leitenden Anschlussflächen, Leiterbahnen etc. haben.
  • 4(b) zeigt eine Vielzahl von Lötperlen 66, die auf den leitenden Bereichen 64 ausgebildet sind. Die Vielzahl der Lötperlen 66 kann durch ein Elektroplattierverfahren, ein Schablonierungsverfahren, ein Pick-and-Place-Verfahren, ein Siebdruckverfahren etc. ausgebildet werden.
  • Wie in 4(c) gezeigt ist, kann das Halbleiterplättchen 24 mit Aussparungen 34 an seiner Seite auf dem Schaltkreissubstrat 62 befestigt werden. Die Aussparungen 34 an den Seiten des Halbleiterplättchens 24 kontaktieren die Lötperlen 66, die sich auf den leitenden Bereichen 64 befinden. Ein Pick-and-Place-Verfahren kann zur Befestigung des Halbleiterplättchens auf dem Schaltkreissubstrat 62 verwendet werden. Nach Befestigung kann ein Schmelzprozess zum Schmelzen des Lötlots 66 durchgeführt werden. Wie in 4(d) und 4(e) gezeigt ist, bilden die geschmolzenen Lötperlen Lötverbindungn 68, die zumindest teilweise in den Aussparungen 34 vorhanden sind. Diese Lötverbindungn 68 können als Drain-Verbindungen mit der Rückseite des Halbleiterplättchens 24 dienen.
  • Vor dem Befestigen sind in diesem Beispiel auf dem Halbleiterplättchen 24 keine Lötperlen vorhanden. Dementsprechend könnte in diesem Beispiel vor dem Befestigen das Halbleiterplättchen 24 als „perlenloses" (bumpless) Plättchen bezeichnet werden, das auf dem Schaltkreissubstrat 62 befestigt wird. Dies macht im Vergleich zu einem mit Perlen versehenen Plättchen den Auftrag von Lötlot leichter. Natürlich kann bei anderen Ausführungen das Plättchen mit Lötperlen versehen werden.
  • Die 4(f)–4(h) zeigen vergrößerte ausschnittsweise Ansichten eines Halbleiterplättchens 24, wie es auf einem Schaltkreissubstrat 62 befestigt wird. Das Schaltkreissubstrat 62 weist eine Anzahl von leitenden Bereichen 64(a), 64(b) mit Lötperlen 66(a), 66(b) auf. Die Lötperle 66(a) ist mit der Lötperle 32 auf dem Halbleiterplättchen 24 verbunden. Die Lötperle 66(b) ist mit der Aussparung 34 an der Seite des Halbleiterplättchens 24 verbunden. Wie in 4(h) gezeigt ist, ist nach dem Schmelzen eine Lötverbindung 68 mit dem oberen Abschnitt der die Aussparung 34 kontaktierenden Lötverbindung 68 ausgebildet. Die Lötverbindung 68 liegt mit ihrer Unterseite auf dem leitenden Bereich 64(b) auf, bei der es sich um eine Metallbahn einer gedruckten Schaltkreisplatine handeln kann.
  • Es versteht sich, dass die Darstellung des Halbleiterplättchens 24 und anderer Komponenten zum Zwecke der Darstellung in den 4(f)–4(h) und in den anderen Figuren vereinfacht ist. Es versteht sich, dass ein Fachmann eine geeignete Randstruktur im Halbleiterplättchen 24 vorsehen kann, um die Lötperle 32 und die Lötverbindung 68 elektrisch zu isolieren. Beispielsweise kann photosensitives BCB (Benzcyclobutan) oder Polymide verwendet werden, um die Ränder oder den Boden eines Plättchens für eine elektrische Isolierung der Lötperle 32 und der Lötverbindung 68 zu beschichten.
  • Die 5(a) und 5(b) zeigen eine Halbleiterplättchenpackung, welche mit größeren Lötverbindungen ausgebildet werden. Ein Plättchen kann auf einem Schaltkreissubstrat in der in den 4(a)–4(c) gezeigten Weise befestigt werden. Wie in 5(a) gezeigt ist, wird anschließend zusätzliches Lötlot 86 auf den Aussparungen 34 aufgebracht, nachdem das Halbleiterplättchen 24 auf dem Schaltkreissubstrat 62 befestigt ist. 5(b) zeigt die Halbleiterplättchenpackung nach dem Schmelzen. Nach dem Schmelzen werden größere Lötverbindungn 86 ausgebildet. Die Lötverbindungn 86 verbinden die Aussparungen mit den leitenden Bereichen des Schaltkreissubstrates 62.
  • Wie in 5(c) gezeigt ist, wird ein mit Lötperlen versehenes Halbleiterplättchen 24, das in der zuvor beschriebenen Weise verarbeitet worden ist, auf einem Schaltkreissubstrat 62 mit leitenden Bereichen 64(a), 64(b) befestigt. Die leitenden Bereiche 64(a), 64(b) sind mit Lötperlen 66(a), 66(b) auf diesem versehen. Wie in 5(d) gezeigt ist, steht die Lötperle 32 auf dem Halbleiterplättchen 24 in Kontakt mit der Lötperle 66(a) auf dem leitenden Bereich 64(a). Die Lötperle 66(b) steht in Kontakt mit der Aussparung 34 am Rand des Halbleiterplättchens 24. Anschließend wird zusätzliches Lötlot 80 auf die Lötperle 66(b) aufgebracht, um eine bessere elektrische Verbindung mit dem Rückseitenmetall 30 und dem Drain-Bereich im MOSFET im Halbleiterplättchen 24 zu schaffen. Wie in
  • 5(e) gezeigt ist, bildet nach dem Schmelzen das Lötlot 66(b), 88 eine Lötverbindung 86.
  • Bei der in den 5(c)–5(e) dargestellten Ausführung erlaubt der zweite Lötpastenaufdruck- oder -auftragsschritt einen größeren Drain-Kontakt mit dem Metall in der Aussparung 34, die mit dem Drain im MOSFET im Halbleiterplättchen 24 verbunden ist. Dies führt zu einer größeren und breiteren Lötverbindung nach dem Schmelzen.
  • Das Halbleiterplättchen 24 in den 6(a) und 6(b) wird in ähnlicher Weise wie das Halbleiterplättchen 24 in den 5(c)–5(e) befestigt. Jedoch sind gemäß den 6(a) und 6(b) ein Kühlkörper 48 und eine Lötschicht 46 auf dem Halbleiterplättchen 24 vorgesehen.
  • Eine vergrößerte Ansicht einer Ecke des Halbleiterplättchens 24 ist in 6(c) dargestellt. Wie dort gezeigt ist, ist eine Isolierschicht 92 auf der Vorderseite des Halbleiterplättchens 24 vorgesehen. Die Isolierschicht 92 kann ein Material wie z.B. Benzcyclobutan (BCB) aufweisen. Die Isolierschicht 92 kann eine Dicke zwischen etwa 8 bis etwa 10 μ aufweisen. Deren Abdeckung kann sich bis zu den Reißlinien in einem Halbleiter-Wafer erstrecken und in Kontakt mit der Lötverbindung nach dem Schmelzen gelangen. Diese Isolierung gewährleistet einen nicht vorhandenen Kontakt (off-contact) mit dem Siliziumrand an einer Stelle, wo Druck auftreten kann, der die Zuverlässigkeit der Lötverbindung beeinflussen kann. Eine Draufsicht auf das Halbleiterplättchen 24 ist in 6(d) gezeigt.
  • Die Begriffe und Ausdrücke, die hier verwendet worden sind, werden zum Zwecke der Beschreibung und nicht einer Beschränkung benutzt, und es ist bei der Verwendung dieser Begriffe und Ausdrücke nicht beabsichtigt, Äquivalente der dargestellten und beschriebenen Merkmale oder deren Abschnitte auszuschließen, wobei festzuhalten ist, dass verschiedene Modifikationen innerhalb des Umfanges der beanspruchten Erfindung möglich sind. Außerdem können ein oder mehrere Merkmale in einer oder mehrerer Ausführungen der Erfindung mit einem oder mehreren Merkmalen anderer Ausführungen der Erfindung kombiniert werden, ohne vom Umfang der Erfindung abzuweichen.
  • Zusammenfassung
  • Eine Halbleiterplättchenpackung wird beschrieben. Bei einem Ausführungsbeispiel weist die Halbleiterplättchenpackung ein Schaltkreissubstrat mit einem leitenden Bereich auf. Ein Halbleiterplättchen ist auf dem Schaltkreissubstrat vorgesehen. Das Halbleiterplättchen weist einen Rand und eine Aussparung am Rand auf. Eine Lötverbindung verbindet das Halbleiterplättchen mit dem leitenden Bereich durch die Aussparung.

Claims (16)

  1. Verfahren mit den Schritten, (a) einen Halbleiter-Wafer mit mehreren durch Reißlinien gebildeten Halbleiterplättchen zu bilden; (b) mehrere Hohlräume im Halbleiter-Wafer in der Nachbarschaft zu den Reißlinien auszubilden, und (c) den Wafer entlang der Reißlinien zu zerteilen, um die Halbleiterplättchen zu trennen, wobei jedes getrennte Halbleiterplättchen einen vertikalen Transistor und mindestens eine Aussparung an einem Rand des Halbleiterplättchens aufweist.
  2. Verfahren nach Anspruch 1, bei welchem jeder der Hohlräume in der Vielzahl der Hohlräume sich teilweise durch den Halbleiter-Wafer erstreckt.
  3. Verfahren nach Anspruch 1, bei welchem die Mehrzahl der Hohlräume unter Verwendung eines Ätzprozesses ausgebildet wird.
  4. Verfahren nach Anspruch 1, ferner mit dem Schritt, (d) die getrennten Plättchen an Schaltkreissubstraten zu befestigen, wobei für jedes Halbleiterplättchen ein Lötmaterial das Halbleiterplättchen mit einem der Schaltkreissubstrate durch die mindestens eine Aussparung am Rand des Halbleiterplättchens verbindet.
  5. Verfahren nach Anspruch 1, bei welchem jedes getrennte Halbleiterplättchen mindestens eine Aussparung an jeder Seite des Halbleiterplättchens aufweist.
  6. Verfahren nach Anspruch 1, bei welchem jeder der mehreren Hohlräume sich durch den Halbleiter-Wafer erstreckt.
  7. Verfahren nach Anspruch 1, bei welchem der Halbleiter-Wafer eine Vorderseite und eine Rückseite und jeder der mehreren Hohlräume an der Rückseite des Halbleiter-Wafers ausgebildet wird.
  8. Verfahren nach Anspruch 1, bei weichem ein Kühlkörper an jedem getrennten Halbleiterplättchen befestigt wird.
  9. Verfahren nach Anspruch 1, ferner mit dem Schritt, d) mindestens eines der getrennten Plättchen an einem Schaltkreissubstrat zu befestigen, wobei das mindestens eine Halbleiterplättchen mehrere lötbare Bereiche anstelle von Lötperlen aufweist und das Schaltkreissubstrat Anschlusskissen besitzt.
  10. Halbleiterplättchenpackung, mit (a) einem Schaltkreissubstrat mit einem leitenden Bereich; (b) einem Halbleiterplättchen mit einem vertikalen Transistor auf dem Schaltkreissubstrat, wobei das Halbleiterplättchen einen Rand und eine Aussparung am Rand aufweist; und (c) einer Lötverbindung, die das Halbleiterplättchen mit dem leitenden Bereich durch die Aussparung verbindet.
  11. Halbleiterplättchenpackung nach Anspruch 10, bei welchem das Halbleiterplättchen einen vertikalen MOSFET aufweist.
  12. Halbleiterplättchenpackung nach Anspruch 10, bei welchem sich die Aussparung teilweise durch das Halbleiterplättchen erstreckt.
  13. Halbleiterplättchenpackung nach Anspruch 10, bei welchem das Halbleiterplättchen eine Rückseite aufweist und die Rückseite metallisiert ist.
  14. Halbleiterplättchenpackung nach Anspruch 10, bei welchem das Halbleiterplättchen eine Rückseite aufweist und ein Kühlkörper an der Rückseite befestigt ist.
  15. Halbleiterplättchenpackung nach Anspruch 10, bei welchem die Aussparung die Form eines Halbkegels besitzt.
  16. Halbleiterplättchenpackung nach Anspruch 10, bei welchem der Rand ein erster Rand des Halbleiterplättchens ist und das Halbleiterplättchen eine zweite Aussparung am zweiten Rand des Halbleiterplättchens aufweist.
DE10392228T 2002-01-22 2003-01-21 Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss Withdrawn DE10392228T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US35158702P 2002-01-22 2002-01-22
US60/351,587 2002-01-22
US10/346,682 US6830959B2 (en) 2002-01-22 2003-01-17 Semiconductor die package with semiconductor die having side electrical connection
US10/346,682 2003-01-17
PCT/US2003/002070 WO2003063248A1 (en) 2002-01-22 2003-01-21 Semiconductor die package with semiconductor die having side electrical connection

Publications (1)

Publication Number Publication Date
DE10392228T5 true DE10392228T5 (de) 2005-02-24

Family

ID=26994967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10392228T Withdrawn DE10392228T5 (de) 2002-01-22 2003-01-21 Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss

Country Status (6)

Country Link
US (1) US6830959B2 (de)
JP (1) JP2005516402A (de)
CN (1) CN100409443C (de)
AU (1) AU2003210637A1 (de)
DE (1) DE10392228T5 (de)
WO (1) WO2003063248A1 (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6861337B2 (en) * 2002-05-10 2005-03-01 General Semiconductor, Inc. Method for using a surface geometry for a MOS-gated device in the manufacture of dice having different sizes
JP3972813B2 (ja) * 2002-12-24 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
DE10334634B3 (de) * 2003-07-29 2005-01-13 Infineon Technologies Ag Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
US7690551B2 (en) * 2003-12-31 2010-04-06 Chippac, Inc. Die attach by temperature gradient lead free soft solder metal sheet or film
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
AT504250A2 (de) * 2005-06-30 2008-04-15 Fairchild Semiconductor Halbleiterchip-packung und verfahren zur herstellung derselben
US7838977B2 (en) * 2005-09-07 2010-11-23 Alpha & Omega Semiconductor, Ltd. Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7618896B2 (en) 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7656024B2 (en) * 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
US8293584B2 (en) * 2006-08-04 2012-10-23 Stats Chippac Ltd. Integrated circuit package system with filled wafer recess
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US20090115026A1 (en) * 2007-11-05 2009-05-07 Texas Instruments Incorporated Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US7791084B2 (en) 2008-01-09 2010-09-07 Fairchild Semiconductor Corporation Package with overlapping devices
US8106406B2 (en) * 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8053891B2 (en) * 2008-06-30 2011-11-08 Alpha And Omega Semiconductor Incorporated Standing chip scale package
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US20120080749A1 (en) * 2010-09-30 2012-04-05 Purtell Robert J Umos semiconductor devices formed by low temperature processing
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
US9402319B2 (en) 2011-05-11 2016-07-26 Vlt, Inc. Panel-molded electronic assemblies
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US9105533B2 (en) * 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
JP5995597B2 (ja) * 2012-08-06 2016-09-21 株式会社ディスコ ウエーハの加工方法
JP5995596B2 (ja) * 2012-08-06 2016-09-21 株式会社ディスコ ウエーハの加工方法
US9831144B2 (en) 2013-08-28 2017-11-28 Qubeicon Ltd. Semiconductor die and package jigsaw submount
US9967984B1 (en) 2015-01-14 2018-05-08 Vlt, Inc. Power adapter packaging
US9936580B1 (en) 2015-01-14 2018-04-03 Vlt, Inc. Method of forming an electrical connection to an electronic module
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP2019004117A (ja) * 2017-06-19 2019-01-10 力祥半導體股▲フン▼有限公司ＵＢＩＱ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐ． 半導体装置および電力変換回路
CN110137141A (zh) * 2019-04-30 2019-08-16 华南理工大学 一种具有毛细微槽结构的去金属化陶瓷基板及其焊接方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1047652A (en) * 1975-07-31 1979-01-30 National Semiconductor Corporation Monolithic integrated circuit transistor having very low collector resistance
US4717641A (en) * 1986-01-16 1988-01-05 Motorola Inc. Method for passivating a semiconductor junction
US5016080A (en) * 1988-10-07 1991-05-14 Exar Corporation Programmable die size continuous array
JPH04276645A (ja) * 1991-03-04 1992-10-01 Toshiba Corp 化合物半導体ウエーハのダイシング方法
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
JP2755131B2 (ja) * 1993-10-27 1998-05-20 日本電気株式会社 半導体装置
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
DE4415374A1 (de) * 1994-05-02 1995-11-09 Trw Repa Gmbh Gassack-Modul
JPH10508430A (ja) * 1994-06-09 1998-08-18 チップスケール・インコーポレーテッド 抵抗器の製造
US5786280A (en) * 1994-06-23 1998-07-28 Eduard Kusters Maschinenfabrik Gmbh & Co. Kg Molded part and method of its production
US5767578A (en) * 1994-10-12 1998-06-16 Siliconix Incorporated Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5785280A (en) * 1995-07-20 1998-07-28 Space Systems/Loral, Inc. Hybrid solar panel array
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
US5861667A (en) * 1997-03-11 1999-01-19 Texas Instruments Incorporated Single end in out arrangement
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
TW480713B (en) * 1998-03-03 2002-03-21 Mosel Vitelic Inc Method for forming different thickness of field oxide in integrated circuit and the structure of the same
AUPP328398A0 (en) * 1998-04-30 1998-05-21 De Boer, Barry R. Remove-a-line
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
KR100338983B1 (ko) * 1998-11-30 2002-07-18 윤종용 웨이퍼분리도구및이를이용하는웨이퍼분리방법
US6560382B1 (en) * 1999-02-18 2003-05-06 The United States Of America As Represented By The Secretary Of The Navy System for alternately directing optical energy through multiple optical modulation channels
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
US6580150B1 (en) * 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
KR20010044277A (ko) * 2001-01-31 2001-06-05 김영선 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)

Also Published As

Publication number Publication date
WO2003063248A8 (en) 2005-02-03
CN100409443C (zh) 2008-08-06
JP2005516402A (ja) 2005-06-02
WO2003063248A1 (en) 2003-07-31
US6830959B2 (en) 2004-12-14
CN1643691A (zh) 2005-07-20
US20030139020A1 (en) 2003-07-24
AU2003210637A1 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102015115999B4 (de) Elektronische Komponente
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102009005650A1 (de) Mehrchipmodul
DE102010000269A1 (de) Halbleiter-Bauelement
DE102014108992A1 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102008023127A1 (de) Halbleiterbauelement
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102008035911A1 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102022000194A1 (de) Spritzguss-packaging für vorrichtungen aus halbleitern mit breiter bandlücke
DE102010016517B4 (de) Halbleiterbauelement
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010016798B4 (de) Halbleiterchip-Package

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 20457 HAMBURG

8141 Disposal/no request for examination