JPH04276645A - 化合物半導体ウエーハのダイシング方法 - Google Patents

化合物半導体ウエーハのダイシング方法

Info

Publication number
JPH04276645A
JPH04276645A JP3062550A JP6255091A JPH04276645A JP H04276645 A JPH04276645 A JP H04276645A JP 3062550 A JP3062550 A JP 3062550A JP 6255091 A JP6255091 A JP 6255091A JP H04276645 A JPH04276645 A JP H04276645A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
dicing
iii
orientation flat
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3062550A
Other languages
English (en)
Inventor
Soichi Imamura
今村　壮一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3062550A priority Critical patent/JPH04276645A/ja
Priority to US07/845,945 priority patent/US5314844A/en
Priority to KR1019920003529A priority patent/KR960005047B1/ko
Publication of JPH04276645A publication Critical patent/JPH04276645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/10—Methods
    • Y10T225/12—With preliminary weakening

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、ＩＩＩ−Ｖ族化合物か
ら成る半導体素子のダイシング方法の改良に関する。
【０００２】
【従来の技術】最近の半導体素子が利用する半導体基板
は、シリコンに加えてＩＩＩ−Ｖ族化合物から成る半導
体基板例えばＧａＡｓ、ＧａＰ及びＩｎＰなども量産さ
れているが、機械的強度がシリコンより弱い点を技術的
に克服しているのが現状である。
【０００３】このようなＩＩＩ−Ｖ族化合物から成る半
導体ウエーハには、受動素子と能動素子から成る群から
選定した一種または複数種を予め造って一素子を構成し
ており、このような素子の多数をウエーハに造り込んで
いるのはシリコンと同様である。
【０００４】製造工程では、各素子の境界に拡散法など
でいわゆるダイシングラインを設けてから特定の手法に
より分離するのが通常である。
【０００５】ダイシング工程としては、ダイヤモンドス
クライビング法、ダイヤモンドブレード法更にダイシン
グソー法が知られているが、いずれも削溝をできるだけ
狭くしてむだな部分を少なくすることや、切断時にチッ
プの損傷を与えないこと、チッピングと呼ぶ切削部分か
らの割れや欠けをできる限り少なくすることが必要であ
る。
【０００６】ＩＩＩ−Ｖ族化合物から成る半導体ウエー
ハでも前記３手法が目的に応じて利用されており、この
中のダイシングソー法は、薄いホイール（Ｗｈｅｅｌ）
の刃先にダイヤモンドの微粒子を焼結させ、このホイー
ルを高速回転（１万〜５万ｒｐｍ）させてウエーハをＸ
、Ｙ両方向から所定の場所に２０〜４０μｍ幅で切断す
るが、切削深さは自由に設定できる上に完全にチップに
分断する（スルーカット）こともできる。
【０００７】この方式の特徴は、安定した切削溝幅、深
い切削溝、割れや欠けが少ないこと、また高速で切断さ
れていくので量産性に富むことであり、ウエーハ厚みが
４００μｍ〜６００μｍと厚いものには、この方式が有
効である。
【０００８】これに対してダイヤモンドスクライビング
法は、被処理ウエーハを真空チャックで固定し、一定の
荷重をかけたダイヤモンドカッタでＸ、Ｙ方向の所定の
場所に切削溝をつくるが、切削溝の深さを約５０μｍと
浅く形成後、ゴムローラなどで機械的な力をウエーハに
かけてチップに分割する。
【０００９】この手段では割れや欠けが発生しやすく問
題点があるが、装置が極めて簡単で安価であるために使
用する割合いが多い。
【００１０】ダイヤモンドブレード法でも、ダイヤモン
ドスクライビング法と同様にＸ、Ｙ方向の所定の場所に
一定の荷重をかけたダイヤモンドカッタでＸ、Ｙ方向の
所定の場所に切削溝をつくってからダイヤモンド製ブレ
ードを当てしかも移動することによってスルーカットす
るのが一般的である。
【００１１】しかし、いわゆるハーフカット方式により
半導体ウエーハの厚さの中間まで切込んでからローラな
どにより圧力を加えてダイシングする方式も時に応じて
採用されている。
【００１２】
【発明が解決しようとする課題】ＩＩＩ−Ｖ族化合物か
ら成る半導体ウエーハでは、円形のものにオリエンテイ
ションフラットいわゆるオリフラを設けたものの他に、
縦０．３ｍｍ横０．５ｍｍのように長方形のチップも利
用されている。
【００１３】結晶の劈開性を利用するダイヤモンドスク
ライビング法では、ダイシングライン幅をほぼ４０μｍ
以下と狭くできる反面、不完全な割れ方をする場合があ
り、ＩＩＩ−Ｖ族化合物から成る半導体ウエーハから長
方形をダイシングしてチップを形成する際にはその長辺
に平行な方向が割れ難くてチップペアなどが発生して歩
留り低下の一因になっている。
【００１４】図１の上面図にチップペア１が発生した長
方形チップを明らかにしている。
【００１５】またダイヤモンドブレード法によりＩＩＩ
−Ｖ族化合物から成る半導体ウエーハをダイシングする
と完全に切断できる反面、工程中における欠けによるチ
ッピングが発生するためにダイシングラインの幅を１０
０μｍ程度に広くする必要があり、チップ面積の増大を
招いており、図２には、チッピング２が発生した状態と
図３にはチッピング２が発生したチップ３を拡大して示
した。
【００１６】本発明はこのような事情により成されたも
ので、特にスクライビング法とブレード法を併用して夫
々の問題点を補い、チップサイズを増やさない新規なＩ
ＩＩ−Ｖ族化合物半導体ウエーハのダイシング方法を提
供することを目的とする。
【００１７】［発明の構成］
【００１８】
【課題を解決するための手段】ＩＩＩ−Ｖ族化合物半導
体ウエーハにオリエンテイションフラットを形成する工
程と，前記化合物半導体ウエーハに能動素子及び受動素
子から成る群から選定した一種または複数種を造り込む
工程と，前記半導体ウエーハに形成した素子毎に区分け
するダイシングラインを形成する工程と，前記オリエン
テイションフラットに直交するダイシングラインに対し
てスクライブ法により傷をつける工程と，前記オリエン
テイションフラットに平行なダイシングラインに対して
ブレード法で傷をつける工程と，前記傷を付けた半導体
ウエーハをダイシングする工程に本発明に係わる化合物
半導体素子のダイシング方法の特徴がある。
【００１９】
【作用】ＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体ウエ
ーハの値段はシリコンの１０倍または数１００倍と極め
て高価であるために材料効率を十分配慮した製造工程が
求められており、このためデバイスや回路などの半導体
装置は、外周から僅か２０μｍ程度のデッドスペースを
残した半導体チップ内に造り込むのが実状である。
【００２０】ところで、ＩＩＩ−Ｖ族化合物半導体ウエ
ーハをスクライビング法とブレード法によりダイシング
するに際して、チッピングがでずらい方向とで易い方向
がある事実を基に本発明方法は完成した。
【００２１】即ち、チッピングがでずらい方向としてオ
リフラ（０１１）に対して平行方向をブレード法で、で
易い方向としてオリフラ（０１１）に対して直角方向を
スクライビング法でダイシングすると、チッピングなど
が殆ど発生しないので余分なスペースが要らなくなるこ
とが判明した。
【００２２】この結果、歩留りが従来より向上するのは
勿論のこと、ＩＩＩ−Ｖ族化合物半導体ウエーハの材料
効率が増大する利点が得られる。
【００２３】
【実施例】本発明に係わる実施例を図４及び図５を参照
して説明する。
【００２４】ＩＩＩ−Ｖ族化合物半導体ウエーハとして
例えばＧａＡｓ基板にＧａＡｓエピタキシャル層を堆積
後複数個の半導体レーザーやＨＥＭＴを造り込んだ後、
ダイシング工程により単一素子に分割するが、ＩＩＩ−
Ｖ族化合物から成るエピタキシャル層を堆積した半導体
ウエーハは、ＩＩＩ−Ｖ族化合物半導体ウエーハ中でも
非常に高価であり、材料効率はより厳しく要求される。
【００２５】ＩＩＩ−Ｖ族化合物から成る厚さ千〜数千
オングストロームのエピタキシャル層には、半導体レー
ザーやＨＥＭＴにとって不可欠な要素を常法により造り
込んで複数の能動素子または受動素子を完成し、更に各
素子間にはいわゆるダイシングラインを例えば拡散手段
によりＸ−Ｙ方向に形成する。
【００２６】幅３０μｍ〜５０μｍに形成したダイシン
グラインには、ダイヤモンドスクライビング法かダイヤ
モンドブレード法により切削溝を形成するが、その深さ
はエピタキシャル層からの屑の出方を考慮して決めるの
でいちがいには決められず、切削溝と言うには余りにも
浅いので傷と本発明では記載する。
【００２７】エピタキシャル層が堆積するエピタキシャ
ル層と同一のＩＩＩ−Ｖ族化合物から成る半導体ウエー
ハには常法に従って（０１１）のオリフラが形成してあ
るので、これに対して直角方向のダイシングラインには
ダイヤモンドスクライビング法により傷を付けてから、
圧力を加えて各素子毎にダイシングする。
【００２８】圧力を加える方法としては、ゴムなどの弾
性体を回転可能に支持体に取付けたものが通常使われ、
その寸法は最低０．３ｍｍ以上であり、長方形チップの
短辺より大きい。
【００２９】更に前記ダイシングラインに直行する他の
ダイシングライン即ち（０１１）のオリフラに平行なも
のには、ダイヤモンドカッタにより傷を付けてから、こ
こにあてたダイヤモンドブレードを移動させてスルーカ
ットして各素子毎にダイシングするのが一般的であるが
、スルーカットでなくハーフカット後前記のように圧力
を加えて各素子毎にダイシングする方式でも良い。
【００３０】このようなダイシング工程により得られる
チップの形状が長方形の場合には、オリフラ（０１１）
に対して平行方向に長辺を配置し、オリフラに対して直
交する（０１１）のサブオリフラを形成したＩＩＩ−Ｖ
族化合物から成る半導体ウエーハでも（０１１）オリフ
ラを基準にしてダイシング工程を行う。
【００３１】次にＩＩＩ−Ｖ族化合物から成る半導体ウ
エーハに公知の手段で所定の極性のイオンを注入して能
動または受動素子を形成後各素子毎に対して、エピタキ
シャル層を堆積した場合と同様にＸ、Ｙ方向のダイシン
グラインに傷を付けてからダイシング工程を施す。
【００３２】即ち、オリフラ（０１１）に直交する方向
のダイシングラインにはダイヤモンドスクライビング法
により傷を設けてから機械的な力を加えてダイシングし
、オリフラ（０１１）に平行な方向のダイシングライン
に対してはダイヤモンドブレードによりスルーカットし
てダイシングする。
【００３３】図４にダイシングライン４に対するダイヤ
モンドスクライビング法によるダイシング例を、図５に
ダイシングライン５に対するダイヤモンドブレード法に
よる例を示している。
【００３４】
【発明の効果】以上のように、本発明方法によれば、Ｉ
ＩＩ−Ｖ族化合物から成る半導体ウエーハに形成するダ
イシングラインに対して実施するダイシング工程をダイ
ヤモンドスクライビング法とダイヤモンドブレード法を
併用することにより高歩留りで行うことができる。
【００３５】しかも、チッピングなどの発生が防止でき
るので、高価格のＩＩＩ−Ｖ族化合物から成る半導体ウ
エーハの材料効率の向上に資するところが極めて大きい
。
【図面の簡単な説明】
【図１】図１はＩＩＩ−Ｖ族化合物から成る半導体ウエ
ーハに形成したダイシングラインに従来技術によりスク
ライビング法を施してチップの割れ方を示図である。
【図２】図２はＩＩＩ−Ｖ族化合物から成る半導体ウエ
ーハに形成したダイシングラインに従来技術によりブレ
ード法を施してチップの割れ方を示図である。
【図３】図３は図２の一部を拡大して示す図である。
【図４】図４はＩＩＩ−Ｖ族化合物から成る半導体ウエ
ーハに形成したダイシングラインに本発明方法としてス
クライビング法を施す状態を示す平面図である。
【図５】図５はＩＩＩ−Ｖ族化合物から成る半導体ウエ
ーハに形成したダイシングラインに本発明方法としてブ
レード法を施す状態を示す平面図である。
【符号の説明】
１：チップペアー、 ２：チッピング、 ３：チップ、 ４、５：ダイシングライン、 ６：半導体ウエーハ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　ＩＩＩ−Ｖ族化合物半導体ウエーハに
    オリエンテイションフラットを形成する工程と，前記化
    合物半導体ウエーハに能動素子及び受動素子から成る群
    から選定した一種または複数種を造り込む工程と，前記
    半導体ウエーハに形成した素子毎に区分けするダイシン
    グラインを形成する工程と，前記オリエンテイションフ
    ラットに直交するダイシングラインに対してスクライブ
    法により傷をつける工程と，前記オリエンテイションフ
    ラットに平行なダイシングラインに対してブレード法で
    傷をつける工程と，前記傷を付けた半導体ウエーハをダ
    イシングする工程を具備することを特徴とする化合物半
    導体ウエーハのダイシング方法
JP3062550A 1991-03-04 1991-03-04 化合物半導体ウエーハのダイシング方法 Pending JPH04276645A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3062550A JPH04276645A (ja) 1991-03-04 1991-03-04 化合物半導体ウエーハのダイシング方法
US07/845,945 US5314844A (en) 1991-03-04 1992-03-04 Method for dicing a semiconductor wafer
KR1019920003529A KR960005047B1 (ko) 1991-03-04 1992-03-04 화합물 반도체 웨이퍼의 다이싱방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3062550A JPH04276645A (ja) 1991-03-04 1991-03-04 化合物半導体ウエーハのダイシング方法

Publications (1)

Publication Number Publication Date
JPH04276645A true JPH04276645A (ja) 1992-10-01

Family

ID=13203470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3062550A Pending JPH04276645A (ja) 1991-03-04 1991-03-04 化合物半導体ウエーハのダイシング方法

Country Status (3)

Country Link
US (1) US5314844A (ja)
JP (1) JPH04276645A (ja)
KR (1) KR960005047B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685838A3 (ja) * 1994-05-23 1996-01-03 Ibm
JP2003045824A (ja) * 2001-07-27 2003-02-14 Disco Abrasive Syst Ltd スクライバ機構
US20170113960A1 (en) * 2014-03-31 2017-04-27 Mitsuboshi Diamond Industrial Co., Ltd. Method for dividing brittle-material substrate
JP2020141004A (ja) * 2019-02-27 2020-09-03 トヨタ自動車株式会社 半導体装置とその製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
US5418190A (en) * 1993-12-30 1995-05-23 At&T Corp. Method of fabrication for electro-optical devices
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
JP3409928B2 (ja) * 1994-10-15 2003-05-26 株式会社東芝 半導体装置の製造方法
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
US5629233A (en) * 1996-04-04 1997-05-13 Lucent Technologies Inc. Method of making III/V semiconductor lasers
US5825076A (en) * 1996-07-25 1998-10-20 Northrop Grumman Corporation Integrated circuit non-etch technique for forming vias in a semiconductor wafer and a semiconductor wafer having vias formed therein using non-etch technique
WO1998019337A1 (en) 1996-10-29 1998-05-07 Trusi Technologies, Llc Integrated circuits and methods for their fabrication
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6127245A (en) * 1997-02-04 2000-10-03 Micron Technology, Inc. Grinding technique for integrated circuits
IL120656A (en) * 1997-04-13 2001-04-30 Inspectech Ltd Apparatus for analyzing cuts
JPH1140521A (ja) * 1997-05-20 1999-02-12 Seiko Instr Inc 半導体チップの製造方法
US6017804A (en) * 1998-01-09 2000-01-25 Lucent Technologies Inc. Method and apparatus for cleaving semiconductor material
EP0977276A1 (en) * 1998-07-08 2000-02-02 Hewlett-Packard Company Semiconductor device cleave initiation
US6579728B2 (en) * 1998-08-03 2003-06-17 Privicom, Inc. Fabrication of a high resolution, low profile credit card reader and card reader for transmission of data by sound
US6074934A (en) * 1998-11-20 2000-06-13 Lucent Technologies Inc. Apparatus for cleaving laser bars
WO2000059050A1 (en) * 1999-03-31 2000-10-05 Seiko Epson Corporation Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
JP3928695B2 (ja) * 2001-03-30 2007-06-13 セイコーエプソン株式会社 面発光型の半導体発光装置およびその製造方法
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP4776907B2 (ja) * 2003-11-11 2011-09-21 日本電波工業株式会社 光学フィルタの製造方法
DE102005046479B4 (de) * 2005-09-28 2008-12-18 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP4372115B2 (ja) * 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP2008235521A (ja) 2007-03-20 2008-10-02 Sanyo Electric Co Ltd 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池
KR101313232B1 (ko) * 2009-12-08 2013-09-30 한국전자통신연구원 도파로 절단면 형성 방법 및 이를 채용하는 포토닉스 소자
CN104973562A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的切割方法和mems晶圆的切割方法
JP1563719S (ja) * 2015-12-28 2016-11-21
JP1563718S (ja) * 2015-12-28 2016-11-21

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272583A (ja) * 1986-05-20 1987-11-26 Oki Electric Ind Co Ltd 半導体レ−ザ素子の分離方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025053A (ja) * 1988-06-24 1990-01-09 Fuji Photo Film Co Ltd 画像形成用溶媒塗布装置
US5182233A (en) * 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272583A (ja) * 1986-05-20 1987-11-26 Oki Electric Ind Co Ltd 半導体レ−ザ素子の分離方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685838A3 (ja) * 1994-05-23 1996-01-03 Ibm
US5739048A (en) * 1994-05-23 1998-04-14 International Business Machines Corporation Method for forming rows of partially separated thin film elements
JP2003045824A (ja) * 2001-07-27 2003-02-14 Disco Abrasive Syst Ltd スクライバ機構
JP4643865B2 (ja) * 2001-07-27 2011-03-02 株式会社ディスコ スクライバ機構
US20170113960A1 (en) * 2014-03-31 2017-04-27 Mitsuboshi Diamond Industrial Co., Ltd. Method for dividing brittle-material substrate
JP2020141004A (ja) * 2019-02-27 2020-09-03 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US5314844A (en) 1994-05-24
KR920018894A (ko) 1992-10-22
KR960005047B1 (ko) 1996-04-18

Similar Documents

Publication Publication Date Title
JPH04276645A (ja) 化合物半導体ウエーハのダイシング方法
US7183137B2 (en) Method for dicing semiconductor wafers
US7964475B2 (en) Semiconductor wafer, method of manufacturing the same and semiconductor device
JP2780618B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JPH0888201A (ja) サファイアを基板とする半導体素子
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP3227287B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JPH04262589A (ja) 光半導体装置の製造方法
JP2005191551A (ja) 半導体チップ製造方法および半導体チップ
US7179720B2 (en) Pre-fabrication scribing
JP4046645B2 (ja) 半導体デバイス及びその製造方法
JP3454355B2 (ja) 窒化ガリウム系化合物半導体発光素子
JPH05285935A (ja) 半導体基板の分割方法
JP3772807B2 (ja) 窒化ガリウム系化合物半導体発光素子
JPH06224298A (ja) ダイシング方法
JPH0689936A (ja) 半導体装置の製造方法
JPS6387743A (ja) 半導体装置の製造方法
KR20040080274A (ko) 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법
US20060057777A1 (en) Separating die on a substrate to reduce backside chipping
TW202311586A (zh) 磷化銦基板
JPH03106609A (ja) 半導体ウエーハ
JPH0246716A (ja) シリコン・ウェーハ
JPH05285937A (ja) 半導体基板の分割方法