DE10105920A1 - Halbleiterbaustein - Google Patents

Halbleiterbaustein

Info

Publication number
DE10105920A1
DE10105920A1 DE10105920A DE10105920A DE10105920A1 DE 10105920 A1 DE10105920 A1 DE 10105920A1 DE 10105920 A DE10105920 A DE 10105920A DE 10105920 A DE10105920 A DE 10105920A DE 10105920 A1 DE10105920 A1 DE 10105920A1
Authority
DE
Germany
Prior art keywords
circuit board
anisotropic conductive
conductive film
film substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10105920A
Other languages
English (en)
Inventor
Miho Yamaguchi
Yuji Hotta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of DE10105920A1 publication Critical patent/DE10105920A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Bereitgestellt wird ein Halbleiterbaustein, der eine Leiterplatte, einen anisotropen leitfähigen Film und ein Halbleiterelement enthält, das über den anisotropen leitfähigen Film elektrisch mit der Leiterplatte verbunden ist, wobei der anisotrope leitfähige Film ein Filmsubstrat umfasst, das aus einem isolierenden Harz und mehreren gegeneinander isolierten Leiterbahnen besteht, wobei sich die Bahnen in Richtung der Dicke in dem Filmsubstrat befinden bzw. durch dieses verlaufen und wobei zwischen der Oberfläche auf der Leiterplattenseite des Filmsubstrats und der Plattenfläche der Leiterplatte eine Lücke gebildet wird. Der Verbindungsteil zwischen dem anisotropen leitfähigen Film und der Leiterplatte sowie der Verbindungsteil zwischen dem anisotropen leitfähigen Film und dem Halbleiterelement leiden nicht unter einer Grenzflächenzerstörung, selbst wenn der Baustein in einer Umgebung verwendet wird, die mit radikalen Temperaturänderungen verbunden ist. So kann ein Halbleiterbaustein mit hoher Zuverlässigkeit der Verbindung erhalten werden.

Description

Die vorliegende Erfindung bezieht sich auf einen Halbleiterbaustein, der ein Halblei­ terelement umfasst, das über einen anisotropen leitfähigen Film mit einer Leiter­ platte verbunden ist. Insbesondere bezieht sich die vorliegende Erfindung auf ei­ nen Halbleiterbaustein, der eine sehr gute Leitfähigkeit beizubehalten vermag, auch wenn er in einer Umgebung verwendet wird, die mit drastischen Temperatur­ änderungen verbunden ist.
Allgemein gesagt, werden Halbleiterelemente, wie ICs, in großer Zahl auf einem Wafer gebildet, der dann jeweils zu Chips geschnitten wird. Diese Chips sind je­ weils mit einer Leiterplatte verbunden. Mit zunehmender Zahl von ICs, die auf einem Chip gebildet werden, nimmt auch die Zahl der auf dem Chip gebildeten Elektroden zu, was es wiederum notwendig macht, dass die Form und das Anord­ nungsmuster der Elektroden feiner und enger beabstandet sind. Bezüglich der Montagetechnik werden ein Chip und eine Leiterplatte nicht mehr durch einen Draht miteinander verbunden (Drahtbonden), sondern durch Aufeinanderpassen eines Leiterschaltkreises (Anschlusskontakts) der Leiterplatte auf einen Elektroden­ teil des Chips (z. B. Höckerbonden, Flip-Chip-Montage). Alternativ dazu kann auch ein Nacktchip im Einklang mit der Verbindungsmethode auf einem Substrat mon­ tiert werden (Nacktchipmontage).
Wenn man einen Leiterschaltkreis einer Leiterplatte auf eine Elektrode eines Chips passt, wie es oben erwähnt ist, kann zwischen dem Chip und der Leiterplatte ein anisotroper leitfähiger Film verwendet werden. Ein anisotroper leitfähiger Film ist anisotrop hinsichtlich der Leitfähigkeit, da er in der Richtung, die die beiden Seiten des Films durchdringt (Richtung der Filmdicke) leitfähig und in Richtung der Aus­ breitung der Filmoberfläche isolierend ist.
Für den oben genannten anisotropen leitfähigen Film schlägt WO 98/07216 einen anisotropen leitfähigen Film vor, bei dem ein aus einem isolierenden Harz herge­ stelltes Filmsubstrat mehrere Leiterbahnen umfasst, die gegeneinander isoliert sind und in Richtung der Dicke durch das Substrat verlaufen. Wenn dieser anisotrope leitfähige Film verwendet wird, wird der anisotrope leitfähige Film zwischen dem Halbleiterelement (Chip) und der Leiterplatte eingesetzt, und diese drei Elemente werden mit oder ohne Druck erhitzt. Als Ergebnis werden die beiden Oberflächen des Filmsubstrats des anisotropen leitfähigen Films, der aus einem adhäsiven iso­ lierenden Harz hergestellt wird, auf die Oberfläche des Halbleiterchips bzw. die Plattenfläche der Leiterplatte geheftet. Das Halbleiterelement und die Leiterplatte sind elektrisch miteinander verbunden, und zwar über die Leiterbahn, die sich unter den vielen Leiterbahnen an einer solchen Stelle befindet, dass die beiden Enden der Bahn jeweils mit einer Elektrode des Halbleiterelements und einem Leiterschaltkreis (Anschlusskontakt) der Leiterplatte verbunden sind.
Wenn der oben genannte Halbleiterbaustein, bei dem das Halbleiterelement über den anisotropen leitfähigen Film elektrisch mit der Leiterplatte verbunden ist, lange Zeit in einer Umgebung verwendet wird, die mit radikalen Temperaturänderungen verbunden ist, kann die Leitfähigkeit, die am Anfang sehr gut war, während der Verwendung rasch abnehmen. Die Erfinder haben den Verbindungszustand zwi­ schen dem Halbleiterelement und der Leiterplatte eines solchen Halbleiterbausteins eingehend untersucht und fanden heraus, dass die Verbindungsgrenzfläche (d. h. wenigstens entweder die Grenzfläche des Verbindungsteils zwischen dem anisotro­ pen leitfähigen Film und der Leiterplatte oder die Grenzfläche des Verbindungsteils zwischen dem anisotropen leitfähigen Film und dem Halbleiterelement) zerstört war.
Es ist daher ein Ziel der vorliegenden Erfindung, einen Halbleiterbaustein bereitzu­ stellen, der eine sehr gute Leitfähigkeit beizubehalten vermag, ohne das die Ver­ bindungsgrenzfläche zerstört wird, auch wenn er in eine Umgebung gebracht wird, die mit radikalen Temperaturänderungen verbunden ist.
Gemäß der vorliegenden Erfindung wurde folgendes geklärt. Ein herkömmlicher Halbleiterbaustein hat eine Struktur, bei der die beiden Oberflächen des Filmsub­ strats eines anisotropen leitfähigen Films mit der Oberfläche des Halbleiterele­ ments und der Plattenfläche der Leiterplatte in Kontakt (verbunden) sind. Als Er­ gebnis wirkt die Wärmeausdehnung (bzw. -kontraktion) sowohl des Halbleiterele­ ments als auch der Leiterplatte auf den anisotropen leitfähigen Film, und es wird eine mechanische Spannung aufgrund des Unterschieds des linearen Ausdeh­ nungskoeffizienten zwischen dem Halbleiterelement und der Leiterplatte im Ver­ bindungsteil zwischen dem anisotropen leitfähigen Film und dem Halbleiterelement sowie im Verbindungsteil zwischen dem anisotropen leitfähigen Film und der Lei­ terplatte erzeugt, wodurch die Zerstörung der Verbindungsgrenzfläche verursacht wird.
Die vorliegende Erfindung wurde auf der Grundlage des obigen Ergebnisses fertig­ gestellt und ist durch die folgenden Aspekte gekennzeichnet.
  • 1. Halbleiterbaustein, umfassend eine Leiterplatte, einen anisotropen leitfähigen Film und ein Halbleiterelement, das über den anisotropen leitfähigen Film elekt­ risch mit der Leiterplatte verbunden ist, wobei der anisotrope leitfähige Film ein Filmsubstrat umfasst, das aus einem isolierenden Harz und mehreren gegeneinan­ der isolierten Leiterbahnen besteht, wobei sich die Bahnen in Richtung der Dicke in dem Filmsubstrat befinden bzw. durch dieses verlaufen und wobei zwischen der Oberfläche auf der Leiterplattenseite des Filmsubstrats und der Plattenfläche der Leiterplatte eine Lücke gebildet wird.
  • 2. Halbleiterbaustein gemäß dem obigen Punkt (1), wobei die Lücke eine Größe von 20-100 µm hat.
  • 3. Halbleiterbaustein gemäß dem obigen Punkt (1), wobei wenigstens ein Ende der Leiterbahn an der Stelle, die dem auf der Plattenfläche der Leiterplatte gebilde­ ten Leiterschaltkreis entspricht, aus der Oberfläche auf der Leiterplattenseite des Filmsubstrats herausragt.
  • 4. Halbleiterbaustein gemäß dem obigen Punkt (1), wobei eine Lötschicht auf dem auf der Plattenfläche der Leiterplatte gebildeten Leiterschaltkreis gebildet wird und der anisotrope leitfähige Film und die Leiterplatte miteinander verbunden werden, indem man die Lötschicht mit einem Ende der Leiterbahn verbindet.
Gemäß dem Halbleiterbaustein der vorliegenden Erfindung sind die Oberfläche auf der Leiterplattenseite des Filmsubstrat des anisotropen leitfähigen Films und die Plattenfläche der Leiterplatte aufgrund der Anwesenheit einer Lücke, die sich da­ zwischen befindet, nicht miteinander verbunden (in Kontakt). Daher wird der ani­ sotrope leitfähige Film durch die äußere Kraft, die durch die Wärmeausdehnung (bzw. -kontraktion) der Leiterplatte verursacht wird, nicht wesentlich beeinflusst. Dadurch nimmt die Spannung ab, die aufgrund des Unterschieds des linearen Ausdehnungskoeffizienten zwischen dem Halbleiterelement und der Leiterplatte im Verbindungsteil zwischen dem anisotropen leitfähigen Film und dem Halbleiterele­ ment sowie im Verbindungsteil zwischen dem anisotropen leitfähigen Film und der Leiterplatte auftritt, wodurch die Zerstörung der Verbindungsgrenzfläche verhin­ dert wird.
Fig. 1 zeigt schematisch einen Querschnitt durch eine Ausführungsform des Halb­ leiterbausteins der vorliegenden Erfindung.
Fig. 2 zeigt ein Anordnungsmuster der Leiterbahnen in dem in der vorliegenden Erfindung verwendeten anisotropen leitfähigen Film.
Fig. 3 zeigt schematisch einen Querschnitt durch eine andere Ausführungsform des in der vorliegenden Erfindung zu verwendenden anisotropen leitfähigen Films.
Fig. 4 zeigt eine Ausführungsform der Herstellung des in der vorliegenden Erfin­ dung zu verwendenden anisotropen leitfähigen Films.
Der Halbleiterbaustein der vorliegenden Erfindung wird im folgenden unter Bezug­ nahme auf Figuren näher beschrieben.
Fig. 1 zeigt eine Ausführungsform des Halbleiterbausteins der vorliegenden Erfin­ dung. In diesem Halbleiterbaustein ragt ein Ende 2A einer Leiterbahn 2 aus einer Oberfläche 1a auf einer Leiterplattenseite eines Filmsubstrats 1 eines anisotropen leitfähigen Films 10 heraus. Das herausragende Ende 2A ist in Kontakt mit einer Lötschicht 23, die auf einem Leiterschaltkreis (Anschlusskontakt) 22 gebildet ist, der auf einer Plattenfläche 21a einer Leiterplatte 20 gebildet ist. Eine Oberfläche 1b der Halbleiterelementseite des Filmsubstrats 1 wird auf ein Halbleiterelement (Chip) 30 geschweißt, wobei das andere Ende der Leiterbahn 2 nicht aus der Ober­ fläche 1b auf der Halbleiterelementseite des Filmsubstrats 1 herausragt. Die Elekt­ rode (nicht gezeigt) des Halbleiterelements (Chips) 30 ist in Kontakt mit einem Ende der Leiterbahn 2 auf der Oberfläche 1b auf der Halbleiterelementseite des Filmsubstrats 1 des anisotropen leitfähigen Films 10.
Der Leiterschaltkreis (Anschlusskontakt) 22 der Leiterplatte 20 ragt aus der Oberfläche 21a einer Platte 21 heraus. Das Ende 2A der Leiterbahn 2, das aus der Oberfläche 1a des Filmsubstrats 1 des anisotropen leitfähigen Films 10 herausragt, ist in Kontakt mit der Lötschicht 23, die auf dem Leiterschaltkreis (Anschlusskon­ takt) 22 gebildet ist. Eine ausreichende Lücke S ist zwischen der Oberfläche 21a der Leiterplatte 20 und der Oberfläche 1a der Leiterplattenseite des Filmsubstrats 1 des anisotropen leitfähigen Films 10 gebildet. Wegen der Anwesenheit dieser Lücke S wird die Ausdehnung oder Schrumpfung der Leiterplatte 20 aufgrund von Temperaturänderungen nicht direkt auf den anisotropen leitfähigen Film 10 über­ tragen. Als Ergebnis wird die äußere Kraft, die auf den anisotropen leitfähigen Film 10 ausgeübt wird, gering.
Daher nimmt die Spannung ab, die aufgrund des Unterschieds des linearen Aus­ dehnungskoeffizienten zwischen dem Halbleiterelement 30 und der Leiterplatte 20 im Verbindungsteil zwischen dem anisotropen leitfähigen Film 10 und dem Halblei­ terelement 30 sowie im Verbindungsteil zwischen dem anisotropen leitfähigen Film 10 und der Leiterplatte 20 auftritt. Daher erhält dieser Verbindungsteil die Leitfä­ higkeit stabil aufrecht, ohne dass seine Grenzfläche zerstört wird.
Wie in der oben genannten Fig. 1 gezeigt, umfasst der Halbleiterbaustein der vorliegenden Erfindung die Lücke S zwischen der Oberfläche 21a der Leiterplatte 20 und der Oberfläche 1a auf der Leiterplattenseite des Filmsubstrats 1 des ani­ sotropen leitfähigen Films 10. Die Größe der Lücke S variiert in Abhängigkeit von den linearen Ausdehnungskoeffizienten des Halbleiterelements 30 und der Leiter­ platte 20, dem Material des Filmsubstrats 1 des anisotropen leitfähigen Films 10 und dergleichen. Sie beträgt im allgemeinen etwa 20-100 µm, vorzugsweise etwa 50-100 µm.
Wenn die Lücke S zu groß ist, kann die Festigkeit des Halbleiterbausteins selbst gegenüber der äußeren Kraft abnehmen. Wenn sie zu klein ist, kann die durch die Lücke herbeigeführte Wirkung (Wirkung der Verhinderung der Zerstörung der Verbindungsgrenzfläche) unzureichend werden.
Wie in Fig. 1 gezeigt, umfasst der für den Halbleiterbaustein der vorliegenden Erfindung verwendete anisotrope leitfähige Film die Leiterbahn 2, deren Ende 2A aus wenigstens der Oberfläche 1a auf der Leiterplattenseite des Filmsubstrats 1 herausragt. Ohne das Herausragen des Endes der Leiterbahn des anisotropen leitfähigen Films aus der Oberfläche auf der Leiterplattenseite des Filmsubstrats kann keine ausreichende Lücke zwischen der Plattenfläche der Leiterplatte und der Oberfläche auf der Leiterplattenseite des Filmsubstrats gewährleistet werden, da eine typische Leiterplatte einen Leiterschaltkreis (Anschlusskontakt) mit einer geringen Herausragehöhe aus der Leiterfläche von im allgemeinen etwa 10-50 µm umfasst. Die Herausragehöhe des Endes 2A auf der Leiterplattenseite der Leiter­ bahn 2 des anisotropen leitfähigen Films 10 beträgt im allgemeinen etwa 5-100 µm, vorzugsweise etwa 10-50 µm.
Gemäß dem anisotropen leitfähigen Film 10, der in Fig. 1 gezeigt ist, ragen alle Enden 2A der Leiterbahnen 2 aus der Oberfläche 1a auf der Leiterplattenseite des Filmsubstrats 1 heraus. Es ist auch möglich, dass man nur diejenigen Enden der Leiterbahnen, die dem Leiterschaltkreis (Anschlusskontakt) der Leiterplatte ent­ sprechen, aus der Oberfläche auf der Leiterplattenseite des Filmsubstrats heraus­ ragen lässt und die Enden der anderen Leiterbahnen nicht herausragen lässt.
Das Ende auf der Halbleiterelementseite der Leiterbahn des anisotropen leitfähigen Films kann aus der Oberfläche auf der Halbleiterelementseite des Filmsubstrats herausragen oder auch nicht. Dies kann gemäß der Oberflächenstruktur des Halbleiterelements entsprechend eingestellt werden. Zum Beispiel lässt man die Enden auf der Halbleiterelementseite der Leiterbahnen herausragen, wenn das Halbleiterelement mit einer Passivierungsschicht geschützt wird und die Oberfläche der Elektrode des Halbleiterelements gegenüber der Oberfläche der Passivierungs­ schicht zurücktritt, da das Ende auf der Halbleiterelementseite der Leiterbahn die Kontinuität mit der Elektrode nur dann aufrechterhalten kann, wenn das Ende auf der Halbleiterelementseite aus der Oberfläche auf der Halbleiterelementseite des Filmsubstrats herausragt. Die Herausragehöhe beträgt im allgemeinen 1-10 µm, vorzugsweise etwa 1-5 µm.
Das Filmsubstrat besteht aus einem adhäsiven isolierenden Harz. Zum Beispiel können ein duroplastisches Harz, ein thermoplastisches Harz und dergleichen ver­ wendet werden. Beispiele dafür sind Polyimidharze, Epoxidharz, Polyetherimidharz, Polyamidharz, Phenoxyharz, Acrylharz, Polycarbodiimidharz, Fluorharz, Polyester­ harz, Polyurethanharz, Polyamidimidharz und dergleichen, die je nach dem Zweck in geeigneter Weise ausgewählt werden. Diese Harze können allein oder in Kombi­ nation verwendet werden. Unter dem Gesichtspunkt der Wärmebeständigkeit und der geringen Hygroskopie sind Polycarbodiimidharz, Polyimidharz und dergleichen zu bevorzugen.
Das Filmsubstrat hat eine Dicke von etwa 20-200 µm, insbesondere etwa 50- 150 µm, was für die Haftung an einem Halbleiterelement und dessen Leitfähigkeit und Maßhaltigkeit (Festigkeit) in einem Halbleiterbaustein zu bevorzugen ist.
Das Material der Leiterbahn kann ein bekanntes leitfähiges Material sein. Im Hin­ blick auf die elektrischen Eigenschaften wird vorzugsweise wenigstens ein Material verwendet, das aus gut leitfähigen Metallmaterialien ausgewählt ist, wie Kupfer, Gold, Silber, Aluminium, Nickel und dergleichen. Im Hinblick auf die Leitfähigkeit sind Kupfer, Gold und Nickel besonders bevorzugt.
Das Material der Leiterbahn ist vorzugsweise ein gut leitfähiges Metallmaterial, wie oben erwähnt. Selbst wenn dasselbe Metallmaterial verwendet wird, variieren die Eigenschaften, wie Leitfähigkeit, Elastizitätsmodul und dergleichen, in Abhängigkeit vom Verfahren der Bildung einer Leiterbahn und dergleichen. Die Leiterbahn kann erhalten werden, indem man ein Metallmaterial in einem Durchkontaktloch, das in einem Filmsubstrat gebildet ist, galvanisch abscheidet, sie kann ein Metalldraht sein, der ein Filmsubstrat unter Bildung einer Leiterbahn durchdringt, und derglei­ chen. Wenn zum Beispiel ein Metalldraht verwendet wird, ist ein Draht aus einem metallischen Leiter, der so hergestellt wurde, dass er Elektrizität leitet, wie ein in JIS C3101, 3103 und dergleichen definierter Kupferdraht, zu bevorzugen, da er eine höchst überlegene Leiterbahn in Bezug auf elektrische Eigenschaften, mecha­ nische Eigenschaften und Kosten ergibt.
Wie in dem später noch zu erwähnenden beispielhaften Produktionsverfahren für den anisotropen leitfähigen Film gezeigt wird, können das Teil der Leiterbahn, das das Filmsubstrat durchdringt, und das aus der Oberfläche auf der Leiterplattensei­ te/Halbleiterelementseite des Filmsubstrats herausragende Ende aus verschiede­ nen Metallmaterialien bestehen oder nach unterschiedlichen Verfahren hergestellt sein (Kombination von Metalldraht und Galvanisieren und dergleichen).
Die Form des Querschnitts der Leiterbahn (Schnitt senkrecht zur Richtung der Leitfähigkeit) unterliegt keiner besonderen Einschränkung und kann kreisförmig sein, verschiedenen Vielecken, deformierten Formen und dergleichen entsprechen. Für die dichteste Packung der Bahnen, bei der dennoch die gegenseitige Isolierung der Bahnen und die leichte Herstellung von Produkten hoher Qualität gewährleistet sind, ist ein kreisförmiger Querschnitt zu bevorzugen. Die Größe des Querschnitts der Leiterbahn im Falle eines Kreises entspricht vorzugsweise einem Durchmesser von etwa 5-100 µm für einen hervorragenden Kontakt mit einer Elektrode des Halbleiterelements. Wenn ein Draht aus einem metallischen Leiter als Leiterbahn verwendet wird, hat er daher einen Drahtdurchmesser von 5-100 µm. Wenn eine Leiterbahn eine andere Querschnittsform als einen Kreis hat, entspricht der Quer­ schnitt vorzugsweise der Fläche eines Kreises mit einem Durchmesser von 5-100 µm. Einer Elektrode des Halbleiterelements entsprechen vorzugsweise etwa 2 bis 10 Leiterbahnen. Um diese Anzahl zu erreichen, werden die Größe des Quer­ schnitts der oben genannten Leiterbahnen und die Anzahl der Leiterbahnen pro Flächeneinheit bestimmt. Im allgemeinen beträgt die Anzahl der Leiterbahnen pro Flächeneinheit der Filmsubstratoberfläche etwa 50-2000 Bahnen/mm2.
Der kollektive Zustand der Leiterbahnen 2 im Filmsubstrat 1, d. h. das von der Filmoberfläche aus gesehene Muster der Leiterbahnen 2, kann dem dichtest ge­ packten Zustand, wie er in Fig. 2(a) gezeigt ist, einer quadratischen Matrix, wie sie in Fig. 2(b) gezeigt ist, oder einem anderen, statistischen kollektiven Zustand entsprechen. Um feinen Elektroden eines Halbleiterelements zu entsprechen, ist ein Zustand in der Nähe des dichtest gepackten Zustands zu bevorzugen.
In der Ausführungsform von Fig. 1 ragt nur das Ende 2A der Leiterbahn 2 aus der Oberfläche 1a des Filmsubstrats 1 heraus. Wie in Fig. 3 gezeigt ist, ist eine Ober­ fläche 2c auf dem Mittelteil einer Leiterbahn 2 mit einer Beschichtungsschicht 3 bedeckt, die aus einem Beschichtungsharz besteht, und ein Ende 2A der Leiter­ bahn 2 kann aus einer Oberfläche 1a eines Filmsubstrats 1 herausragen. Auf diese Weise wird die Leiterbahn 2 von der Peripherie her durch die Beschichtungsschicht 3 verstärkt, während sie aus der Oberfläche 1a des Filmsubstrats 1 herausragt. Infolgedessen nimmt die Festigkeit des Verbindungsteils zwischen dem anisotropen leitfähigen Film und der Leiterplatte (Verbindungsteil zwischen dem Ende der Lei­ terbahn und dem Leiterschaltkreis (Anschlusskontakt) der Leiterplatte) zu, was wiederum die Festigkeit des Halbleiterbauteils gegenüber einer äußeren Kraft er­ höht. Die Dicke der Beschichtungsschicht 3 beträgt im allgemeinen etwa 0,1-5 µm, vorzugsweise etwa 0,5-2 µm. Das Beschichtungsharz wird im Hinblick auf die Ver­ stärkung des Endes der Leiterbahn aus denselben Harzmaterialien ausgewählt, wie sie auch für die isolierenden Harze des Filmsubstrats verwendet werden.
Die Endfläche der Leiterbahn kann flach sein, wie es in Fig. 1 und Fig. 3 gezeigt ist, sie kann eine Halbkugel sein, die als typische Form eines Höckerkontakts be­ kannt ist, oder sie kann eine Vertiefung sein. Die Form wird passend zur Form der Oberfläche einer Elektrode eines Halbleiterelements und zur Form der Oberfläche eines Leiterschaltkreises (Anschlusskontakts) einer Leiterplatte gewählt.
Ein anisotroper leitfähiger Film, bei dem wenigstens das Ende auf der Leiterplat­ tenseite der Leiterbahn aus der Oberfläche auf der Leiterplattenseite des Filmsub­ strats herausragt, kann zum Beispiel nach dem folgenden Verfahren hergestellt werden.
Zuerst werden die Endflächen 2a, 2b der Leiterbahn 2 auf den beiden Oberflächen 1a, 1b des Filmsubstrats 1 freigelegt (anisotroper leitfähiger Film, bei dem die Endflächen 2a, 2b der Leiterbahn 2 und die Endflächen 1a, 1b des Filmsubstrats 1 auf derselben Oberfläche liegen) (Fig. 4(a)). Dann wird durch Plattieren oder Metallaufdampfung auf die Endfläche 2a der Leiterbahn 2, die an einer Oberfläche (Oberfläche auf der Leiterplattenseite) 1a des Filmsubstrats 1 freiliegt, das Ende 2A einer Leiterbahn gebildet, das aus der Oberfläche 1a des Filmsubstrats 1 her­ ausragt (Fig. 4(b)).
Falls notwendig, kann durch Plattieren oder Metallaufdampfung auf die Endfläche 2b der Leiterbahn 2, die an der anderen Oberfläche (Oberfläche auf der Halbleiter­ elementseite) 1b des Filmsubstrats 1 freiliegt, das Ende der Leiterbahn, das aus der Oberfläche 1b des Filmsubstrats herausragt, gebildet werden.
Um einen Film zu erhalten, bei dem die Endflächen 2a, 2b der Leiterbahn 2 an den Oberflächen 1a, 1b des Filmsubstrats 1 von Fig. 4(a) freiliegen (anisotroper leit­ fähiger Film, bei dem die Endflächen 2a, 2b der Leiterbahn 2 und die Endflächen 1a, 1b des Filmsubstrats 1 auf derselben Oberfläche liegen), wird das Filmsubstrat 1 perforiert, und das Durchkontaktloch wird mit einem Metallmaterial plattiert, oder ein Metallmaterial wird auf die Oberfläche der Innenwände der Löcher aufge­ tragen, oder mehrere isolierte Drähte (mit isolierender Harzschicht beschichtete Metalldrähte) werden dicht gepackt, wobei die Beschichtungsschichten untrennbar miteinander verbunden werden, und die gepackten Drähte werden in einer ge­ wünschten Dicke in einer Richtung, die einen Winkel mit den isolierten Drähten bildet, in Scheiben geschnitten, was einen Film mit einer gewünschten Dicke ergibt (wegen der für dieses VerFahren notwendigen Technik sei auf WO 98/07216 mit dem Titel "Anisotropic conductive film and process thereof" verwiesen).
In der oben genannten Ausführungsform wird das Ende 2A der Leiterbahn 2 durch Plattieren oder Aufdampfen eines Metalls gebildet. Es ist auch möglich, das Ende 2A der Leiterbahn 2 zu bilden, indem man einen Film, bei dem die Endflächen 2a, 2b der Leiterbahn 2 an den Oberflächen 1a, 1b des Filmsubstrats 1 von Fig. 4(a) freiliegen (anisotroper leitfähiger Film, bei dem die Endflächen 2a, 2b der Leiter­ bahn 2 und die Endflächen 1a, 1b des Filmsubstrats 1 auf derselben Oberfläche liegen), einem Ätzvorgang unterzieht, der in der Lage ist, nur das Filmsubstrat 1 zu entfernen. Bei dem Ätzverfahren kann es sich um nasses Ätzen, trockenes Ät­ zen, wie Plasmaätzen, Argon-Ionen-Laser, KrF-Excimer-Laser und dergleichen, und dergleichen handeln, und diese können allein oder in Kombination verwendet wer­ den. Das Ätzmittel für das nasse Ätzen wird im Hinblick auf das Material des Film­ substrats, das Material der Leiterbahn und dergleichen bestimmt. Zum Beispiel können Dimethylacetamid, Dioxan, Tetrahydrofuran, Methylenchlorid und derglei­ chen verwendet werden.
Wenn man das Ende einer Leiterbahn, die dem Leiterschaltkreis (Anschlusskon­ takt) der Leiterplatte entspricht, aus der Oberfläche auf der Leiterplattenseite des Filmsubstrats herausragen lässt und man die Enden anderer Leiterbahnen nicht aus der Oberfläche auf der Leiterplattenseite des Filmsubstrats herausragen lässt, werden die Endflächen der anderen Leiterbahnen als der Leiterbahn, die dem Lei­ terschaltkreis (Anschlusskontakt) der Leiterplatte entspricht, in dem oben genann­ ten Schritt von Fig. 4(b) während des Plattierens oder Aufdampfens des Metalls maskiert. Alternativ dazu lässt man alle Enden der Leiterbahnen herausragen, und die herausragenden Enden der anderen Leiterbahnen als der Leiterbahn, die dem Leiterschaltkreis (Anschlusskontakt) der Leiterplatte entspricht, werden abge­ schnitten.
Wenn der anisotrope leitfähige Film in der in Fig. 3 gezeigten Weise hergestellt wird, wird vorzugsweise ein Verfahren eingesetzt, das die folgenden Schritte 1 bis 4 beinhaltet.
  • 1. Auf der Oberfläche eines Drahts aus einem metallischen Leiter werden eine oder mehrere Beschichtungsschichten, die aus einem Beschichtungsharz bestehen, gebildet, und darauf werden eine oder mehrere Schichten aus einem isolierenden Harz gebildet, die zu einem Filmsubstrat werden, was einen isolierten Draht ergibt, der dann um einen Kern gewickelt wird.
  • 2. Die resultierende Spirale wird erhitzt und/oder unter Druck gesetzt, um die Harzschichten des isolierten Drahtes miteinander zu verschweißen und/oder zu verpressen, was einen Spiralblock ergibt.
  • 3. Der erhaltene Spiralblock wird in einer gewünschten Dicke in einer Richtung, die einen Winkel (im allgemeinen senkrecht) mit den isolierten Drähten bildet, in Scheiben geschnitten, was einen Film ergibt.
  • 4. Der in (3) erhaltene Film wird selektiv geätzt, so dass nur das isolierende Harz entfernt wird.
Bei diesem Verfahren sollten das isolierende Harz, aus dem das Filmsubstrat wird, und das Beschichtungsharz, aus dem die Beschichtungsschicht wird, ein wechsel­ seitig selektives Ätzen erlauben. Das wechselseitige selektive Ätzen bedeutet ide­ alerweise, dass das Ätzen des einen nicht zum Ätzen des anderen führt. Es ist jedoch nur erforderlich, dass die Ätzgeschwindigkeiten der beiden Harze nicht gleich sind.
Bei dem Ätzverfahren, das die Selektivität gewährleistet, kann es sich zum Beispiel um Ätzen mit einem organischen Lösungsmittel, wie Kresol und dergleichen, Ätzen mit einer alkalischen Lösung, wie Natronlauge und dergleichen, Plasmaätzen, La­ serätzen und dergleichen handeln. Bei der Kombination der Harze, die zu wechsel­ seitig selektivem Plasmaätzen befähigt sind (isolierendes Harz, Beschichtungsharz des Filmsubstrats), handelt es sich zum Beispiel um Polyesterharz/Polyethersulfon­ harz, Polyamidharz/Polyamidimidharz und dergleichen.
Das Halbleiterelement (Chip), das den Halbleiterbaustein der vorliegenden Erfin­ dung bildet, unterliegt keiner besonderen Einschränkung, kann jedoch ein Halblei­ terelement (einschließlich ICs (integrierter Schaltkreise)) sein, das durch Bilden einer geeigneten Elementstruktur auf einem Halbleitersubstrat, wie einem typi­ schen Siliciumsubstrat, einem GaAs-Substrat und dergleichen, hergestellt wird.
Die Leiterplatte unterliegt ebenfalls keiner besonderen Einschränkung, und es kann sich um eine typische Leiterplatte zum Montieren eines Halbleiters handeln, die hergestellt wird, indem man auf der Oberfläche einer Platte, die aus einem isolie­ renden Material besteht, wie einer herkömmlichen Glasepoxidplatte und derglei­ chen, einen Leiterschaltkreis (einschließlich Anschlusskontakt) mit einer Dicke von etwa 10-50 µm bildet, der aus einem gut leitfähigen Metallmaterial, wie Kupfer, Gold, Silber, Aluminium und dergleichen, besteht.
Ein typisches Halbleiterelement und eine typische Leiterplatte haben einen linearen Ausdehnungskoeffizienten von im allgemeinen 2,6 × 106/°C bis 3,6 × 106/°C für das Halbleiterelement und im allgemeinen 20 × 106/°C bis 25 × 106/°C für die Leiterplatte, was jedoch je nach den zugrundliegenden Materialien, Strukturen und dergleichen variiert, so dass sie also einen Unterschied von etwa einer Größenord­ nung aufweisen. Im Hinblick auf den Halbleiterbaustein der vorliegenden Erfindung können das Halbleiterelement und die Leiterplatte einen solchen Unterschied im linearen Ausdehnungskoeffizienten zeigen. Der Grund dafür ist, dass eine Span­ nung aufgrund des Unterschieds im linearen Ausdehnungskoeffizienten zwischen dem Halbleiterelement und der Leiterplatte, die im Verbindungsteil zwischen dem anisotropen leitfähigen Film 10 und dem Halbleiterelement 30 sowie im Verbin­ dungsteil zwischen dem anisotropen leitfähigen Film 10 und der Leiterplatte 20 auftritt, auf ein ausreichend geringes Niveau abnimmt und die Zerstörung der Verbindungsgrenzfläche verhindert werden kann.
Das Herstellungsverfahren für den Halbleiterbaustein der vorliegenden Erfindung unterliegt keiner besonderen Einschränkung. Im allgemeinen wird eine Oberfläche eines anisotropen leitfähigen Films mit einem Halbleiterelement verbunden, und die andere Oberfläche wird mit einer Leiterplatte verbunden.
Ein anisotroper leitfähiger Film und ein Halbleiterelement werden miteinander verbunden, indem man sie erhitzt, ohne Druck auszuüben. Die Verbindung zwi­ schen dem Halbleiterelement und dem anisotropen leitfähigen Film kann herge­ stellt werden, indem man das Filmsubstrat auf die Oberfläche des Halbleiterele­ ments schweißt (Elektrode und Leiterbahn können lediglich in Kontakt miteinander sein), eine Elektrode kann an eine Leiterbahn geschweißt werden, und die Binde­ kraft kann verwendet werden, um die beiden aneinander gebunden zu halten, oder diese Verfahren können miteinander kombiniert werden.
Die Temperatur, auf die erhitzt wird, beträgt im allgemeinen 150-400°C, vorzugs­ weise 200-350°C. Wenn ein Druck ausgeübt wird, beträgt er im allgemeinen 0,49-­ 3,9 MPa, vorzugsweise 0,49-2,9 MPa.
Fig. 1 zeigt einen fertigen Halbleiterbaustein (ein anisotroper leitfähiger Film 10 ist mit einem Halbleiterelement 30 verschweißt). Im Hinblick auf die Produktivität des Halbleiterbausteins wird vorzugsweise ein anisotroper leitfähiger Film, der eine größere Fläche hat als die Fläche eines Halbleiterwafers, der Halbleiterelemente trägt, die in mehreren gegebenen Abschnitten eingesetzt sind, mit den mehreren Halbleiterelementen verbunden, und die resultierende Struktur wird in die einzel­ nen Elemente zerschnitten, was einen Chip mit einem anisotropen leitfähigen Film ergibt.
In diesem Fall werden der Halbleiterwafer und der anisotrope leitfähige Film durch Pressen und Erhitzen miteinander verbunden. Eine bevorzugte Apparatur für die­ sen Zweck kann ein Autoklav sein. Es ist auch möglich, eine bekannte Pressappa­ ratur und ein Heizelement miteinander zu kombinieren, wobei man eine gewünsch­ te Produktionsapparatur erhält. Die Temperatur, auf die erhitzt wird, kann einen Wert haben, bei dem ein Halbleiterwafer und ein anisotroper leitfähiger Film mit­ einander verbunden werden können. Unter Ausnutzung der Haftfähigkeit des ani­ sotropen leitfähigen Films in der Hitze beträgt eine bevorzugte Temperatur zum Beispiel 140-220°C, insbesondere 150-200°C.
Ein anisotroper leitfähiger Film und eine Leiterplatte können miteinander verbun­ den sein, wie es in der oben genannten Fig. 1 gezeigt ist. Das heißt, eine Löt­ schicht 23 wird auf einem Leiterschaltkreis (Anschlusskontakt) 22 einer Leiterplatte 20 gebildet, und zum Beispiel unter Verwendung einer bekannten Oberflächemon­ tagetechnik (SMT) wird das Ende 2A der Leiterbahn 2, das aus der Oberfläche 1a auf der Leiterplattenseite des Filmsubstrats 1 des anisotropen leitfähigen Films 10 herausragt, mit der Lötschicht 23 verbunden, wodurch das Ende 2A der Leiterbahn 2 mit dem Leiterschaltkreis (Anschlusskontakt) 22 verbunden wird.
Der Leiterschaltkreis (Anschlusskontakt) der Leiterplatte und das Ende der Leiter­ bahn können auch unter Verwendung einer Schicht aus einem anderen Material als Lötmittel miteinander verbunden werden. Das Material kann ein beliebiges sein, solange es eine gute Leitfähigkeit aufweist und zum Verbinden eines Leiterschalt­ kreises (Anschlusskontakts) und einer Leiterbahn verwendet werden kann.
Die Materialschicht, die den Leiterschaltkreis (Anschlusskontakt) und die Leiter­ bahn miteinander zu verbinden vermag, hat im Falle einer Lötschicht zum Beispiel eine Dicke von im allgemeinen 10-50 µm, vorzugsweise 2-10 µm. Im Falle eines anderen Materials als eines Lötmittels gilt im allgemeinen dieselbe Dicke.
Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf Beispiele und Vergleichsbeispiele, die die vorliegende Erfindung nicht einschränken, näher erläu­ tert.
Beispiel 1
Eine Struktur wurde hergestellt, die ein aus einem Polycarbodiimidharz bestehen­ des Filmsubstrat und mehrere Kupferdrähte mit einem Durchmesser von 80 µm umfasste, wobei die Drähte gegeneinander isoliert waren und das Filmsubstrat in Richtung der Dicke durchdrangen.
Dann wurde die Endfläche eines Kupferdrahts, der auf der Oberfläche auf der Halb­ leiterelementseite des Filmsubstrats (Oberfläche auf der Seite, wo das Halbleiter­ element befestigt wurde) mit der oben genannten Struktur freilag, einer stromlo­ sen Ni/Au-Plattierung unterzogen, um einen Anschlusskontakt (das Ende der Lei­ terbahn) herzustellen, der 3 µm aus der Oberfläche auf der Halbleiterelementseite des Filmsubstrats herausragte. In ähnlicher Weise wurde die Endfläche des Kupfer­ drahts, der auf der Oberfläche auf der Leiterplattenseite des Filmsubstrats (Ober­ fläche auf der Seite, wo die Leiterplatte befestigt wurde) freilag, einer stromlosen Ni/Au-Plattierung unterzogen, so dass der Anschlusskontakt (das Ende der Leiter­ bahn) 3 µm aus der Oberfläche auf der Leiterplattenseite des Filmsubstrats her­ ausragte. Die Oberfläche auf der Leiterplattenseite des Filmsubstrats wurde einer Plasmaätzung unterzogen, um einen anisotropen leitfähigen Film mit dem folgen­ den Größenaufbau fertigzustellen.
Gesamtgröße des Films: 10 mm × 10 mm
Dicke des Filmsubstrats: 100 µm
Durchmesser der Leiterbahn: 80 µm
Rasterabstand der Leiterbahn: 100 µm
Herausragehöhe des Endes der Leiterbahn auf der Leiterplattenseite: 70 µm
Ein Halbleiterchip (Substratmaterial: Si; Elektrodenmaterial: AI, Chipgröße: 10 mm × 10 mm, Dicke 525 µm) und eine Leiterplatte (Plattenmaterial: Glasepoxidplatte (FR-4), Leiterschaltkreismaterial: Cu, Ni/Au-plattierter Draht, Anschlusskontakt­ größe: 0,2 mm × 0,2 mm, Anschlusskontaktdicke: 35 µm) wurden hergestellt, und eine Lötpaste (Dicke 5 µm) wurde auf den Leiterschaltkreis (Anschlusskontakt) auf der Leiterplatte gedruckt.
Der Halbleiterchip und der anisotrope leitfähige Film wurden auf 300°C erhitzt und unter einen Druck von 1,96 MPa gesetzt, um die Oberfläche auf der Halbleiterele­ mentseite des Filmsubstrats des anisotropen leitfähigen Films mit dem Halbleiter­ chip zu verbinden, wodurch man einen Chip mit einem anisotropen leitfähigen Film erhält. Dieser wurde so auf die Leiterplatte montiert, dass die Oberfläche auf der Leiterplattenseite des Filmsubstrats des anisotropen leitfähigen Films und die Plat­ tenfläche der Leiterplatte einander zugewandt waren. Die resultierende Struktur wurde in einem Aufschmelzofen auf 185°C erhitzt, um das Lötmittel zu schmelzen, wodurch das Ende der Leiterbahn und das Lötmittel miteinander verschweißt wur­ den. In dem so erhaltenen Halbleiterbaustein betrug die Lücke zwischen der Ober­ fläche auf der Leiterplattenseite des Filmsubstrats des anisotropen leitfähigen Films und der Plattenfläche der Leiterplatte 100 µm.
Unter Verwendung dieses Halbleiterbausteins wurde eine Targetcycluszeit (TCT; -55°C bis 125°C, jeweils 30 min) durchgeführt. Als Ergebnis wurde gefunden, dass der Baustein hinsichtlich der Kontinuität selbst nach 1000 Cyclen nicht ver­ sagte.
Beispiel 2
In derselben Weise wie in Beispiel 1 und unter Verwendung eines Kupferdrahts mit einem Durchmesser von 50 µm wurde ein anisotroper leitfähiger Film mit dem folgenden Größenaufbau fertiggestellt.
Gesamtgröße des Films: 10 mm × 10 mm
Dicke des Filmsubstrats: 50 µm
Durchmesser der Leiterbahn: 50 µm
Rasterabstand der Leiterbahn: 70 µm
Herausragehöhe des Endes der Leiterbahn auf der Leiterplattenseite: 30 µm
Ein ähnlicher Halbleiterchip und eine ähnliche Leiterplatte wie in Beispiel 1 wurden hergestellt, und eine Lötpaste (Dicke 10 µm) wurde auf den Leiterschaltkreis (An­ schlusskontakt) der Leiterplatte gedruckt.
Der Halbleiterchip und der anisotrope leitfähige Film wurden auf 250°C erhitzt und unter einen Druck von 2,94 MPa gesetzt, um die Oberfläche auf der Halbleiterele­ mentseite des Filmsubstrats des anisotropen leitfähigen Films mit dem Halbleiter­ chip zu verbinden, wodurch man einen Chip mit einem anisotropen leitfähigen Film erhält. Dieser wurde so auf die Leiterplatte montiert, dass die Oberfläche auf der Leiterplattenseite des Filmsubstrats des anisotropen leitfähigen Films und die Plat­ tenfläche der Leiterplatte einander zugewandt waren. Die resultierende Struktur wurde in einem Aufschmelzofen auf 185°C erhitzt, um das Lötmittel zu schmelzen, wodurch das Ende der Leiterbahn und das Lötmittel miteinander verschweißt wur­ den. In dem so erhaltenen Halbleiterbaustein betrug die Lücke zwischen der Ober­ fläche auf der Leiterplattenseite des Filmsubstrats des anisotropen leitfähigen Films und der Plattenfläche der Leiterplatte 60 µm.
Unter Verwendung dieses Halbleiterbausteins wurde eine TCT (-55°C bis 125°C, jeweils 30 min) durchgeführt. Als Ergebnis wurde gefunden, dass der Baustein hinsichtlich der Kontinuität selbst nach 1000 Cyclen nicht versagte.
Beispiel 3
In derselben Weise wie in Beispiel 1 und unter Verwendung eines Kupferdrahts mit einem Durchmesser von 50 µm wurde ein anisotroper leitfähiger Film mit dem folgenden Größenaufbau fertiggestellt.
Gesamtgröße des Films: 10 mm × 10 mm
Dicke des Filmsubstrats: 50 µm
Durchmesser der Leiterbahn: 50 µm
Rasterabstand der Leiterbahn: 70 µm
Herausragehöhe des Endes der Leiterbahn auf der Leiterplattenseite: 5 µm
Ein ähnlicher Halbleiterchip wie in Beispiel 1 und eine Leiterplatte (Plattenmaterial: Glasepoxidplatte (FR-4), Leiterschaltkreismaterial: Cu, Ni/Au-plattierter Draht, Anschlusskontaktgröße: 0,2 mm × 0,2 mm, Anschlusskontaktdicke: 15 µm) wur­ den hergestellt, und eine Lötpaste (Dicke 5 µm) wurde auf den Leiterschaltkreis (Anschlusskontakt) der Leiterplatte gedruckt.
Der Halbleiterchip und der anisotrope leitfähige Film wurden auf 220°C erhitzt und unter einen Druck von 0,98 MPa gesetzt, um die Oberfläche auf der Halbleiterele­ mentseite des Filmsubstrats des anisotropen leitfähigen Films mit dem Halbleiter­ chip zu verbinden, wodurch man einen Chip mit einem anisotropen leitfähigen Film erhält. Dieser wurde so auf die Leiterplatte montiert, dass die Oberfläche auf der Leiterplattenseite des Filmsubstrats des anisotropen leitfähigen Films und die Plat­ tenfläche der Leiterplatte einander zugewandt waren. Die resultierende Struktur wurde in einem Aufschmelzofen auf 185°C erhitzt, um das Lötmittel zu schmelzen, wodurch das Ende der Leiterbahn und das Lötmittel miteinander verschweißt wur­ den. In dem so erhaltenen Halbleiterbaustein betrug die Lücke zwischen der Ober­ fläche auf der Leiterplattenseite des Filmsubstrats des anisotropen leitfähigen Films und der Plattenfläche der Leiterplatte 20 µm.
Unter Verwendung dieses Halbleiterbausteins wurde eine TCT (-55°C bis 125°C, jeweils 30 min) durchgeführt. Als Ergebnis wurde gefunden, dass der Baustein hinsichtlich der Kontinuität selbst nach 800 Cyclen nicht versagte.
Vergleichsbeispiel 1
In derselben Weise wie in Beispiel 1, außer dass im letzten Produktionsschritt des anisotropen leitfähigen Films kein Plasmaätzen angewendet wurde, wurde ein Halbleiterbaustein hergestellt. Ein Teil des Filmsubstrats des anisotropen leitfähi­ gen Films schmolz jedoch während eines Schritts zum Verbinden des Endes der Leiterbahn mit einem Lötmittel, und die daraus resultierende Polycarbodiimid­ harzschmelze füllte die kleine Lücke zwischen der Oberfläche auf der Leiterplatten­ seite des Filmsubstrats des anisotropen leitfähigen Films und der Plattenfläche der Leiterplatte (Lücke: 0 µm). Unter Verwendung dieses Halbleiterbausteins wurde eine TCT (-55°C bis 125°C, jeweils 30 min) durchgeführt. Als Ergebnis wurde gefunden, dass der Baustein nach 300 Cyclen hinsichtlich der Kontinuität versagte.
Wie aus der obigen Erklärung hervorgeht, weist der Halbleiterbaustein der vorlie­ genden Erfindung eine Lücke zwischen der Oberfläche auf der Leiterplattenseite des Filmsubstrats eines anisotropen leitfähigen Films und der Plattenfläche einer Leiterplatte auf, und dadurch leiden der Verbindungsteil zwischen dem anisotropen leitfähigen Film und der Leiterplatte sowie der Verbindungsteil zwischen dem ani­ sotropen leitfähigen Film und dem Halbleiterelement nicht unter einer Grenzflä­ chenzerstörung, selbst wenn der Baustein in einer Umgebung verwendet wird, die mit drastischen Temperaturänderungen verbunden ist. So kann ein Halbleiterbau­ stein mit hoher Zuverlässigkeit der Verbindung erhalten werden.

Claims (4)

1. Halbleiterbaustein, umfassend eine Leiterplatte, einen anisotropen leitfähi­ gen Film und ein Halbleiterelement, das über den anisotropen leitfähigen Film elektrisch mit der Leiterplatte verbunden ist, wobei der anisotrope leit­ fähige Film ein Filmsubstrat umfasst, das aus einem isolierenden Harz und mehreren gegeneinander isolierten Leiterbahnen besteht, wobei sich die Bahnen in Richtung der Dicke in dem Filmsubstrat befinden bzw. durch die­ ses verlaufen und wobei zwischen der Oberfläche auf der Leiterplattenseite des Filmsubstrats und der Plattenfläche der Leiterplatte eine Lücke gebildet wird.
2. Halbleiterbaustein gemäß Anspruch 1, wobei die Lücke eine Größe von 20-100 µm hat.
3. Halbleiterbaustein gemäß Anspruch 1, wobei wenigstens ein Ende der Lei­ terbahn an der Stelle, die dem auf der Plattenfläche der Leiterplatte gebilde­ ten Leiterschaltkreis entspricht, aus der Oberfläche auf der Leiterplattenseite des Filmsubstrats herausragt.
4. Halbleiterbaustein gemäß Anspruch 1, wobei eine Lötschicht auf dem auf der Plattenfläche der Leiterplatte gebildeten Leiterschaltkreis gebildet wird und der anisotrope leitfähige Film und die Leiterplatte miteinander verbunden werden, indem man die Lötschicht mit einem Ende der Leiterbahn verbindet.
DE10105920A 2000-02-10 2001-02-09 Halbleiterbaustein Withdrawn DE10105920A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000033550A JP2001223240A (ja) 2000-02-10 2000-02-10 半導体装置

Publications (1)

Publication Number Publication Date
DE10105920A1 true DE10105920A1 (de) 2001-08-16

Family

ID=18558018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10105920A Withdrawn DE10105920A1 (de) 2000-02-10 2001-02-09 Halbleiterbaustein

Country Status (4)

Country Link
US (1) US6667542B2 (de)
JP (1) JP2001223240A (de)
KR (1) KR20010082088A (de)
DE (1) DE10105920A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210160A1 (de) * 2002-03-07 2003-10-02 Stefan Geyer Methode zur Befestigung integrierter Schaltkreise auf Leiterplatten

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2842943B1 (fr) * 2002-07-24 2005-07-01 Commissariat Energie Atomique Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
KR100602621B1 (ko) * 2004-06-16 2006-07-19 한국조폐공사 조립식 콤비카드 및 이의 제조방법
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板
WO2008102476A1 (ja) * 2007-02-22 2008-08-28 Sharp Kabushiki Kaisha 電子回路装置、その製造方法及び表示装置
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
WO2015130091A1 (ko) * 2014-02-28 2015-09-03 주식회사 화우로 와이어드 러버 컨택트 및 그 제조방법
KR101544844B1 (ko) 2014-02-28 2015-08-20 김형익 와이어드 러버 컨택트 및 그 제조방법
CN105319787B (zh) * 2015-12-01 2018-09-14 武汉华星光电技术有限公司 液晶显示模组
US11482801B2 (en) * 2017-10-19 2022-10-25 Shin-Etsu Polymer Co., Ltd. Electric connector and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658818B2 (ja) 1987-10-09 1994-08-03 信越ポリマー株式会社 異方導電性コネクターおよびその製造方法
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
WO1998007216A1 (fr) 1996-08-08 1998-02-19 Nitto Denko Corporation Film conducteur anisotrope et procede de fabrication
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
WO1999048110A1 (fr) 1998-03-19 1999-09-23 Nitto Denko Corporation Film conducteur anisotrope
US6299713B1 (en) * 1999-07-15 2001-10-09 L. M. Bejtlich And Associates, Llc Optical radiation conducting zones and associated bonding and alignment systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210160A1 (de) * 2002-03-07 2003-10-02 Stefan Geyer Methode zur Befestigung integrierter Schaltkreise auf Leiterplatten

Also Published As

Publication number Publication date
US6667542B2 (en) 2003-12-23
US20010013661A1 (en) 2001-08-16
JP2001223240A (ja) 2001-08-17
KR20010082088A (ko) 2001-08-29

Similar Documents

Publication Publication Date Title
DE69738298T2 (de) Anisotropische, leitende folie und ihr herstellungsverfahren
DE68928150T2 (de) Herstellungsverfahren von einer mehrschichtigen Leiterplatte
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE69223657T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69325404T2 (de) Leiterschicht-Anordnungen und das Herstellen ihrer elektrischen Verbindungen
DE69120198T2 (de) Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
DE3330068C2 (de)
DE69229489T2 (de) Herstellungsverfahren einer Halbleiterpackung mit Drähten und eine Oberfläche mit planarisierter Dünnfilmdecke
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69312983T2 (de) Höckerförmige Anschlusselektrode auf einem Substrat für Flipchip-Verbindung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE69210079T2 (de) Zusammenschaltung von gegenüberliegenden Seiten einer Schaltplatine
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE102006025711A1 (de) Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE60003243T2 (de) Testverfahren für Halbleiter und anisotroper Leiterfilm dazu
DE19811870A1 (de) Thermistorelement

Legal Events

Date Code Title Description
8141 Disposal/no request for examination