DE3330068C2 - - Google Patents

Info

Publication number
DE3330068C2
DE3330068C2 DE19833330068 DE3330068A DE3330068C2 DE 3330068 C2 DE3330068 C2 DE 3330068C2 DE 19833330068 DE19833330068 DE 19833330068 DE 3330068 A DE3330068 A DE 3330068A DE 3330068 C2 DE3330068 C2 DE 3330068C2
Authority
DE
Germany
Prior art keywords
aluminum
layer
copper
circuit
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19833330068
Other languages
English (en)
Other versions
DE3330068A1 (de
Inventor
Shinichiro Asai
Kazuo Katoh
Tatsuo Machida Tokio/Tokyo Jp Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Publication of DE3330068A1 publication Critical patent/DE3330068A1/de
Application granted granted Critical
Publication of DE3330068C2 publication Critical patent/DE3330068C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer hybrid-integrierten Schaltung gemäß dem Oberbegriff des Hauptanspruchs.
Ein solches Verfahren ist bekannt aus der US-PS 36 07 379.
Herkömmliche, hybrid-integrierte Schaltungen werden hergestellt durch Ausbildung eines Schaltungsmusters auf einem Substrat aus Glas oder Keramikmaterial durch Aufdampfen oder durch Druckverfahren oder dergl. oder durch Ausbildung einer Schaltung im Wege der Ätzung eines mit Kupfer laminierten Substrats. Letzteres wird hergestellt durch Laminierung einer isolierenden Schicht und einer Kupferfolie auf eine Basisplatte aus Alumi­ nium oder Eisen. An die Ausbildung des Schaltungsmu­ sters schließt sich die Verbindung der Schaltungs­ elemente durch Löten an. Im allgemeinen wird die Schal­ tung mit den Körpern von Halbleitern, externen Ver­ bindungsanschlüssen, Chipelementen, z. B. Chipkondensa­ toren, Chipwiderständen oder dergl., verbunden, und außerdem wird die Schaltung über Gold- oder Aluminium­ drähte mit den Halbleiteranschlüssen verbunden.
In bezug auf die Verbindung des Substrats mit dem Gold- oder Aluminiumdraht gibt es verschiedene Behandlungs­ vorschläge, z. B. die Plattierung mit einem Edelmetall, wie Gold oder Silber; die Nickelplattierung (US 36 07 379), Aluminium-Aufdampfung. Wenn eine Plattierungsbehandlung durchgeführt wird, so wird eine Anlage für diese Plattierungsbehandlung benötigt, und es ist ferner erforderlich, die Güte der Oberflä­ che und die Dicke der Plattierungsschicht sorgfältig zu steuern.
Die US-PS 34 69 148 beschreibt das Bonden mit Al- oder Au-Draht unter Ultraschallbehandlung.
Im Falle der Durchführung eines Drahtverbindungsver­ fahrens unter Ultraschall-Schwingungsbehandlung mit einem Aluminiumdraht kommt es ebenfalls zu nachteili­ gen Erscheinungen. Wenn dabei beispielsweise eine Schaltung mit freiliegendem Kupfer auf einer Isolier­ schicht aus hochpolymerem Harz verwendet wird, so kommt es zu einem sog. Austritt der Ultraschallwellen, da die isolierende Schicht einen niedrigen Young-Modul aufweist. Dies verhindert eine zufriedenstellende Ver­ bindung. Andererseits hat auch die Plattierung mit Edelmetall oder die Plattierung mit Nickel Nachteile, da eine äußerst hohe Güte der für die Verbindung zu verwendenden Oberflächenbereiche erforderlich ist und da ferner die Bedingungen, welche bei der Verbindung unter Anwendung von Ultraschallschwingungen eingehal­ ten werden müssen, sich in engen Grenzen halten.
Es ist somit Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer hybrid-integrierten Schaltung zu schaffen, welches die Verbindung von Halbleiterelementen mit einem Schal­ tungsteil über einen Aluminiumdraht oder einen Gold­ draht gestattet und außerdem die Verbindung der Schaltungsele­ mente durch Löten.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß dem Hauptanspruch gelöst.
Verbundfolien aus Cu und Al sind an sich bereits bekannt, z. B. aus US-PS 33 77 259. Die Verwendung einer isolie­ renden Zwischenschicht ist an sich aus der US-PS 39 67 371 bekannt.
Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert; es zeigen
Fig. 1 bis 3 Schnittansichten zur Veranschau­ lichung der Stufen der Herstellung der Schaltung gemäß dem Verfahren;
Fig. 4 einen Schnitt zur Veranschaulichung der Ausbildung einer Schaltung auf einem Schaltungssub­ strat gemäß den Fig. 1 bis 3;
Fig. 5 bis 7 Schnittansichten zur Veranschau­ lichung einer weiteren Ausführungsform des Verfahrens, nämlich der Stufe zur Bildung ei­ ner Schaltung;
Fig. 8 eine Schnittansicht zur Veranschauli­ chung der Aufbringung von Schaltungselementen auf der Schaltung gemäß den Fig. 5 bis 7; und
Fig. 9 ein Diagramm der Beziehung der Ausgangs­ leistung zum Zeitpunkt der Drahtverlötung unter Ultra­ schallbehandlung einerseits und der Zugfestigkeit an­ dererseits.
Im folgenden soll eine erste Ausführungsform der Er­ findung anhand der Fig. 1 bis 4 erläutert werden. Ein Schaltungssubstrat wird hergestellt, indem man eine leitfähige Metallschicht 9, bestehend aus zwei lami­ nierten Metallfolien, Metallfilmen oder -schichten, wie einer Aluminiumschicht 2 als untere Schicht und einer Kupferschicht 3 als obere Schicht, auf eine isolierende Schicht 1 aufbringt, welche als Trägerkör­ per vorliegen kann. Das so erhaltene Schaltungssub­ strat wird einer Ätzbehandlung unterzogen. Dabei wird ein Ätzmittel verwendet, welches sich dazu eignet, nur die obere Metallschicht aufzulösen. Es wird ein weite­ res Ätzmittel verwendet, welches nur die untere Metall­ schicht auflöst. Dabei wird jeweils die Metallschicht mit einem vorbestimmten Schaltungsmuster freigelegt. Auf diese Weise erhält man ein Schaltungssubstrat für eine hybrid-integrierte Schaltung. Sodann werden Halb­ leiterelemente mit einer Aluminiumschaltung verbunden, welche auf einem Aluminiumleitungspfad ausgebildet ist, und zwar mit Hilfe eines Aluminium- oder eines Golddrahts durch Anwendung von Ultraschall. Ferner wer­ den Schaltungselemente mit der Kupferschaltung verbun­ den, welche im Kupferleitungspfad ausgebildet ist, und zwar ebenfalls durch Löten. Bei einer alternativen Ausführungsform kann die leitfähige Metallschicht 9 zusammengesetzt sein aus einer oberen Aluminiumschicht und einer unteren Kupferfolie als unter Schicht.
Die Fig. 5 bis 8 zeigen eine weitere Ausführungsform der Erfindung. Hier besteht eine leitfähige Metall­ schicht 9 aus einer Aluminiumfolie 2 als obere Schicht und einer Kupferfolie 3 als untere Schicht. Beide sind über eine Isolierschicht 1 mit einem Metallkörper 8 ver­ bunden. Die leitfähige Metallschicht 9 kann aus einer Kupferfolie 3 als obere Schicht und einer Aluminum­ folie 2 als untere Schicht bestehen.
Die isolierende Schicht 1 kann aus einem organischen Polymeren, wie einem Epoxyharz, einem Phenolharz, einem Silikonharz, einem Polyimidharz oder dergl., bestehen. Ferner kann sie auch aus einem anorganischen Material bestehen oder aus einem zusam­ mengesetzten Material, bestehend aus einem anorgani­ schen Material und einem organischen Polymeren, wie Glas-Epoxy. Es ist besonders erwünscht, ein Verbund­ material zu verwenden, welches aus einem organischen Polymeren und einem anorganischen Pulver mit ausge­ zeichneter Wärmeleitfähigkeit, wie Berylliumoxid, Bornitrid, Aluminiumoxid, Magnesiumoxid, Siliciumdi­ oxid oder dergl., besteht und welches in einer Menge einverleibt wird, die größer ist als die Menge des organischen Polymeren. Dies geschieht deshalb, weil die Wärmeleitfähigkeit des anorganischen Pulvers hoch ist und das Phänomen des Austritts einer Ultraschall­ welle unterbindet.
Das Schaltungssubstrat zeigt ferner eine ausgezeichne­ te Wärmeleitfähigkeit, da es nämlich aus einer Kombi­ nation einer metallischen Basisplatte und einer isolie­ renden Schicht besteht. Ein solches Substrat ist opti­ mal für die Zwecke einer hybrid-integrierten Hoch­ leistungsschaltung.
Die Aluminiumfolie und die Kupferfolie haben jeweils eine Dicke von 0,1 bis 100 µm. Die laminierte Alumi­ nium-Kupfer-Verbundfolie kann erhalten werden durch Aufeinanderlegen von zwei Folien oder durch Ausbil­ dung einer Kupferschicht auf der Aluminiumfolie durch Plattierung oder durch Ausbildung von Zink- und Kupferschichten auf der Aluminiumfolie durch Plattie­ rung in dieser Reihenfolge.
Im folgenden soll die Herstellung der hybrid-integrier­ ten Schaltung erläutert werden. Ein Resistmaterial wird durch Siebdruck auf die laminierte Aluminium- Kupfer-Verbundfolie aufgebracht und getrocknet. Die erste metallische Schicht 3 des oberen Teils der Ver­ bundfolie 9 wird sodann einer Ätzbehandlung unterzo­ gen, indem man ein selektives Ätzmittel einwirken läßt. Man erhält dabei ein vorbestimmtes Schaltungsmuster (Fig. 2). Sodann wird der Resist entfernt. Falls er­ forderlich, kann der Resist auch für die Durchführung der nächsten Stufe verbleiben.
Sodann wird erneut ein Resist durch Siebdruck auf das Schaltungssubstrat aufgebracht und getrocknet. Nun er­ folgt wiederum eine Ätzbehandlung mit einem Ätzmittel, welches nur auf die zweite Metallschicht 2 des unteren Teils der Verbundfolie 9 einwirkt. Hierdurch erhält man wiederum ein vorbestimmtes Schaltungsmuster der zweiten Metallschicht. Auf diese Weise erhält man eine Schaltung auf dem Substrat gemäß den Fig. 3 und 7.
Auf dem Schaltungssubstrat dient eine Kupferschaltung 3′ dazu, einzelne Schaltungselemente durch Löten zu verbinden, und der Aluminiumschaltungsteil 2′ dient zur Verbindung eines Aluminiumdrahts oder eines Gold­ drahts 6.
Die Fig. 4 und 8 zeigen Schaltungssubstrate mit einer Halbleitereinrichtung 5 und einem externen Anschluß 7.
Die Halbleitereinrichtung 5 und der externe Anschluß 7 werden mit dem Kupferschaltungsteil 3′ über eine Lotschicht 4 verbunden. Andererseits wird die Halblei­ tereinrichtung 5 elektrisch mit dem Aluminiumschal­ tungsteil 2′ über den Aluminiumdraht oder den Golddraht 6 verbunden. Der externe Anschluß 7 kann mit dem Kupferschaltungsteil 3′ mittels eines leitfähigen Bin­ demittels anstelle der Lotschicht 4 verbunden werden. Ferner kann der externe Anschluß auch mit dem Kupfer­ schaltungsteil 3′ über einen Kühlkörper verbunden wer­ den, z. B. eine Kupferplatte, und zwar durch Löten.
Bei den vorerwähnten Ausführungsformen werden die er­ sten und zweiten Metallschichten nacheinander geätzt. Dabei verwendet man ein Ätzmittel, welches nur zum Ätzen der ersten Metallschicht geeignet ist, und sodann ein weiteres Ätzmittel, welches nur zum Ätzen der zweiten Metallschicht geeignet ist. Hierdurch erhält man die jeweiligen, vorbestimmten Schaltungsmuster. Es ist auch möglich, die vorbestimmten Schaltungsmuster durch Ätzen sowohl der ersten Metallschicht als auch der zweiten Metallschicht mit einem gemeinsamen Ätzmittel, wie Eisen(III)-chlorid, zu ätzen und dann nur die er­ ste Metallschicht mit einem weiteren Ätzmittel zu ätzen, welches selektiv nur die erste Metallschicht zu ätzen vermag.
Bei dem Schaltungssubstrat kann ent­ weder der Aluminiumschaltungsteil oder der Kupferschal­ tungsteil freiliegen, sofern dieser Schaltungsteil nicht für das Auflöten von Schaltungselementen oder für die Verbindung mit Draht, nämlich dem Aluminiumdraht oder dem Golddraht 6, benötigt wird.
Es kommen verschiedene Ätzmittel in Frage, welche selektiv in bezug auf Kupfer wirken, d. h., welche Kupfer zu ätzen vermögen, nicht jedoch Aluminium. Man kann beispielsweise ein Ätzmittel vom Schwefelsäure-Wasser­ stoffperoxid-Typ verwenden; eine wäßrige Lösung von Persulfat, wie Ammoniumpersulfat, Natriumpersulfat oder dergl. Diese Ätzmittel sind besonders vorteilhaft, da es nicht nötig ist, einen Schutzfilm zu verwenden, mit dem die rückwärtige Fläche des Metallkörpers 8 im Falle der Fig. 8 geschützt werden muß, wenn man eine Aluminiumplatte als Metallkörper verwendet.
Als Ätzmittel, welches in bezug auf Aluminium selektiv wirkt, d. h., welches Aluminium zu ätzen vermag, nicht jedoch Kupfer, kann man beispielsweise ein Mittel ver­ wenden, welches erhalten wird durch Auflösung eines Nitrats, wie Natriumnitrat, oder eines Nitrits, wie Natriumnitrit, in der wäßrigen Lösung einer starken, anorganischen Base, wie Natriumhydroxid, Kalium­ hydroxid usw.; ein solches Ätzmittel wird vorzugsweise verwendet, da es nur minimal zur Entwicklung von Wasser­ stoff führt und vorzügliche Ätzeigenschaften hat. Falls erwünscht, kann man ein Entschlackungsmittel zusetzen sowie ein Chelatisierungsmittel für Aluminium.
Im folgenden wird die Erfindung anhand von Beispielen und Vergleichsbeispielen näher erläutert.
Beispiel 1
Es wird der Aufbau gemäß Fig. 1 gewählt. Als Träger­ platte 1 wird eine isolierende Platte aus Glas, Epoxy- Material mit einer Dicke von 1,6 mm verwendet. Eine Aluminium-Kupfer-Verbundfolie 9, bestehend aus einer Aluminumfolie 2 mit einer Dicke von 15 µm und einer Kupferfolie 3 mit einer Dicke von 35 µm, wird auf die­ se isolierende Trägerplatte 1 aus Glas-Epoxy-Material laminiert, wobei die Kupferfolie nach außen weist. So­ dann wird auf die Außenseite der Kupferfolie ein Ätz­ resist (alkalisch entfernbarer Lack) aufgebracht, und zwar durch Siebdruck, und 10 min bei 80°C getrocknet. So­ dann wird die Kupferfolienoberfläche einer Sprüh- Ätzbehandlung unterzogen, wobei man Perma Etch als selektives Ätzmittel für Kupfer während 2 min bei 54°C einwirken läßt. Dann wird mit einer 2%igen wäßrigen Lösung von Natrium­ hydroxid gewaschen, um den Ätzresist zu entfernen. Auf diese Weise erhält man den Kupferschaltungsteil 3′.
Sodann wird ein Ätzresist, welcher gegen starke Basen beständig ist, aufgebracht und zwar durch Siebdruck auf das Substrat mit dem Kupferschaltungsteil 3′. Danach erfolgt eine 10minütige Trocknung bei 100°C. Sodann sprüht man auf dieses Substrat eine wäßrige Lösung einer starken Base, bestehend aus 100 g/l Natrium­ hydroxid und 2 g/l Kaliumhydroxid. Man läßt diese Ätz­ lösung 3 min bei 50°C einwirken. Auf diese Weise erhält man ein Schaltungssubstrat 10 mit dem Kupferschaltungs­ teil 3′ und dem Aluminiumschaltungsteil 2′ gemäß Fig. 3.
Beispiel 2
Es wird eine Aluminium-Kupfer-Verbundfolie gemäß Fig. 1 hergestellt. Die Oberfläche der Verbundfolie wird mit einem Epoxyharz beschichtet, welches mit einem anorga­ nischen Pulver gefüllt ist. Die Beschichtung hat eine Dicke von 100 µm. Sodann bringt man auf diese Beschich­ tungsschicht eine Aluminiumplatte 8 mit einer Dicke von 2 mm auf. Das Ganze wird nun bei Zimmertemperatur unter Druck gehärtet oder konsolidiert, wobei man ein Trägersubstrat mit einer Isolierschicht 1 erhält.
Auf die rückwärtige Seite des Trägersubstrats bringt man einen Schutzfilm aus Vinylchloridharz auf. Sodann wird auf die Aluminiumschicht ein Ätzresist durch Sieb­ druck aufbracht, und nun erfolgt die Ätzbehandlung der Aluminiumschicht gemäß Beispiel 1. Dabei erhält man die Aluminiumschaltung gemäß Fig. 6.
Ein selektives Ätzmittel für Kupfer wird bereitet, in­ dem man eine kleine Menge Ätzbeschleunigungsmittel einer wäßri­ gen Lösung von Ammoniumpersulfat (150 g/l) zusetzt. Die Kupferschicht wird nun einer Ätzbehandlung während 2 min bei 40°C unterzogen. Man erhält auf diese Weise eine Schaltung 10 mit einem Aluminiumschaltungsteil 2′ und einem Kupferschaltungsteil 3′ gemäß Fig. 7.
Vergleichsbeispiele
Es werden die folgenden drei Testproben hergestellt: Ein Schaltungssubstrat 10 nach dem Verfahren des Bei­ spiels 2 und
zwei Schaltungssubstrate, bei denen die Laminierung mit einer Kupferfolie mit einer Dicke von 35 µm anstelle der Aluminium-Kupfer-Verbundfolie des Beispiels 2 vor­ liegt, wobei in einem Falle eine Beschichtung mit ei­ ner Goldplattierungsschicht mit einer Dicke von1 µm vorliegt und im anderen Falle eine Plattierung mit einer Nickelschicht mit einer Dicke von 5 µm. Ein Aluminiumdraht mit einem Durchmesser von 30 µm wird mit jeder Testprobe verbunden, und zwar durch Ultra­ schallverbindung, und die Drahtverbindungscharakteri­ stik wird jeweils untersucht. Die Ergebnisse sind in Fig. 9 zusammengestellt. Das Drahtverbindungsverfah­ ren erfolgt mit einem handelsüblichen Drahtbondgerät. In Fig. 9 ist auf der Ordinate die Zugfestigkeit des Aluminiumdrahts aufgetragen und auf der Abszisse die Ultraschallaus­ gangsleistung. Man erkennt aus der Figur, daß das Schaltungssubstrat mit einer Verbindungsoberfläche (Ver­ bindungsauge) aus einer Aluminiumfolie mit einer Dicke von 15 µm zu einer höheren Zugfestigkeit führt als die anderen Verbindungsflächen und daß auch die Abweichungen in bezug auf die Zugfestigkeitswerte gering sind. Die Tatsache, daß die Zugfestigkeit im Falle der Plat­ tierungsbehandlung in großem Maße streut, bedeutet, daß der Zustand der Oberfläche der durch Plattierung aufgebrachten Metallschicht in hohem Maße die Draht­ bindungseigenschaften beeinflußt. Somit hat eine Bin­ dungsfläche, welche durch Plattierung aufgebracht wur­ de, einen vermeidbaren Nachteil.
Ein weiterer Test der Drahtbindeeigenschaften wurde durchgeführt unter Verwendung des Schaltungssubstrats aus einer Aluminiumschicht mit einer Goldplattierungs­ schicht gemäß Vergleichsbeispiel. Zum Vergleich wurde ein Schaltungssubstrat mit einer Aluminiumschicht gemäß Beispiel 2 herangezogen. Es wurde jeweils ein Golddraht mit einem Durchmesser von 25 µm durch Ultraschallbehand­ lung verbunden. Es wurde ein handelsübliches Drahtbondgerät verwendet. Das Drahtverbindungsverfahren wurde unter Anwendung von Druck und Ultraschall bei 250°C durchgeführt. Die Zug­ festigkeitswerte betrugen bei beiden Testproben etwa 5 g. Die Zugfestigkeitsversuche wurden jeweils bis zu Ablösung des Drahts durchgeführt. Man erkennt daraus, daß die Drahtbindecharakteristika ausreichen, selbst wenn man einen Golddraht mit einem Drahtverbindungs­ verfahren mit dem Verbindungsauge aus der Aluminium­ folie mit einer Dicke von 15 µm verbindet.

Claims (7)

1. Verfahren zur Herstellung einer hybrid-integrierten Schaltung durch
  • - Ausbildung einer Laminatplatte mit einer isolieren­ den Schicht, einer Kupferschicht und einer weiteren Metallschicht,
  • - Ausbildung eines Schaltungsmusters und selektives Freilegen der Metallschichten durch Ätzen,
  • - Aufbringen von Schaltungselementen und
  • - Verbinden von Schaltungselementen mit dem Schal­ tungsmuster mittels Drähten,
dadurch gekennzeichnet, daß man zur Ausbildung der Metallschichten eine Kupfer-Aluminium-Verbundfolie auf die isolierende Schicht aufbringt, und daß die Aluminiumbereiche zum Boden mit Aluminiumdraht oder Golddraht dienen und die Kupferbereiche zur Ausbildung von Lötverbindungen dienen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Aluminium-Kupfer-Verbundfolie durch Laminieren einer Aluminiujmfolie und einer Kupferfolie erhalten wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die obere Schicht der Aluminium-Kupfer-Ver­ bundfolie zuerst einer Ätzbehandlung mit einem Ätz­ mittel unterzogen wird, welches in bezug auf die obere Schicht selektiv wirkt, worauf man die untere Schicht der Folie einer Ätzbehandlung unterzieht mit einem Ätzmittel, welches in bezug auf die untere Schicht selektiv wirkt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die obere Schicht aus Kupfer und die untere Schicht aus Aluminium besteht.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die obere Schicht aus Aluminium und die untere Schicht aus Kupfer besteht.
6. Verfahren nach einem der Ansprüche 1 - 5, dadurch gekennzeichnet, daß die isolierende Schicht mit einem Metallkörper verbunden wird.
DE19833330068 1982-08-19 1983-08-19 Hybrid-integrierte schaltung und verfahren zur herstellung derselben Granted DE3330068A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57142726A JPS5933894A (ja) 1982-08-19 1982-08-19 混成集積用回路基板の製造法

Publications (2)

Publication Number Publication Date
DE3330068A1 DE3330068A1 (de) 1984-02-23
DE3330068C2 true DE3330068C2 (de) 1988-12-01

Family

ID=15322152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833330068 Granted DE3330068A1 (de) 1982-08-19 1983-08-19 Hybrid-integrierte schaltung und verfahren zur herstellung derselben

Country Status (6)

Country Link
US (1) US4521476A (de)
JP (1) JPS5933894A (de)
DE (1) DE3330068A1 (de)
GB (1) GB2125618B (de)
IT (1) IT1163829B (de)
NL (1) NL188720C (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2560437B1 (fr) * 1984-02-28 1987-05-29 Citroen Sa Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions
JPS6121983A (ja) * 1984-07-07 1986-01-30 工業技術院長 非酸化物系セラミックス―金属複合材料の製造方法
FR2574222B1 (fr) * 1984-12-04 1987-05-29 Sintra Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives
JPS61176142A (ja) * 1985-01-31 1986-08-07 Toshiba Corp 基板構造体
DE3517965A1 (de) * 1985-05-18 1986-11-20 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung einer elektrischen schaltung in hybridtechnik
JPS61284991A (ja) * 1985-06-11 1986-12-15 電気化学工業株式会社 アルミニウム／銅複合箔張基板の回路形成法
JPS6239090A (ja) * 1985-08-14 1987-02-20 松下電工株式会社 アルミニウムワイヤ−ボンデイング用プリント配線板の製造方法
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS6331193A (ja) * 1986-07-24 1988-02-09 三井金属鉱業株式会社 プリント配線板の導体パタ−ン形成法
JPS6383256A (ja) * 1986-09-26 1988-04-13 Futaba Corp アルミニウム蒸着膜付銅部材
JPS6390890A (ja) * 1986-10-03 1988-04-21 株式会社　潤工社 プリント基板
GB8803519D0 (en) * 1988-02-16 1988-03-16 Emi Plc Thorn Electrical connectors
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
JPH0634439B2 (ja) * 1988-05-10 1994-05-02 電気化学工業株式会社 プリント配線板の製造方法
KR920005459B1 (ko) * 1988-08-30 1992-07-04 가부시기가이샤 히다찌세이사꾸쇼 금속의 균질화방법 및 회로기판
JPH0390872A (ja) * 1989-09-01 1991-04-16 Toshiba Corp 半導体装置
JP2608980B2 (ja) * 1990-09-11 1997-05-14 電気化学工業株式会社 金属板ベース多層回路基板
JP2500523B2 (ja) * 1990-12-28 1996-05-29 日本電装株式会社 基板および基板の製造方法
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
GB2273257B (en) * 1992-06-30 1996-03-27 Hughes Aircraft Co Electrical interconnection substrate with both wire bond and solder contacts
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
JPH07231015A (ja) * 1994-02-17 1995-08-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3225854B2 (ja) * 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法
US6194127B1 (en) * 1998-05-27 2001-02-27 Mcdonnell Douglas Corporation Resistive sheet patterning process and product thereof
DE10066482B3 (de) * 1999-10-13 2014-04-10 Murata Manufacturing Co., Ltd. Verfahren zum Herstellen von elektronischen Bauteilen
US6506062B1 (en) 2001-08-01 2003-01-14 Visteon Global Technologies, Inc. Circuit board having an integrated circuit board connector and method of making the same
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
KR101227228B1 (ko) * 2004-11-12 2013-01-28 스태츠 칩팩, 엘티디. 와이어 본드 배선
US8519517B2 (en) 2004-11-13 2013-08-27 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
US7731078B2 (en) * 2004-11-13 2010-06-08 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers
DE102004058016B4 (de) * 2004-12-01 2014-10-09 Epcos Ag Mit akustischen Oberflächenwellen arbeitendes Bauelement mit hoher Bandbreite
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
IL182371A0 (en) * 2006-04-04 2007-07-24 Hanita Coatings R C A Ltd Patterns of conductive objects on a substrate and method of producing thereof
US7972710B2 (en) * 2006-08-31 2011-07-05 Antaya Technologies Corporation Clad aluminum connector
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7701049B2 (en) * 2007-08-03 2010-04-20 Stats Chippac Ltd. Integrated circuit packaging system for fine pitch substrates
TWI338562B (en) * 2007-12-27 2011-03-01 Unimicron Technology Corp Circuit board and process thereof
US20090273907A1 (en) * 2008-04-30 2009-11-05 Unimicron Technology Corp. Circuit board and process thereof
EP2315242A1 (de) * 2009-10-23 2011-04-27 ABB Technology AG Schaltungsanordnung und Herstellungsverfahren dafür
DE102011050424B4 (de) * 2011-05-17 2017-09-28 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte
DE102014217186A1 (de) * 2014-08-28 2016-03-03 Continental Automotive Gmbh Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
CN104219875A (zh) * 2014-09-15 2014-12-17 景旺电子科技(龙川)有限公司 一种线路金属基板的制造方法及线路金属基板
DE102015111667A1 (de) * 2015-07-17 2017-01-19 Rogers Germany Gmbh Substrat für elektrische Schaltkreise und Verfahren zur Herstellung eines derartigen Substrates
EP3592241B1 (de) * 2017-03-07 2021-04-14 Koninklijke Philips N.V. Ultraschallbildgebungsvorrichtung mit wärmeleitfähiger platte

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377259A (en) * 1965-03-15 1968-04-09 Gen Dynamics Corp Method for preventing oxidation degradation of copper by interposing barrier betweencopper and polypropylene
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
US3997380A (en) * 1970-04-17 1976-12-14 Compagnie Internationale Pour L'informatique Method of engraving a conductive layer
JPS5146904B2 (de) * 1971-09-30 1976-12-11
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3983284A (en) * 1972-06-02 1976-09-28 Thomson-Csf Flat connection for a semiconductor multilayer structure
US4072516A (en) * 1975-09-15 1978-02-07 Fiber Materials, Inc. Graphite fiber/metal composites
JPS5317747A (en) * 1976-08-02 1978-02-18 Sasaki Mooru Kk Natural light inlet tube
US4190474A (en) * 1977-12-22 1980-02-26 Gould Inc. Method of making a printed circuit board having mutually etchable copper and nickel layers
FR2435883A1 (fr) * 1978-06-29 1980-04-04 Materiel Telephonique Circuit integre hybride et son procede de fabrication
JPS57122592A (en) * 1981-01-23 1982-07-30 Tokyo Shibaura Electric Co Method of producing hybrid integrated circuit
US4404059A (en) * 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems

Also Published As

Publication number Publication date
IT1163829B (it) 1987-04-08
IT8322164A0 (it) 1983-07-21
GB8317006D0 (en) 1983-07-27
NL188720C (nl) 1992-09-01
JPS5933894A (ja) 1984-02-23
NL188720B (nl) 1992-04-01
DE3330068A1 (de) 1984-02-23
US4521476A (en) 1985-06-04
NL8302539A (nl) 1984-03-16
GB2125618A (en) 1984-03-07
GB2125618B (en) 1986-07-02
IT8322164A1 (it) 1985-01-21

Similar Documents

Publication Publication Date Title
DE3330068C2 (de)
DE4125879C2 (de) Leiterplatten und Verfahren zu ihrer Herstellung
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE3913966B4 (de) Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
DE69531373T2 (de) Induktivität und zugehöriges Herstellungsverfahren
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
DE102009005691A1 (de) Elektrisch leitfähige Schicht, Laminat, welches diese verwendet und Herstellungsverfahren dafür
EP0016925A1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE10261460A1 (de) Halbleitervorrichtung
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE102005007405A1 (de) Verfahren zur Herstellung hochdichter gedruckter Leiterplatten
DE69921893T2 (de) Leitfähige Pastenzusammensetzung zum Füllen
DE3047287A1 (de) Verfahren zur herstellung einer gedruckten schaltung
DE102006044369A1 (de) Verfahren zum Herstellen eines Substrates mit einem Hohlraum
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
DE3700912C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition