NL8302539A - Hybride geintegreerde schakeling en werkwijze voor de vervaardiging daarvan. - Google Patents

Hybride geintegreerde schakeling en werkwijze voor de vervaardiging daarvan. Download PDF

Info

Publication number
NL8302539A
NL8302539A NL8302539A NL8302539A NL8302539A NL 8302539 A NL8302539 A NL 8302539A NL 8302539 A NL8302539 A NL 8302539A NL 8302539 A NL8302539 A NL 8302539A NL 8302539 A NL8302539 A NL 8302539A
Authority
NL
Netherlands
Prior art keywords
aluminum
circuit
copper
foil
layer
Prior art date
Application number
NL8302539A
Other languages
English (en)
Other versions
NL188720C (nl
NL188720B (nl
Original Assignee
Denki Kagaku Kogyo Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo Kk filed Critical Denki Kagaku Kogyo Kk
Publication of NL8302539A publication Critical patent/NL8302539A/nl
Publication of NL188720B publication Critical patent/NL188720B/nl
Application granted granted Critical
Publication of NL188720C publication Critical patent/NL188720C/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

’ i % - 1 - 23308/JF/hr
Korte aanduiding: Hybride geïntegreerde schakeling en werkwijze voor de vervaardiging daarvan.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een hybride geïntegreerde schakeling en op een hybride geïntegreerde schakeling.
In het bijzonder heeft de onderhavige uitvinding 5 betrekking op een hybride geïntegreerde schakeling, waarbij zowel verbinding van een halfgeleiderelement met een circuitgedeelte door middel van een aluminiumdraad of een gouden draad als verbinding van een uitwendige aansluitklem, een halfgeleiderelement en andere schakelingselementen met een ander circuitgedeelte door solderen 10 in het circuit mogelijk is, welke circuitgedeelten zijn gevormd door het uitvoeren van een selektieve etsbehandeling van een onderscheidene' soort van eerste en tweede geleidende metalen, zoals op een gemeenschappelijk substraat gelamineerd aluminium en koper, teneinde de oppervlakken van de metalen bloot te leggen.
15 De bekende hybride geïntegreerde schakeling is ver vaardigd door het vormen van een circuit op een substraat, dat is vervaardigd van glas of keramisch materiaal door middel van drukken of verdampen of door het vormen van een circuit door het etsen van een koper-gelamineerd substraat, dat wordt gevormd door het 20 lamineren van een isolatielaag en een koperfolie op een van aluminium of ijzer vervaardigde basisplaat, gevolgd door het verbinden van de schakelingselementen met de schakeling door solderen. In het algemeen zijn er verbindingsbewerkingen met betrekking tot de schakeling uitgevoerd, zoals bonden van halfgeleiders, verbinding 25 van uitwendige aansluitdraden,· bevestiging van chipelementen, bijvoorbeeld chipcondensatoren, chipweerstanden enzovoorts en de verbinding van halfgeleiders met het circuit door middel van een gouden draad of een aluminium draad.
Met betrekking tot een gedeelte op het substraat, dat 30 is verbonden met de gouden draad of de aluminium draad, zijn verschillende voorstellen voor de behandeling ervan gedaan, zoals het bedekken met een edelmetaal, zoals goud of zilver, vernikkelen (onderzochte Japanse publikatie nr. 3461/1977), het aanbrengen van deklagen door verdamping van aluminium (onderzochte Japanse publika-35 tie nr. 28662/1976) en metalen plakjesbonden (onderzochte Japanse 8302539 « s 4. k -2- 23308/JF/hr publikatie 37110/1970). Wanneer echter een bekledingsbehandeling wordt toegepast, is het noodzakelijk apparatuur te installeren voor de bekledingsbehandeling en bovendien is het noodzakelijk de fijnheid van het oppervlak en dikte van de deklaag nauwkeurig te regelen.
5 Anderzijds is wanneer een metalen plakje wordt gebruikt, het aantal bondingsbewerkingen groter dan het aantal stempel-bondingsbewerkingen voor de halfgeleiders, met het resultaat dat de bondingsbewerkingen gecomplicëerd worden.
In een geval van het uitvoeren van een draadbondings-10 werkwijze door het uitoefenen van een ultrasone trilling op een aluminium draad, wanneer een koperblootleggingscircuit wordt gevormd op een hoog-polyraerische harsisolatielaag, treedt een zogenaamde ontsnapping van ultrasone golven op, vanwege het feit dat de isolatielaag een lage Young's modulus bezit, waardoor geen bevredigende 15 bonding kan worden verkregen. Anderzijds is in de edelmetaal-bedekkingswerkwijze of vernikkelingswerkwijze een nauwkeurige fijnheid van de te bonden delen van het oppervlak vereist en verder is de conditie voor het bonden onder de toepassing van een ultrasone trilling beperkt tot een smal gebied.
20 Het is een doel van de onderhavige uitvinding het nadeel van de bekende werkwijze op te heffen en te voorzien in een werkwijze voor het vervaardigen van een hybride geïntegreerde schakeling, die zowel verbindingen van halfgeleiderelementen met een circuit-gedeelte door middel van een aluminium draad of een gouden draad 25 als verbinding van de elementen met een ander circuitgedeelte door solderen mogelijk maakt.
De uitvinding voorziet hiertoe in een werkwijze van de in de aanhef genoemde soort, die het kenmerk heeft, dat een aluminium-koper bekledingsfolie wordt gelamineerd op een isolatielaag met of 30 zonder een gelaagd metalen substraat, de aluminium-koper bekledingsfolie wordt geëtst met etsmiddelen voor het vormen van een aluminium-^ circuit en een kopercircuit en een halfgeleiderelement wordt verbonden* met het aluminiumcircuit door middel van een aluminium draad of een gouden draad, terwijl een schakelingselement wordt verbonden met het 35 kopercircuit door solderen.
Bovendien voorziet de uitvinding hiertoe in een inrichting van de in de aanhef genoemde soort, die het kenmerk heeft, dat deze 8302539 » f -3- 23308/JF/hr * > een aluminium-koper bekledingsfolie op een isolatielaag met of zonder een gelaagd metalen substraat omvat, waarbij de bovenste metalen folie van de aluminium-koper bekledingsfolie wordt onderworpen aan een etsbehandeling met een etsmiddel voor het alleen oplossen van 5 de bovenste metalen folie voor het vormen van een voorafbepaald circuitpatroon en de benedenste metalen folie wordt onderworpen aan een etsbehandeling met een etsmiddel voor het alleen oplossen van de benedenste metalen folie voor het vormen van een voorafbepaald circuitpatroon, waardoor een schakeling wordt gevormd met 10 een aluminium-circuitpatroon en een koper-circuitpatroon en een halfgeleiderelement is verbonden met het aluminiumcircuit door middel van een aluminium draad of gouden draad, terwijl een schakelingselement is verbonden met het kopercircuit door solderen.
De hiervoor genoemde doelen van de hybride geïntegreerde 15 schakeling volgens de onderhavige uitvinding duidelijker en eenvoudiger worden aan de hand van de volgende beschrijving ervan, wanneer deze in samenhang met een voorbeeld daarvan, alsmede de bijbehorende tekening wordt gelezen, in welke tekening: 20 Figuren 1 tot en met 3 aanzichten in doorsnede zijn, getoond als een model, van een uitvoeringsvorm van het schakelings-substraat van de onderhavige uitvinding, dat de stappen van het vormen van een circuit toont;
Figuur 4 een aanzicht in doorsnede is van een uitvoe-25 ringsvorm van een op een schakelingssubstraat, dat in figuren 1 tot en met 3 is getoond, gevormd circuit;
Figuren 5 tot en met 7 aanzichten in doorsnede zijn getoond als een model, van een andere uitvoeringsvorm van het schakelingssubstraat van de onderhavige uitvinding, dat de stappen 30 van het vormen van een circuit toont;
Figuur 8 een aanzicht in doorsnede is van het schakelingssubstraat, dat is getoond in figuren 5 tot en met 7, dat is uitgerust met schakelingselementen; en figuur 9 een schema is dat het verband toont van 35 uitgangsvermogen ten tijde van het draadbonden onder een ultrasone trilling en trekvastheid.
Een uitvoeringsvorm van de onderhavige uitvinding zal
•----— . - J
8302539 -4- 23308/JF/hr nu onder verwijzing naar de figuren 1 tot en met 4 worden beschreven.
Een schakelingssubstraat wordt samengesteld door het bonden van een geleidende metalen laag, die bestaat uit twee gelamineerde metalen folies, zoals aluminiumfolie 2 als een benedenste laag en 5een koper folie 3 als een bovenste laag op een isolatielaag, die een ondersteuningslichaam kan zijn. Het aldus vervaardigde schakelingssubstraat wordt onderworpen aan een etsbehandeling met een etsmiddel voor het alleen oplossen van de bovenste metalen laag en een ander etsmiddel voor het alleen oplossen van de benedenste metalen laag, 10 teneinde elk van de metalen lagen bloot te leggen in een voorafbepaald circuitpatroon, waardoor een schakelingssubstraat voor een hybride geïntegreerde schakeling is gevormd. Daarna worden halfgeleiderelementen verbonden met een aluminium circuit, gevormd van een aluminium geleidend pad via een aluminium draad of een gouden draad 15 door het uitoefenen van een ultrasone trilling en de schakelings-elementen worden verbonden met een kopercircuit, gevormd van een koperen geleidend pad door solderen. Als een alternatieve uitvoeringsvorm kan een geleidende metalen laag 9 zijn samengesteld uit een bovenste aluminium folie als een bovenlaag en een benedenste koper 20 folie als benedenlaag.
Figuren 5 tot en met 8 tonen een andere uitvoeringsvorm van de onderhavige uitvinding. Een geleidende metalen laag 9, samengesteld uit een aluminiumfolie 2 als een bovenste laag en een koperfolie 3 als een benedenste laag is bevestigd op een metalen 25 ondersteuningslichaam 8 door middel van een isolatielaag 1. De geleidende metalen laag 9 kan zijn gevormd van een koperfolie 3 als een bovenste laag en een aluminiumfolie· 2 als een benedenste laag.
De in de onderhavige uitvinding gebruikte isolatielaag 1 30 kan van een organisch polymeer zijn, zoals epoxyhars, fenolhars, siliconenhars, polyimidehars enzovoorts, een anorganisch materiaal of een samengesteld materiaal, samengesteld,uit een anorganisch materiaal en een organische polymeer, zoals glasepoxy. Het is in het bijzonder wenselijk een samengesteld materiaal te gebruiken, dat is 35 samengesteld uit een organische polymeer en een anorganisch poeder met een uitstekende warmtegeleidbaarheid, zoals berylliumoxyde, boornitride, aluminiumoxyde, magnesiumoxyde, siliciumdioxyde, enz.
8302539 * * * *, -5- 23308/JF/hr dat in een grotere hoeveelheid is opgenomen dan de organische polymeer, omdat dit een grotere warmtegeleiding heeft en een verschijnsel van het ontsnappen van een ultrasone golf belet op te treden.
Een schakelingssubstraat, dat is gevormd uit een 5 kombinatie van de uit het samengestelde hierboven materiaal samengestelde isolatielaag en een metallische basisplaat voorziet in een verdere uitstekende warmtegeleiding. Dit is optimaal als een schakelingssubstraat voor een hybride geïntegreerde schakeling voor grote vermogens.
10 De aluminiumfolie en de koperfolie hebben respektievelijk een dikte van 0,1 yim tot en met 100 ^um. De gelaagde aluminium-koper bekledingsfolie kan worden gevormd door het op elkaar plaatsen van beide folies of door het vormen van een koperlaag op de aluminiumfolie door elektrolytisch bekleden of door het vormen van zink- en 15 koperlagen op de aluminiumfolie door het elektrolytisch bekleden in deze volgorde.
Een circuit-vormende bewerking van de hybride geïntegreerde schakeling van de onderhavige uitvinding zal worden beschreven.
Een resist wordt gezeefdrukt op de gelaagde aluminium-20 koper bekledingsfolie 9 gevolgd door drogen. De eerste metalen laag 3 van het bovendeel van de bekledingsfolie 9 wordt onderworpen aan een etsbehandeling met een selektief etsmiddel voor het verkrijgen van voorafbepaald circuitpatroon (figuur 2). Daarna wordt de resist verwijderd. Wanneer noodzakelijk kan de resist worden achtergelaten 25 voor het uitvoeren van de volgende stap.
Een resist wordt opnieuw gezeefdrukt op het schakelingssubstraat en wordt gedroogd. Een etsmiddel voor het alleen etsen van de tweede metalen laag 2 van het benedendeel van de bekledingsfolie 9 wordt aangebracht op het schakelingssubstraat voor het 30 verkrijgen van een voorafbepaald circuitpatroon voor de tweede metalen laag. Aldus wordt een circuit gevormd op het schakelingssubstraat (figuren 3 en 7).
Op het schakelingssubstraat wordt een kopercircuit 3' gebruikt voor het verbinden van schakelingselementen door solderen 35 en een aluminiumcircuit 2' wordt gevormd voor het bonden van een aluminiumdraad of een gouden draad 6.
Figuren 4 en 8 tonen schakelingssubstraten, die zijn --- * 11 8302539 ê -6- 23308/JF/hr voorzien van een halfgeleiderinrichting 5 en een uitwendige aansluit-klem 7· De halfgeleiderinrichting 5 en de uitwendige aansluitklera 7 zijn verbonden met het kopercircuit 3' door een soldeerlaag 4 en de halfgeleiderinrichting 5 is elektrisch verbonden met het aluminium-5 circuit 2' door middel van de aluminiumdraad of de gouden draad 6.
De uitwendige aansluitklem 7 kan zijn verbonden met het kopercircuit 3’ door middel van een geleidende hechtmiddel in plaats van de soldeerlaag 4 of verbonden met het kopercircuit 3' door middel van een koellichaam, zoals een koperen plaat door solderen.
10 In de hierboven beschreven uitvoeringsvormen worden de eerste en tweede metalen laag opvolgend geëtst onder gebruikmaking van een etsmiddel voor het alleen etsen van de eerste metalen laag en een ander etsmiddel voor het alleen etsen van de tweede metalen laag voor het vormen van de respektieve voorafbepaalde 15 circuitpatronen. Het is mogelijk voorafbepaalde circuitpatronen te verkrijgen door het etsen van zowel de eerste als tweede metalen laag onder gebruik van een etsmiddel, zoals ijzerfluoride en het daarna alleen etsen van de eerste metalen laag onder gebruikmaking van een etsmiddel met een selektieve etseigenschap voor de eerste 20 metalen laag.
In het schakelingssubstraat in de uitvoeringsvormen van de onderhavige uitvinding, kan of aluminium of koper worden blootgelegd in een circuit, wanneer dat gedeelte niet is vereist voor het solderen van de schakelingselementen of draadbonding van 25 de aluminiumdraad of de goude draad 6.
Een etsmiddel met selektieve werking met betrekking tot koper dat wil zeggen een etsmiddel dat koper etst maar niet aluminium, kan een etsmiddel van het zwavelzuur-waterstofperoxyde-type zijn (bijvoorbeeld PERMA ETCH, vervaardigd door Ebara Densan 30 Kabushiki Kaisha), een oplossing in water van persulfaat, zoals ammoniumpersulfaat, natriumpersulfaat, enz. De hierboven aangegeven etsmiddelen zijn voordelig omdat het niet noodzakelijk is een film te gebruiken voor het beschermen van het achteroppervlak van het metalen ondersteuningslichaam 8, getoond in figuur 8, wanneer 35 een aluminiumplaat wordt gebruikt als ondersteuningslichaam.
Als een etsmiddel met selektieve werking met betrekking tot aluminium, dat wil zeggen een etsmiddel dat aluminium etst maar 8302539 * « ** -7- 23308/JF/hr niet koper etst, wordt bij voorkeur een middel dat wordt verkregen door het oplossen van nitraat, zoals natriumnitraat of nitride, zoals natriumnitride in een oplossing in water van anorganische sterke base zoals natriumhydroxyde, kaliumhydroxyde enz. omdat dit 5 de opwekking van waterstof vermindert en uitstekende etseigenschappen vertoont. Een anti-slakkenmiddel en een chelaatmiddel voor aluminium kunnen indien gewenst worden toegevoegd.
Voorkeursuitvoeringsvormen van de onderhavige uitvinding zullen worden beschreven.
10 VOORBEELD I:
Zoals getoond in figuur 1, werd een isolerende onder-steuningsplaat 1 van glasepoxy vervaardigd met een dikte van 1,6 mm en een aluminium-koper bekledingsfolie 9, samengesteld uit een aluminiumfolie 2 met een dikte van 15 ^um en een koperfolie 3 15 met een dikte van 35 ^um gelamineerd op de isolerende ondersteunings-plaat 1 van glasepoxy met het oppervlak van de koperfolie naar buiten.
Op het koperfolie-oppervlak werd een etsresist (alkaline-verwijderende inkt DA-200B, vervaardigd door SANWA KAGAKU Company) gevormd door zeefdrukken en werd gedurende 10 minuten gedroogd bij 80°C. Sproei-20 etsen werd uitgevoerd voor het koperfolie-oppervlak met PERMA ETCH (handelsnaam, Ebara Densan Kabushiki Kaisha) als een selektief etsmiddel voor koper, gedurende 2 minuten bij 54°C, gevolgd door het uitwassen ervan met een 2%-ige oplossing in water van natriumhydroxyde voor het verwijderen van de etsresist met het resultaat 25 dat het kopercircuit 3' werd gevormd.
Een etsresist met een duurzaamheid met betrekking tot sterke base (MR-500, vervaardigd door Asahi'Kaken Company) werd gezeefdrukt op het substraat met het kopercircuit 3’ en gedurende 10 minuten bij 100°C gedroogd. Het substraat werd besproeid met de 30 waterige oplossing van de sterke base, bestaande uit 100 g/1 natriumhydroxyde en 2 g/1 kaliumhydroxyde gedurende 3 minuten bij 50°C met het resultaat dat een schakelingssubstraat 10 met het kopercircuit 2' en het aluminiumcircuit 2', zoals getoond in figuur 3 werd verkregen.
35 VOORBEELD II:
Een aluminium-koper bekledingsfolie 9, hetzelfde als in figuur 1, werd vervaardigd. Het oppervlak van de koperfolie werd 8302539 -8- 23308/JF/hr r
v "V
bedekt met een met anorganisch poeder gevuld epoxyhars (RAMDITE, vervaardigd door Denki Kagaku Kogyo Kabushiki Kaisha) met een dikte van 100 ^um. Op de deklaag werd een aluminiumplaat 8 met een dikte van 2 mm gelamineerd en gehard bij een kamertemperatuur onder een 5 druk voor het verkrijgen van een ondersteuningssubstraat met een isolatielaag 1.
Op het achteroppervlak van het ondersteuningssubstraat werd een b'eschermingsfilm van vinylchloridehars gelamineerd.
Een etsresist werd gezeefdrukt op de aluminiumlaag en etsbehandeling 10 voor de aluminiumlaag, zoals beschreven in voorbeeld I werd uitgevoerd voor het verkrijgen van een aluminiumcircuit zoals getoond in figuur 6.
Een selektief etsmiddel voor koper werd vervaardigd door het opnemen van een kleine hoeveelheid TECH (vervaardigd door 15 Tokai Denka K.K.) als een etsversnellingsmiddel in een waterige oplossing van ammoniumpersulfaat van 150 g/1 en de koperlaag werd onderworpen aan een etsbehandeling gedurende 2 minuten bij 40°C voor het verkrijgen van een schakelingssubstraat 10 met het aluminiumscircuit 2' en het kopercircuit 3f zoals getoond in 20 figuur 7.
VERGELIJKINGSV00RBEELD:
De volgende drie proefnemingen werden uitgevoerd:
Een schakelingssubstraat 10, verkregen door de werkwijze volgens voorbeeld II en twee schakelingssubstraten, gelamineerd met een 25 koperfolie met een dikte van 35 ^um in plaats van de aluminium-koper bekledingsfolie van voorbeeld II, waarbij een werd bedekt met een gouden laag door elektrolytische bekleding met een dikte van 1 ^um en de andere een vernikkelingslaag van 5 ^um. Een aluminium draad met een diameter van 30 ^um is verbonden met elk van de 30 proefmonsters door ultrasone draadbonding en de draadbonding-karakteristiek voor elk monster werd onderzocht. Het resultaat is getoond in figuur 9 (draadbonding werd uitgevoerd onder gebruikmaking van Wire Bonder USW-5Z60S, vervaardigd door Choonpa Kogyo Company). In figuur 9 vertegenwoordigt de ordinaat trekvastheid 35 van de aluminium draad en de abscis vertegenwoordigt het ultrasone uitgangsvermogen. Het is duidelijk uit de figuur, dat het schakelingssubstraat met een bondingskussen van een 15 /um dikke aluminiumfolie 8302539 S= 7 -9- 23308/JF/hr vervaardigd volgens onderhavige uitvinding een hogere trekvastheid heeft dan andere met een bondingskussen gevormd door elektrolytisch bekleden en weinig fluctuaties heeft in de waarde van de trekvastheid.
Het feit dat de trekvastheidwaarde aanzienlijk fluctueert in het 5 geval van elektrolytische bekleding betekent dat de conditie van het oppervlak van een metalen laag gevormd door elektrolytische bekleding een aanzienlijke negatieve invloed heeft op de draad-bondingskarakteristiek. Het bondingskussen gevormd door elektrolytisch bekleden heeft dus een vermijdbaar nadeel.
10 Een extra test met betrekking tot de draadbondings- karakteristiek werd uitgevoerd onder het gebruikmaken van het schakelingssubstraat met een aluminium laag, bedekt met een door elektrolytisch bekleden aangebrachte gouden laag, zoals gebruikt in het vergelijkingsvoorbeeld en het schakelingssubstraat met een 15 aluminium laag , zoals vervaardigd in voorbeeld II, elk voorzien van een gouden draad met een diameter van 25 ^um verbonden door ultrasoon draadbonden. NTC Manual Bonder WA1472 (vervaardigd door Kaijo Denki Company) werd gebruikt en de draadbonding werd uitgevoerd onder toepassing van zowel druk als ultrasone golf bij 250°C.
20 De trekvastheid van beide proefmonsters was rond 5 g en de trek-vastheidproeven eindigen met het breken van de draden. Het is duidelijk dat de draadbondingskarakteristiek voldoende is, zelfs in een geval dat een gouden draad wordt verbonden door draadbonding op het bondingskussen van de aluminiumfolie met een dikte van 25 15 yiim die is vervaardigd volgens de onderhavige uitvinding.
Zoals hierboven beschreven kan volgens de onderhavige uitvinding een nieuwe hybride geïntegreerde' schakeling worden gevormd door het blootleggen van gewenste gedeelten van de oppervlakken van zowel koper als aluminium door het twee keer uitvoeren van een 30 selektieve etsbehandeling van een aluminium-koper bekledingsfolie, die is gelamineerd op een isolatielaag en zowel verbinding van een aluminium draad of een gouden draad met het circuit als verbinding van schakelingselementen met het circuit kan worden verkregen.
8302539

Claims (8)

1. Werkwijze voor het vervaardigen van een hybride geïntegreerde schakeling, met het kenmerk, dat een aluminium- ' koper bekledingsfolie wordt gelamineerd op een isolatielaag met of zonder een gelaagd metalen substraat, de aluminium-koper bekle-5 dingsfolie wordt geëtst met etsmiddelen voor het vormen van een aluminiumcircuit en een kopercircuit en een halfgeleiderelement wordt verbonden met het aluminiumcircuit door middel van een aluminiumdraad of een gouden draad, terwijl een schakelingselement wordt verbonden met het kopercircuit door solderen.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat de aluminium-koper bekledingsfolie wordt gevormd door het op elkaar plaatsen van een aluminiumfolie en een koperfalie.
3. Werkwijze volges conclusie 1, met het kenmerk, dat eerst de bovenste laag van de aluminium-koper bekledingsfolie 15 wordt onderworpen aan een etsbehandeling met een etsmiddel, dat selektief werkt met betrekking tot de bovenste laag,voor het vormen van een voorafbepaald circuit en daarna de benedenste laag van de folie wordt onderworpen aan een etsbehandeling met een etsmiddel, dat selektief werkt met betrekking tot de benedenste 20 laag voor het vormen van een voorafbepaald circuit.
4. Werkwijze volgens conclusie 3, met het kenmerk, dat de bovenste laag van koper is en de benedenste laag van aluminium is.
5· Werkwijze volgas conclusie 3, met het kenmerk, dat de bovenste laag van aluminium is en de benedenste laag van koper is. 25
6. Hybride geïntegreerde schakeling, met het kenmerk, dat deze een aluminium-koper bekledingsfolie op een isolatielaag met of zonder een gelaagd metalen substraat omvat, waarbij de bovenste metalen folie van de aluminium-koper bekledingsfolie wordt onderworpen aan een etsbehandeling met een etsmiddel voor het alleen 30 oplossen van de bovenste metalen folie voor het vormen van een voorafbepaald circuitpatroon en de benedenste metalen folie wordt onderworpen aan een etsbehandeling met een etsmiddel voor het alleen oplossen van de benedenste metalen folie voor het vormen van een voorafbepaald circuitpatroon, waardoor een schakeling wordt 35 gevormd met een aluminium circuitpatroon en een koper-circuitpatroon en een halfgeleiderelement is verbonden met het aluminiumcircuit 6302539 V . · Ί -11- 23308/JF/hr door middel van een aluminiumdraad of een gouden draad, terwijl een schakelingselement is verbonden met het kopercircuit door solderen.
7. Hybride geïntegreerde schakeling volgens conclusie 6, met het kenmerk, dat de koperfolie van de aluminium-koper bekledings- 5 folie is bevestigd aan de isolatielaag.
8. Hybride geïntegreerde schakeling volgens conclusie 6, met het kenmerk, dat de aluminiumfolie van de aluminium-koper bekledingsfolie is bevestigd aan de isolatielaag. Eindhoven, juli 1983 8302539
NL8302539A 1982-08-19 1983-07-15 Werkwijze voor het vervaardigen van een hybride geintegreerde schakeling. NL188720C (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14272682 1982-08-19
JP57142726A JPS5933894A (ja) 1982-08-19 1982-08-19 混成集積用回路基板の製造法

Publications (3)

Publication Number Publication Date
NL8302539A true NL8302539A (nl) 1984-03-16
NL188720B NL188720B (nl) 1992-04-01
NL188720C NL188720C (nl) 1992-09-01

Family

ID=15322152

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8302539A NL188720C (nl) 1982-08-19 1983-07-15 Werkwijze voor het vervaardigen van een hybride geintegreerde schakeling.

Country Status (6)

Country Link
US (1) US4521476A (nl)
JP (1) JPS5933894A (nl)
DE (1) DE3330068A1 (nl)
GB (1) GB2125618B (nl)
IT (1) IT1163829B (nl)
NL (1) NL188720C (nl)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2560437B1 (fr) * 1984-02-28 1987-05-29 Citroen Sa Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions
JPS6121983A (ja) * 1984-07-07 1986-01-30 工業技術院長 非酸化物系セラミックス―金属複合材料の製造方法
FR2574222B1 (fr) * 1984-12-04 1987-05-29 Sintra Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives
JPS61176142A (ja) * 1985-01-31 1986-08-07 Toshiba Corp 基板構造体
DE3517965A1 (de) * 1985-05-18 1986-11-20 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung einer elektrischen schaltung in hybridtechnik
JPS61284991A (ja) * 1985-06-11 1986-12-15 電気化学工業株式会社 アルミニウム／銅複合箔張基板の回路形成法
JPS6239090A (ja) * 1985-08-14 1987-02-20 松下電工株式会社 アルミニウムワイヤ−ボンデイング用プリント配線板の製造方法
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS6331193A (ja) * 1986-07-24 1988-02-09 三井金属鉱業株式会社 プリント配線板の導体パタ−ン形成法
JPS6383256A (ja) * 1986-09-26 1988-04-13 Futaba Corp アルミニウム蒸着膜付銅部材
JPS6390890A (ja) * 1986-10-03 1988-04-21 株式会社　潤工社 プリント基板
GB8803519D0 (en) * 1988-02-16 1988-03-16 Emi Plc Thorn Electrical connectors
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
JPH0634439B2 (ja) * 1988-05-10 1994-05-02 電気化学工業株式会社 プリント配線板の製造方法
KR920005459B1 (ko) * 1988-08-30 1992-07-04 가부시기가이샤 히다찌세이사꾸쇼 금속의 균질화방법 및 회로기판
JPH0390872A (ja) * 1989-09-01 1991-04-16 Toshiba Corp 半導体装置
JP2608980B2 (ja) * 1990-09-11 1997-05-14 電気化学工業株式会社 金属板ベース多層回路基板
JP2500523B2 (ja) * 1990-12-28 1996-05-29 日本電装株式会社 基板および基板の製造方法
EP0525644A1 (en) * 1991-07-24 1993-02-03 Denki Kagaku Kogyo Kabushiki Kaisha Circuit substrate for mounting a semiconductor element
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
GB2273257B (en) * 1992-06-30 1996-03-27 Hughes Aircraft Co Electrical interconnection substrate with both wire bond and solder contacts
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
JPH07231015A (ja) * 1994-02-17 1995-08-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3225854B2 (ja) * 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法
US6194127B1 (en) * 1998-05-27 2001-02-27 Mcdonnell Douglas Corporation Resistive sheet patterning process and product thereof
KR100367056B1 (ko) * 1999-10-13 2003-01-09 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법
US6506062B1 (en) 2001-08-01 2003-01-14 Visteon Global Technologies, Inc. Circuit board having an integrated circuit board connector and method of making the same
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
KR101227228B1 (ko) 2004-11-12 2013-01-28 스태츠 칩팩, 엘티디. 와이어 본드 배선
US7731078B2 (en) * 2004-11-13 2010-06-08 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers
US8519517B2 (en) 2004-11-13 2013-08-27 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
DE102004058016B4 (de) * 2004-12-01 2014-10-09 Epcos Ag Mit akustischen Oberflächenwellen arbeitendes Bauelement mit hoher Bandbreite
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
IL182371A0 (en) * 2006-04-04 2007-07-24 Hanita Coatings R C A Ltd Patterns of conductive objects on a substrate and method of producing thereof
WO2008027167A1 (en) * 2006-08-31 2008-03-06 Antaya Technologies Corporation Clad aluminum connector
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7701049B2 (en) * 2007-08-03 2010-04-20 Stats Chippac Ltd. Integrated circuit packaging system for fine pitch substrates
TWI338562B (en) * 2007-12-27 2011-03-01 Unimicron Technology Corp Circuit board and process thereof
US20090273907A1 (en) * 2008-04-30 2009-11-05 Unimicron Technology Corp. Circuit board and process thereof
EP2315242A1 (en) * 2009-10-23 2011-04-27 ABB Technology AG Circuit arrangement and manufacturing method thereof
DE102011050424B4 (de) * 2011-05-17 2017-09-28 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte
DE102014217186A1 (de) * 2014-08-28 2016-03-03 Continental Automotive Gmbh Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
CN104219875A (zh) * 2014-09-15 2014-12-17 景旺电子科技(龙川)有限公司 一种线路金属基板的制造方法及线路金属基板
DE102015111667A1 (de) * 2015-07-17 2017-01-19 Rogers Germany Gmbh Substrat für elektrische Schaltkreise und Verfahren zur Herstellung eines derartigen Substrates
EP3592241B1 (en) * 2017-03-07 2021-04-14 Koninklijke Philips N.V. Ultrasound imaging device with thermally conductive plate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
US3997380A (en) * 1970-04-17 1976-12-14 Compagnie Internationale Pour L'informatique Method of engraving a conductive layer
EP0006810A1 (fr) * 1978-06-29 1980-01-09 L.C.C.-C.I.C.E. - Compagnie Europeenne De Composants Electroniques Procédé de fabrication d'un circuit intégré hybride
EP0057085A2 (en) * 1981-01-23 1982-08-04 Kabushiki Kaisha Toshiba Method for manufacturing a hybrid integrated circuit device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377259A (en) * 1965-03-15 1968-04-09 Gen Dynamics Corp Method for preventing oxidation degradation of copper by interposing barrier betweencopper and polypropylene
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
JPS5146904B2 (nl) * 1971-09-30 1976-12-11
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3983284A (en) * 1972-06-02 1976-09-28 Thomson-Csf Flat connection for a semiconductor multilayer structure
US4072516A (en) * 1975-09-15 1978-02-07 Fiber Materials, Inc. Graphite fiber/metal composites
JPS5317747A (en) * 1976-08-02 1978-02-18 Sasaki Mooru Kk Natural light inlet tube
US4190474A (en) * 1977-12-22 1980-02-26 Gould Inc. Method of making a printed circuit board having mutually etchable copper and nickel layers
US4404059A (en) * 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
US3997380A (en) * 1970-04-17 1976-12-14 Compagnie Internationale Pour L'informatique Method of engraving a conductive layer
EP0006810A1 (fr) * 1978-06-29 1980-01-09 L.C.C.-C.I.C.E. - Compagnie Europeenne De Composants Electroniques Procédé de fabrication d'un circuit intégré hybride
EP0057085A2 (en) * 1981-01-23 1982-08-04 Kabushiki Kaisha Toshiba Method for manufacturing a hybrid integrated circuit device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 22, no. 11, April 1980, NEW YORK (US), M.E. ECKER et al.: "Low profile chip carrier with integral cooling means", blz. 4852-4854. *

Also Published As

Publication number Publication date
JPS5933894A (ja) 1984-02-23
DE3330068A1 (de) 1984-02-23
IT8322164A1 (it) 1985-01-21
IT1163829B (it) 1987-04-08
DE3330068C2 (nl) 1988-12-01
GB8317006D0 (en) 1983-07-27
US4521476A (en) 1985-06-04
GB2125618B (en) 1986-07-02
NL188720C (nl) 1992-09-01
GB2125618A (en) 1984-03-07
IT8322164A0 (it) 1983-07-21
NL188720B (nl) 1992-04-01

Similar Documents

Publication Publication Date Title
NL8302539A (nl) Hybride geintegreerde schakeling en werkwijze voor de vervaardiging daarvan.
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
WO2004100260A1 (ja) 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
EP1357775B1 (en) Circuit board and its manufacturing method
JP3003624B2 (ja) 半導体装置
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
JPH0846116A (ja) リードフレーム及びその製造方法
JP2007134563A (ja) 段差回路基板、その製造方法およびそれを用いた電力制御部品。
US20040149689A1 (en) Method for producing metal/ceramic bonding substrate
TWI241704B (en) Surface treatment for oxidation removal in integrated circuit package assemblies
US6908788B1 (en) Method of connecting a conductive trace to a semiconductor chip using a metal base
JPH0115153B2 (nl)
JPH0613723A (ja) 混成集積回路
JP2001196738A (ja) 金属ベース回路基板とその製造方法
JP3257953B2 (ja) 混成集積回路用基板の製造方法
JP2953163B2 (ja) 半導体装置実装用基板の製造方法
JP3420469B2 (ja) 配線基板
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP3199193B2 (ja) 半導体搭載用回路基板およびその製造方法
JP2899143B2 (ja) 半導体搭載回路基板
JPS62271442A (ja) 混成集積回路
EP1426464B1 (en) Method for producing metal/ceramic bonding substrate
JPH1197568A (ja) キャビティダウン型ｂｇａパッケージ
JP2001291800A (ja) 電子部品用パッケージ
JP2957791B2 (ja) 半導体搭載回路基板

Legal Events

Date Code Title Description
BA A request for search or an international-type search has been filed
A85 Still pending on 85-01-01
BB A search report has been drawn up
BC A request for examination has been filed
V4 Discontinued because of reaching the maximum lifetime of a patent

Effective date: 20030715