KR100367056B1 - 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법 - Google Patents

전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법 Download PDF

Info

Publication number
KR100367056B1
KR100367056B1 KR10-2000-0059987A KR20000059987A KR100367056B1 KR 100367056 B1 KR100367056 B1 KR 100367056B1 KR 20000059987 A KR20000059987 A KR 20000059987A KR 100367056 B1 KR100367056 B1 KR 100367056B1
Authority
KR
South Korea
Prior art keywords
elastic material
substrate
electronic component
supporting
conductive
Prior art date
Application number
KR10-2000-0059987A
Other languages
English (en)
Other versions
KR20010040063A (ko
Inventor
가츠베아키오
나카고시히데오
가와이히데마사
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP29157699A external-priority patent/JP3508649B2/ja
Priority claimed from JP29157599A external-priority patent/JP3538705B2/ja
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20010040063A publication Critical patent/KR20010040063A/ko
Application granted granted Critical
Publication of KR100367056B1 publication Critical patent/KR100367056B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49998—Work holding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53265—Means to assemble electrical device with work-holder for assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

본 발명에서는, 적어도 표면이 점착성 및 도전성을 갖는 탄성 재료를, 플레이트 상에 형성하고, 또한 전자 부품의 구성부재를 구성하는 기판을 탄성 재료의 점착력에 의해 탄성 재료의 표면에 지지하면서, 반도체 칩 등의 소자를 기판상의 소정의 위치에 실장한다.

Description

전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자 부품의 제조 방법{Holding jig for electronic parts, holding method therefor, and manufacturing method for electronic parts}
본 발명은 반도체 집적 회로 등의 전자 부품을 제조하는 경우에, 전자 부품을 지지하는 지지 지그, 그 지지 방법 및 전자 부품의 제조 방법에 관한 것이다.
일반적으로, 전자 부품의 제조 공정에 있어서 전자 부품 또는 이 전자 부품을 구성하는 구성부재를 취급할 때에는, 복수개의 부품을 함께 취급하는 방법 및 각 부품을 분리하여 취급하는 방법이 있다. 후자의 방법으로 전자 부품을 제조하는 경우, 지금까지 각 부품을 총괄적으로 취급하기 위하여, 예를 들면 도 7에 나타낸 바와 같은 전자 부품 및 그 구성부재를 지지하는 지지 지그가 사용되어 왔다. 도 7에 있어서, 금속 트레이(11)가 도시되어 있으며, 복수의 부품을 배열하기 위한 캐버티(12)가 프레스 몰딩 등에 의하여 미리 형성되어 있다. 이러한 지지 지그를 사용하여 예를 들면 반도체 칩을 와이어 본딩하는 경우, 트레이(11)에 기판이 배열되고, 각 기판상에서 반도체 칩이 다이 본딩되고, 이어서 칩이 와이어 본딩된다. 그러나, 이들 공정에 있어서, 기판은 트레이(11)에 고정되도록 요구되기 때문에, 트레이(11)의 상면은, 가압 지그(13)에 의해 피복되며, 이 가압 지그(13)에는 기판의 배열에 따른 개구(14) 및 각 기판을 고정하기 위한 가압 판 스프링(15)이 형성되어 있다.
기판이 오목한 캐버티내에 배치되는 경우, 기판의 삽탈 용이성 및 칫수 공차 한계를 고려하면, 캐버티와 기판 사이에 틈새가 요구된다. 따라서, 캐버티 내부의 기판의 위치가 변할 수 있으며, 게다가 트레이를 공정 사이에서 이송시킬 때에 기판이 변위되기 때문에, 캐버티 내부에 있어서 기판의 좌표 위치가 공정에 따라서 달라진다. 그 결과, 각 공정이 자동화되는 경우, 위치 인식의 에러가 발생하기 쉬우며, 이 에러를 보정하기 위한 추가 공정이 필요하다.
또한, 기판이 도 7에 나타낸 가압 판 스프링(15)에 의해 지지되는 경우, 기판에는 가압 판 스프링(15)을 위한 여분의 공간이 필요하다. 이 때문에, 전자 부품을 소형화하기가 어렵다. 특히, 가압 판 스프링을 너무 작게 만들면, 기판을 확실하게 지지하는 것이 곤란하며, 따라서 기판의 사이즈를 작게 할수록, 기판에 대한 가압 판 스프링이 차지하는 공간의 비율이 높아져서, 기판의 소형화를 방해한다.
또한, 상기 캐버티는 기판의 사이즈 및 복수의 기판의 배열 패턴에 의하여 결정되기 때문에, 한 종류의 전자 부품에 대하여 전용의 트레이가 필요하며, 광범위한 용도에 적합하지 않다. 따라서, 트레이를 제작하기 위한 가공비, 재료비, 금형비 등의 비용이 실질적으로 증가한다.
따라서, 본원 출원인은 일본국 특허공고 7-93247호 공보에서, 상술한 각종 문제를 해결할 수 있는, 소형 부품의 지지 지그 및 그 지지 방법에 대하여 출원하고 있다.
상기 지지 지그에서는, 적어도 표면이 점착성을 갖는 탄성 고무 재료를 사용하며, 그 표면에 소형 부품을 부착하여 지지하도록 제조하였다.
이러한 지지 지그 및 지지 방법에 따르면, 예를 들면 부품을 제자리에 고정하는 능력이 있으며 광범위한 용도로 사용할 수 있으며 소형화가 가능하다는 이점이 있다.
그러나, 고무 재료의 일반적인 특성은 체적 저항율이 매우 높고, 절연 특성을 나타낸다는 것이다. 따라서, 전자 부품 또는 그 구성부재의 삽탈, 이송 및 제조 공정에 있어서 정전하가 발생하기 쉽다. 따라서, 다음과 같은 문제가 생기기 쉽다.
(1)이러한 지지 지그 및 지지 방법이 정전 내전압이 낮은 전자 부품에 적용되면, 제조 중에 전자 부품이 정전 방전(electrostatic discharge)파괴될 우려가 있다.
(2)소형, 박형 및 경량의 전자 부품 또는 그 구성부재를 취급하는 경우, 상기 정전하에 기인한 정전기 인력 또는 척력 때문에 지지 불량이 생기기 쉬우며, 전자 부품이 손상, 분실되고 지지 지그가 손상될 위험이 있다.
(3)이러한 지지 지그 및 지지 방법이 (1) 또는 (2)의 것 이외의 전자 부품에 적용되는 경우, 지지 지그의 사용전 또는 사용중에 정전하를 제거하지 않으면 전자 부품을 손상시킬 가능성이 있다. 따라서, 정전하를 제거하기 위한 전용의 설비를 설치할 필요가 있다.
도 1a 및 도 1b는 제 1 실시형태에 따른 전자 부품의 제조 방법에 사용되는 지지 지그의 구조를 나타낸 사시도 및 단면도이다.
도 2a 및 도 2b는 제 2 실시형태에 따른 전자 부품의 제조 방법에 사용되는 지지 지그의 구조를 나타낸 사시도 및 단면도이다.
도 3a 및 도 3b는 제 3 실시형태에 따른 전자 부품의 제조 방법에 사용되는 지지 지그의 구조를 나타낸 사시도 및 단면도이다.
도 4는 전자 부품의 지지 방법을 나타낸 사시도이다.
도 5a, 도 5b 및 도 5c는 전자 부품의 제조 방법에 있어서 각 공정의 단계를 나타낸 단면도이다.
도 6a 및 도 6b는 전자 부품의 다른 제조 방법에 있어서 각 공정의 단계를 나타낸 단면도이다.
도 7은 종래의 전자 부품의 제조 방법에 사용되는 지지 지그의 상태를 나타낸 사시도이다.
도 8은 제 4 실시형태에 따른 전자 부품의 제조 방법에 사용되는 지지 지그의 구조를 나타낸 사시도이다.
도 9a, 도 9b 및 도 9c는 도 8의 전자 부품의 제조 방법에 있어서 각 공정의 단계를 나타낸 단면도이다.
도 10은 탄성 재료의 고무 경도와 와이어 본딩의 접합 강도간의 관계를 나타낸 도이다.
도 11은 탄성 재료의 두께와 고무 경도간의 관계를 나타낸 도이다.
도 12a 및 도 12b는 제 5 실시형태에 따른 전자 부품의 제조 방법에 있어서 각 공정의 단계를 나타낸 단면도이다.
(도면의 주요 부분에 있어서의 부호의 설명)
1: 플레이트 2: 탄성 재료
3: 기판 4: 소자
5: 본딩 와이어 6: 범프
9: 도전막 10: 도전성 재료
16, 17: 노즐
18: 캐필러리 19: 콜렛
본 발명의 목적은 상술한 문제점을 해결함으로써, 생산성 및 전자 부품의 신뢰성을 높이고, 제조 비용을 절감할 수 있는, 전자 부품의 지지 지그, 그 지지 방법, 및 전자 부품의 제조 방법을 제공하는데 있다.
본 발명에서는, 적어도 표면이 점착성 및 도전성을 갖는 탄성 재료가 제공된다. 상기 탄성 재료 표면의 접착 강도에 의해, 탄성 재료의 표면상에서 전자 부품 또는 이 전자 부품을 구성하는 구성부재를 지지한다. 따라서, 탄성 재료에 의한 정전하의 발생을 방지하고, 다른곳으로부터의 정전하를 신속하게 방출하므로, 전자 부품 또는 그 구성부재에 대한 고전압의 인가 또는 방전시의 통전이 발생하지 않는다.
또한, 본 발명에서는, 상기 탄성 재료에 도전성 재료를 첨가함으로써, 탄성 재료의 표면이 도전성을 띄게 된다. 따라서, 탄성 재료 전체에 소정의 도전성을 부여하여, 아주 작은 칩타입 부품이더라도, 탄성 재료와의 통전(通電)성이 확보된다.
또한, 본 발명에서는, 상기 탄성 재료의 표면에 도전성 재료를 사용한 와이어를 설치함으로써, 상기 탄성 재료의 표면이 도전성을 띄게 된다.
또한, 본 발명에서는, 상기 탄성 재료의 표면에 노출되는, 도전성 재료로 된 와이어를 상기 탄성 재료의 내부에 설치함으로써, 상기 탄성 재료의 표면이 도전성을 띄게 된다. 따라서, 탄성 재료의 도전율을 더욱 높이고, 전류 경로의 단축화를 도모한다.
또한, 본 발명에서는, 적어도 표면이 점착성 및 도전성을 나타내는 탄성 재료를 갖는 지지 지그의 표면에, 상기 표면의 점착력에 의하여 기판을 지지한 상태에서, 그 기판상에 소자를 실장하여 전기적으로 접속한다. 따라서, 소자를 정전 파괴 손상시키지 않고 소자를 기판상에 부착한다.
본 발명에서는, 적어도 표면이 점착성을 나타내는 탄성 재료를 갖는 지지 지그를 사용하고, 탄성 재료의 표면에, 상기 표면의 점착력에 의하여 기판을 지지한 상태에서, 소자를 기판상에 실장하여 기판에 전기적으로 접속된다.
또한, 본 발명에서는, 상기 실장 공정에 있어서, 전기적 접속이 행해지는 접속부에 초음파를 인가한다. 따라서, 소형의 전자 부품이라도 소정의 접합 강도를 유지한다.
또한, 본 발명에서는, 상기 탄성 재료의 경도가 고무 경도 A30도 이상이다.따라서, 접착에 의해 지지되는 기판의 변위를 억제하고, 또한 초음파 에너지의 흡수를 억제한다.
또한, 본 발명에서는, 상기 지지 지그가 내열 온도가 250℃인 내열성 재료를 함유한다. 따라서, 지지 지그를 사용하면서, 가열에 의한 와이어 본딩 또는 범프 본딩에 의해 기판상에 소자를 실장할 수 있다. 따라서, 접합에 요하는 시간을 단축하고, 접합 강도를 증가시킨다.
또한, 본 발명에서는, 상기 지지 지그가 경질 플레이트와 탄성 재료로 이루어지는 적층 구조를 갖는다. 따라서, 탄성 재료 표면의 평면성을 높인다.
또한 본 발명에서는, 상기 탄성 재료의 주 재료가 실리콘 수지이다. 따라서, 탄성 재료의 경시적인 열화를 방지하고, 안정성을 높인다.
또한, 본 발명에서는, 와이어 본딩 공정에 있어서, 상기 기판에 소자를 전기적으로 접속한다. 따라서, 상면에 패드를 갖는 소자를, 기판상의 전극에 전기적으로 접속한다.
또한, 본 발명에서는, 범프 본딩 공정에 있어서, 상기 기판에 소자를 전기적으로 접속한다. 따라서, 하면에 접속용 전극을 갖는 소자를, 범프를 개재하여 기판상의 전극에 전기적으로 접속한다.
(바람직한 실시형태의 설명)
제 1 실시형태에 따른 전자 부품의 지지 지그를 도 1a 및 도 1b를 참조하여 설명하겠다.
도 1a 및 도 1b는 제조할 전자 부품 또는 그 구성부재를 지지하는 지지 지그의 사시도 및 단면도이다. 도 1a 및 도 1b에 있어서, 금속으로 이루어지는 경질 플레이트(1) 및 이 경질 플레이트(1)의 표면상에 적층된 탄성 재료(2)가 도시되어 있다. 탄성 재료(2)의 경도는 일본 산업 규격 JIS K 6253 "가황 고무의 경도 시험 방법"에 규정되어 있는 타입 A 듀로미터 경도 시험에 의하여, 고무 경도가 A30도 이상인 것이 바람직하다. 또한, 탄성 재료(2)는 탄성 재료(2)의 두께에 따라서, 베이스부인 플레이트(1)의 영향을 받는데, 고무 경도는 실질적으로 A30도 이상이 되도록 설정한다. 예를 들면, 고무의 주 성분으로서 실리콘 수지를 함유하는 고내열성의 고무를 사용한다.
도 1a 및 도 1b에 있어서, 탄성 재료(2)는 주 성분으로서 실리콘 수지에 카본 분말 등의 도전성 입자를 첨가하고, 이 분말을 분산시킴으로써, 전체적으로 도전성을 띄게 된다.
탄성 재료(2)에 탄성율이 낮은 고무 재료를 사용하는 경우, 반발 탄성이 낮아짐과 동시에 점탄성이 증가한다. 이 점탄성에 의해 탄성 재료의 표면에 기판(3)을 부착시킨다. 예를 들면, 연질 실리콘 고무는 접착 강도가 1∼10g/㎟ 범위에 있다. 이 접착 강도는 상술한 도전성 분말의 입자 크기 및 분산 농도에 좌우되므로, 점착력 및 도전성이 각각 소정의 범위가 되도록 탄성 재료의 제조 조건을 설정한다.
이와 같이 탄성 재료가 도전성을 띄게 되기 때문에, 탄성 재료의 표면에 지지되어 있는 전자 부품 및 그 구성부재가 정전 파괴 손상되지 않고, 정전하에 기인한 흡착 또는 반발이 생기지 않으며, 정전하를 제거하기 위한 공정 및 설비가 불필요해진다.
다음으로, 제 2 실시형태에 따른 지지 지그의 구조를 도 2a 및 도 2b를 참조하여 설명하겠다.
도 2a 및 도 2b에 있어서, 금속으로 이루어지는 경질 플레이트(1) 및 이 경질 플레이트(1)의 표면에 적층된 탄성 재료(2)가 도시되어 있다. 이 탄성 재료(2)의 표면에는, 도전막(9)을 이용한 패턴이 형성되고, 이 패턴의 단부가 플레이트(1)에 도통되어 있다. 이 도전막(9)은 복수의 전자 부품 또는 그 구성부재가 탄성 재료(1)의 표면에서 지지되어, 각 전자 부품 또는 구성부재가 이 도전막의 일부와 접촉하여 전기적으로 도통하도록 패터닝된다. 본 실시형태에서는, 길이 및 폭의 피치가 부품의 폭보다 좁게 하여 격자 패턴이 만들어진다. 이러한 패턴은 격자 패턴에 한정되지 않으며, 예를 들면 동심원 패턴 및 방사 패턴을 자유로이 조합하여도 된다. 그러나, 탄성 재료(2)의 주위(단면)으로부터 플레이트(1)등의 외측까지의 복수의 도전 경로를 배치하여 면적 저항을 작게 하고, 또한 배선의 일부가 단선되더라도, 다른 경로에 의하여 전기적 도통이 확보되도록 한 패턴이 바람직하다.
상기 도전막은 도전성 재료를 첨가한 수지 재료(도전성 페이스트)를 인쇄하는 방법, 도금에 의해 막을 형성하는 방법, 진공 증착 및 스퍼터링 등의 드라이 프로세싱에 의하여 막을 형성하는 방법, 금속선 및 금속박을 부착하는 방법 등에 의하여 형성된다.
다음으로, 제 3 실시형태에 따른 지지 지그의 구조를 도 3a 및 도 3b를 참조하여 설명하겠다.
도 3a 및 도 3b에 있어서, 금속으로 이루어지는 경질 플레이트(1) 및 이 경질 플레이트(1)의 표면에 적층된 탄성 재료(2)가 도시되어 있다. 본 실시형태에서는, 탄성 재료(2)의 내부에 도전성 재료(10)를 사용한 와이어를 설치하고, 이 도전성 재료(10)의 상부를 탄성 재료(2)의 표면에 노출시키고, 하부를 플레이트(1)에 도통시키고 있다. 이 도전성 재료(10)를 사용한 배선은 탄성 재료(2)를 성형함과 동시에 도전성 재료(10)를 성형하는 방법, 탄성 재료(2)를 성형한 후에 도전성 재료(10)를 매립하는 방법 등에 의하여 배열된다.
다음으로, 전자 부품의 지지 방법 및 전자 부품의 제조 방법을 도 4, 도 5a, 도 5b, 도 5c, 도 6a 및 도 6b를 참조하여 설명하겠다.
도 4는 기판을 지지하는 지지 지그의 구조를 나타낸 사시도이고, 도 5a 내지 도 5c는 다이 본딩 및 와이어 본딩에 의하여 기판상에 소자를 실장하는 전자 부품의 제조 공정을 나타낸다.
도 4에 있어서, 금속으로 이루어지는 경질 플레이트(1) 및 이 플레이트(1)의 표면에 적층된 탄성 재료(2)가 도시되어 있다. 탄성 재료(2)는 제 2 실시형태에서 나타낸 구조와 동일한 방법으로 도전성을 띄고 있다. 후술하는 바와 같이, 기판 실장 공정에서, 탄성 재료(2)의 표면에, 각각 전자 부품의 구성부재를 구성하는 복수의 기판(3)을 배열한다. 기판(3)으로서는 예를 들면 유리 에폭시계의 수지 기판, 알루미나의 세라믹 기판, 또는 이들을 적층한 것 등 임의의 기판을 사용할 수 있다. 또한, 기판(3)의 소정의 위치에 미리 수동 소자 등의 임의의 전자 부품을 탑재해 두어도 된다.
도 5a에 나타낸 바와 같이, 기판 실장 공정에서는, 마운터를 사용하여 탄성 재료(2)의 표면의 소정 위치에 복수의 기판(3)을 배열한다. 이 마운터는 기판 등의 워크 피스(work piece)를 소정 위치에서 흡착하고, 이동시키고, 필요에 따라서 회전시키고, 소정 위치에 탑재하는 기능을 구비한 범용의 머신이다. 도면에 있어서, 진공 흡착용 노즐(16)이 도시되어 있다. 즉 마운터는 복수의 기판을 수납한 카트리지로부터 기판을 1장씩 진공 흡착하고, 그 기판을 탄성 재료(2)의 소정 위치에 탑재하는 작업을 반복하여 행한다. 이러한 방법으로, 도 4에 나타낸 바와 같이, 탄성 재료(2)의 표면에 복수의 기판(3)을 배열한다. 탄성 재료(2)의 표면은 점착성을 갖고 있기 때문에, 마운터가 탄성 재료(2)의 표면에 기판을 순차로 탑재하는 것만으로, 복수의 기판을 배열하고 고정할 수 있다.
후속의 다이 본딩 공정에서는, 도 5b에 나타낸 바와 같이, 기판(3)위에 반도체 칩 등의 소자(4)를 다이 본딩한다. 도면에 있어서, 소자(4)를 소정 위치에서 픽업하여 기판상에 소자(4)를 탑재하기 위한 마운터의 노즐(17)이 도시되어 있다. 이 다이 본딩 공정에는, 소자(4)를 기판(3)의 소정 위치에 접착하는 접착제를 경화시키기 위한 가열 공정을 포함한다.
후속의 와이어 본딩 공정에서는, 도 5c에 나타낸 바와 같이, 소자(4)의 상면에 노출되어 있는 본딩 패드와 기판(3)상에 형성되어 있는 전극을, 본딩 와이어(5)로 접속한다. 도면에 있어서, 와이어 본더의 캐필러리(18)가 도시되어 있다.
소자(4)는 예를 들면 반도체 소자, 압전 소자, 유전체 소자, 또는 유리 소자를 나타내며, 기판상에 실장되어 전기적으로 접속되는 임의의 소자를 나타낼 수 있다.
또한, 와이어 본딩법은 예를 들면 볼 본딩법, 웨지(wedge) 본딩법 등의 각종 와이어 본딩법을 적용할 수 있다. 이들 와이어 본딩 공정에는, 와이어의 접합부에 대하여 초음파를 인가하는 공정을 포함한다.
도 6a 및 도 6b는 기판상에 소자를 범프 본딩에 의하여 실장하는 전자 부품의 제조 방법의 순서를 나타낸다.
먼저, 기판 실장 공정에서는, 도 6a에 나타낸 바와 같이, 마운터를 사용하여 탄성 재료(2)의 표면에서 소정 위치에 복수의 기판(3)을 배치한다. 도면에 있어서, 마운터의 진공 흡착용 노즐(16)이 도시되어 있다.
이어서 도 6b에 나타낸 바와 같이, 미리 범프(6)를 형성한 소자(4)를, 기판(3)상의 소정 위치에 범프 본딩에 의하여 접합한다. 즉 플립 칩 본딩을 행한다. 도면에 있어서, 소자(4)를 위치 결정함과 아울러 초음파를 인가하는 콜렛(19)이 도시되어 있다.
범프 전극으로서는, 예를 들면 금(Au)범프, 솔더 범프, 또는 수지 범프 등 임의의 것을 사용할 수 있다.
상기 제조 공정은 다이 본딩 및 와이어 본딩 공정 외에, 반도체 칩에 범프를 부착하는 공정, 전자 부품에 캡을 접착하는 실장 공정 등에도 적용할 수도 있다. 또한 상기 제조 공정은 반제품 및 완성품의 특성 측정 공정, 트리밍의 조정 공정, 및 단순한 보존 공정, 이송 공정 등의 여러가지 공정 등에 적용할 수 있다.
상술한 바와 같이, 기판(3)을 탄성 재료(2) 표면의 접착력에 의해 지지하도록 하였기 때문에, 기판(3)의 위치 편차 및 공정간의 이동이 방지되며, 특히 기판 실장 공정에 있어서 마운터를 이용함으로써, 기판(3)의 정렬성(예를 들면 피치, 회전 위치의 안정성)이 향상되며, 각 공정의 자동화에 있어서 인식 에러가 억제된다. 게다가, 탄성 재료(2)는 도전성을 갖기 때문에, 탄성 재료(2) 및 기판(3)이 정전하에 기인하여 대전하는 것이 방지되며, 정전기에 의한 방전 전류가 기판상에 실장된 소자에 흐르는 것이 방지된다.
또한, 기판(3)을 가압 판 스프링에 의하여 웨이팅하기 위한 공간이 필요하지 않기 때문에, 전자 부품의 소형화가 용이해진다.
또한 기판(3)의 사이즈 및 배열 패턴이 달라도, 공통의 지지 지그를 사용할 수 있기 때문에, 제조 비용을 절감할 수 있다.
또한, 상기 실시형태에서는, 탄성 재료(2)의 하면에 경질 플레이트(1)를 배치하였으나, 이 플레이트는 반드시 형성할 필요는 없다.
제 4 실시형태에 따른 전자 부품의 제조 방법을 도 8 내지 도 11을 참조하여 설명하겠다.
도 8은 기판을 지지하는 지지 지그의 구조를 나타낸 사시도이다. 도 8에 있어서 금속으로 이루어지는 경질 플레이트(1) 및 이 경질 플레이트(1)의 상면에 적층된 탄성 재료(2)가 도시되어 있다. 탄성 재료의 경도는 일본 산업 규격 JIS K 6253 "가황 고무의 경도 시험 방법"에 규정되어 있는 타입 A 듀로미터 경도 시험에 따라서 고무 경도가 A30도 이상인 것이 바람직하다. 또한, 후술하는 바와 같이, 탄성 재료(2)는 탄성 재료(2)의 두께에 따라서 베이스부인 플레이트(1)의 영향을 받는데, 고무 경도는 실질적으로 A30도 이상의 고무 경도가 되도록 설정된다.
구체적으로는, 실리콘 수지를 주 성분으로 함유하며 내열 온도가 250℃인 고무를 사용한다.
도 8에 있어서, 전자 부품의 구성부재를 구성하는 기판(3)이 탄성 재료(2)상에 배치되어 있다. 실리콘 고무와 같이 탄성율이 낮은 고무 재료(1)를 사용한 경우, 반발력이 낮아짐과 동시에 점탄성이 증가한다. 이 점탄성 때문에, 기판(3)이 탄성 재료의 표면에 점착된다. 예를 들면, 연질 실리콘 고무의 경우, 1∼10g/㎟범위의 점착력을 나타낸다. 탄성 재료(2)에 대한 기판(3)의 배치는 수작업에 의하여 행해도 되지만, 예를 들면 화상 처리를 통하여 기판의 위치 및 방향을 자동적으로 추출할 때의 처리 시간을 단축함과 아울러, 수작업의 공정수를 감소하기 위하여, 마운터를 사용하여 정렬을 행하는 것이 바람직하다.
기판(3)은 예를 들면 유리 에폭시계의 수지 기판, 알루미나의 세라믹 기판 또는 이들을 적층한 것 등 임의의 기판을 사용할 수 있다. 또한, 기판(3)의 소정 위치에 미리 수동 소자 등의 임의의 전자 부품을 탑재해 두어도 된다.
따라서, 평평한 경질 플레이트(1)의 상면에 탄성 재료를 적층하기 때문에, 탄성 재료 표면의 평면성이 높아지며, 탄성 재료상에 배치되는 기판의 위치 정밀도 및 기판상에 실장되는 소자의 위치 정밀도가 저하되지 않는다.
도 9a, 도 9b 및 도 9c는 기판상에 다이 본딩 및 와이어 본딩에 의하여 소자를 실장하는 전자 부품의 제조 공정을 나타낸다.
먼저, 도 9a에 나타낸 바와 같이, 기판 실장 공정에서는, 마운터를 사용하여 탄성 재료(2)의 표면의 소정 위치에 복수의 기판(3)을 배열한다. 이 마운터는 기판 등의 워크 피스를 소정 위치에서 흡착하고, 이동시키고, 필요에 따라서 회전시키고, 소정 위치에 탑재하는 기능을 구비한 범용의 머신이다. 도면에 있어서, 진공 흡착용 노즐(16)이 도시되어 있다. 즉 마운터는 복수의 기판을 수납한 카트리지로부터 기판을 1장씩 진공 흡착하고, 그 기판을 탄성 재료(2)의 소정 위치에 탑재하는 작업을 반복하여 행한다. 이러한 방법으로, 도 8에 나타낸 바와 같이, 탄성 재료(2)의 표면에 복수의 기판(3)을 배열한다. 탄성 재료(2)의 표면은 점착성을 갖고 있기 때문에, 마운터가 탄성 재료(2)의 표면에 기판을 순차로 탑재하는 것만으로, 복수의 기판을 배열하고 고정할 수 있다.
또한, 탄성 재료의 고무 경도가 A30도 이상의 고무 경도이기 때문에, 기판은 탄성 재료상에서 탄성 재료의 기판의 방향으로 또는 표면에 대한 수직 방향으로 거의 변위되지 않으며, 기판의 높은 위치 정밀도가 유지된다.
후속의 다이 본딩 공정에서는, 도 9b에 나타낸 바와 같이, 기판(3)위에 반도체 칩 등의 소자(4)를 다이 본딩한다. 도면에 있어서, 소자(4)를 소정 위치에서 픽업하여 소자(4)를 기판상에 탑재하기 위한 마운터의 노즐(17)이 도시되어 있다. 이 다이 본딩 공정에는, 소자(4)를 기판(3)의 소정 위치에 접착하는 접착제를 경화시키기 위한 가열 공정을 포함한다. 이를 위하여, 탄성 재료(2)의 내열 온도가 다이 본딩 공정에 있어서 가열 온도 100∼200℃보다 높아지도록, 내열 온도가 250℃인 내열성 재료를 사용한다.
후속의 와이어 본딩 공정에서는, 도 9c에 나타낸 바와 같이, 소자(4)의 상면에 노출되어 있는 본딩 패드와 기판(3)상에 형성되어 있는 전극을, 본딩 와이어(5)로 접속한다. 도면에 있어서, 와이어 본더의 캐필러리(18)가 도시되어 있다. 이 와이어 본딩 공정에 있어서, 가열 온도는 100∼200℃의 범위에 있으며, 탄성 재료(2)의 내열 온도는 이 온도보다 높다.
소자(4)는 예를 들면 반도체 소자, 압전 소자, 유전체 소자, 또는 유리 소자를 나타내며, 기판상에 실장되어 전기적으로 접속되는 임의의 소자를 나타낼 수 있다.
또한, 와이어 본딩법은 예를 들면 볼 본딩법, 웨지(wedge) 본딩법 등의 각종 와이어 본딩법을 적용할 수 있다. 이들 와이어 본딩 공정에는, 와이어의 접합부에 대하여 초음파를 인가하는 공정을 포함한다.
도 10은 고무 경도와 와이어의 접합 강도간의 관계를 나타낸다. 측정 조건으로서는, 초음파를 인가하는 통상의 와이어 본딩법에 의하여 와이어 본딩을 행하고, 탄성 재료가 복수 레벨의 고무 경도를 갖는 복수의 샘플에 대하여 와이어-접합 인장 강도(와이어-접합 인장 시험에 의하여 측정한 강도)를 측정하였다. 또한 탄성 재료(2) 및 플레이트(1)를 사용하지 않고, 종래의 금속제 트레이를 사용하여 와이어 본딩을 행하는 경우, 와이어-접합 인장 강도를 측정하고, 기준값으로 나타내고 있다.
도 10에 나타낸 결과에 의거하여, 탄성 재료의 고무 경도가 A28도 이하의 고무 경도인 경우, 와이어의 접합 강도가 저하되지만, 고무 경도가 A30도 이상의 고무 경도인 경우, 기준값과 동등한 강도를 얻을 수 있다는 것을 알 수 있다. 따라서, 탄성 재료의 고무 경도를 A30도 이상으로 하는 것이 바람직하다.
도 11은 상기 탄성 재료의 고무 두께와 고무 경도간의 관계를 나타낸다. 일본 산업 규격 JIS K 6253에 따른 고무 경도는 고무 두께가 6㎜이상인 경우 일정하다. 고무 두께가 6㎜미만인 경우, 고무 경도는 베이스부의 영향을 받으며, 고무 두께가 감소함에 따라서, 고무 경도가 실질적으로 증가하는 경향이 있다. 여기에서는, 탄성 재료 자체의 경도는 중요하지 않으며, 고무 경도가 중요하다. 따라서, 도 11에 나타낸 예에서는, 고무 두께가 6㎜이상인 탄성 재료를 사용하는 경우, 고무 A, B, C를 사용하였다. 그러나, 고무 두께가 3㎜미만인 탄성 재료를 사용하는 경우에는, 고무 D를 사용할 수도 있다. 마찬가지로, 고무 두께가 1.8㎜미만인 경우, 고무 E를 사용할 수도 있다.
상술한 바와 같이, 기판(3)을 탄성 재료(2) 표면의 접착력에 의해 지지하도록 하였기 때문에, 기판(3)의 위치 편차 및 공정간의 이동이 방지되며, 특히 기판 실장 공정에 있어서 마운터를 이용함으로써, 기판(3)의 정렬성(예를 들면 피치, 회전 위치의 안정성)이 향상되며, 각 공정의 자동화에 있어서 인식 에러가 억제된다.
또한, 기판(3)을 가압 판 스프링에 의하여 웨이팅하기 위한 공간이 필요하지 않고 불필요한 공간이 제거되기 때문에, 전자 부품의 소형화가 용이해진다.
또한 기판(3)의 사이즈 및 배열 패턴이 달라도, 공통의 지지 지그를 사용할 수 있기 때문에, 제조 비용을 절감할 수 있다.
게다가, 탄성 재료의 고무 경도를 A30도 이상으로 하기 때문에, 와이어 본딩시의 초음파에 의하여 생기는 접합 에너지가 탄성 재료에 거의 흡수되지 않고, 따라서 종래의 금속 트레이를 사용한 경우와 동등한 접합 강도를 얻을 수 있다. 또한, 탄성 재료(2)의 주 재료가 실리콘 수지이고, 지지 지그가 내열성을 갖는 경우, 기존의 다이 본딩 공정 및 와이어 본딩 공정에서의 가열 공정에 적합하다.
다음으로, 제 5 실시형태에 따른 전자 부품의 제조 방법을 도 12를 참조하여 설명하겠다. 도 12는 기판상에 소자를 범프 접합에 의하여 실장하는 전자 부품의 제조 방법의 순서를 나타낸다.
먼저, 기판 실장 공정에서는, 도 12a에 나타낸 바와 같이, 마운터를 사용하여 탄성 재료(2)의 표면의 소정 위치에 복수의 기판(3)을 배열한다. 도면에 있어서, 마운터의 진공 흡착용 노즐(16)이 도시되어 있다.
이어서, 도 12b에 나타낸 바와 같이, 미리 범프(6)를 형성한 소자(4)를 판(3)상의 소정 위치에 범프 접합에 의해 접합한다. 즉 플립 칩 본딩을 행한다. 도면에 있어서, 소자(4)를 위치 결정함과 아울러 초음파를 인가하는 콜렛(19)이 도시되어 있다. 이 범프 접합 공정에 있어서, 기판(3)은 100∼200℃로 가열된다. 이 때, 탄성 재료(2)의 내열 온도가 250℃이기 때문에, 탄성 재료는 열화되지 않는다.
범프 전극으로서는, 예를 들면 금(Au)범프, 솔더 범프 및 수지 범프 등 임의의 것을 사용할 수 있다.
이 초음파에 의하여 생기는 접합 에너지는 탄성 재료(2)의 고무 경도를 A30도 이상으로 함으로써, 접합 에너지의 흡수가 억제되며, 도 11에 나타낸 와이어 본딩의 경우와 마찬가지로, 종래의 금속 트레이를 사용한 경우와 동등한 접합 강도를 얻을 수 있다.
또한, 본 실시형태에서는, 탄성 재료(2)의 하면에 경질 플레이트(1)를 배치하였으나, 이 플레이트는 반드시 형성할 필요는 없다.
본 발명을 바람직한 실시형태와 관련하여 설명하였으나, 본 발명의 범위는 하기의 특허청구범위에 의해 결정된다.
이상 설명한 바와 같이, 본 발명에 따르면, 생산성 및 전자 부품의 신뢰성을 높이고, 제조 비용을 절감할 수 있다.

Claims (14)

  1. 지지 지그로서 탄성 재료를 포함하는데,
    상기 탄성 재료는 적어도 그 표면이 점착성 및 도전성을 가지고 있으며,
    상기 탄성 재료의 점착력에 의해 전자 부품 또는 전자부품을 구성하는 구성 부재가 지지되는 것을 특징으로 하는 지지 지그.
  2. 제 1 항에 있어서, 상기 탄성 재료는 상기 탄성 재료에 도전성 재료를 첨가함으로써 도전성을 띄는 것을 특징으로 하는 지지 지그.
  3. 제 1 항에 있어서, 상기 탄성 재료는 상기 탄성 재료의 표면에 도전성 재료를 사용한 와이어를 설치함으로써 도전성을 띄는 것을 특징으로 하는 지지 지그.
  4. 제 1 항에 있어서, 상기 탄성 재료는 상기 탄성 재료의 표면에 노출되는 도전성 재료를 사용한 와이어를, 상기 탄성 재료의 내부에 설치함으로써 도전성을 띄는 것을 특징으로 하는 지지 지그.
  5. 전자 부품 또는 이 전자 부품을 구성하는 구성부재를 지지하는 방법으로서,
    적어도 표면이 점착성 및 도전성을 갖는 탄성 재료의 표면에, 상기 표면의 점착력에 의하여 전자 부품 또는 이 전자 부품을 구성하는 구성부재를 지지하는 것을 특징으로 하는 방법.
  6. 적어도 표면이 점착성 및 도전성을 갖는 탄성 재료의 표면에, 상기 표면의 점착력에 의하여 기판을 지지하는 단계, 및
    상기 기판을 상기 탄성 재료의 표면에 지지하면서, 상기 기판상에 소자를 실장하고 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  7. 적어도 표면이 점착성을 갖는 탄성 재료를 포함하는 지지 지그를 사용하여, 상기 탄성 재료의 표면에 상기 표면의 점착력에 의하여 기판을 지지하는 단계 및
    상기 기판을 상기 탄성 재료의 표면에 지지하면서 상기 기판상에 소자를 실장하고 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  8. 제 7 항에 있어서, 상기 전자 부품의 제조 방법은 상기 전기적 접속을 행하는 접합부에 초음파를 인가하는 단계를 더 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  9. 제 7 항에 있어서, 상기 탄성 재료의 경도는 적어도 A30도의 고무 경도인 것을 특징으로 하는 전자 부품의 제조 방법.
  10. 제 7 항에 있어서, 상기 지지 지그는 내열 온도가 약 250℃인 내열성 재료를 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  11. 제 7 항에 있어서, 상기 지지 지그는 경질 플레이트 및 상기 탄성 재료의 적층 구조를 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  12. 제 7 항에 있어서, 상기 탄성 재료는 실리콘 수지를 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  13. 제 7 항에 있어서, 상기 실장 공정은 와이어 본딩 공정을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  14. 제 7 항에 있어서, 상기 실장 공정은 범프 접합 공정을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
KR10-2000-0059987A 1999-10-13 2000-10-12 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법 KR100367056B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP29157699A JP3508649B2 (ja) 1999-10-13 1999-10-13 電子部品の保持治具、保持方法および電子部品の製造方法
JP11-291575 1999-10-13
JP11-291576 1999-10-13
JP29157599A JP3538705B2 (ja) 1999-10-13 1999-10-13 電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20010040063A KR20010040063A (ko) 2001-05-15
KR100367056B1 true KR100367056B1 (ko) 2003-01-09

Family

ID=26558604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059987A KR100367056B1 (ko) 1999-10-13 2000-10-12 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법

Country Status (3)

Country Link
US (2) US7624492B1 (ko)
KR (1) KR100367056B1 (ko)
DE (2) DE10050601B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212420A1 (de) * 2002-03-21 2003-10-16 Erich Thallner Einrichtung zur Aufnahme eines Wafers
DE102013210850B3 (de) * 2013-06-11 2014-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
US9443819B2 (en) * 2014-02-13 2016-09-13 Apple Inc. Clamping mechanism for processing of a substrate within a substrate carrier
US11134595B2 (en) 2018-09-05 2021-09-28 Assembleon B.V. Compliant die attach systems having spring-driven bond tools
CN109287114B (zh) * 2018-11-30 2024-05-07 广州晶优电子科技有限公司 压电石英器件的邦定夹具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244142A (ja) * 1986-04-16 1987-10-24 Matsushita Electric Ind Co Ltd 半導体素子の電気的接続方法
JPS63160348A (ja) * 1986-12-24 1988-07-04 Seikosha Co Ltd Ｉｃチツプ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256465A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly with true metallurgical bonds
US3403438A (en) * 1964-12-02 1968-10-01 Corning Glass Works Process for joining transistor chip to printed circuit
US3475213A (en) * 1965-09-13 1969-10-28 Minnesota Mining & Mfg Electrically conductive adhesive tape
US3470611A (en) * 1967-04-11 1969-10-07 Corning Glass Works Semiconductor device assembly method
US3597081A (en) * 1967-11-02 1971-08-03 Continental Device Corp Vacuum masking system and method
US3733685A (en) * 1968-11-25 1973-05-22 Gen Motors Corp Method of making a passivated wire bonded semiconductor device
US4098945A (en) * 1973-07-30 1978-07-04 Minnesota Mining And Manufacturing Company Soft conductive materials
FR2524247A1 (fr) * 1982-03-23 1983-09-30 Thomson Csf Procede de fabrication de circuits imprimes avec support metallique rigide conducteur individuel
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
US4583042A (en) * 1983-04-18 1986-04-15 The Boeing Company Capacitive circuit board testing system and method using a conductive pliant elastomeric reference plane
US4606962A (en) * 1983-06-13 1986-08-19 Minnesota Mining And Manufacturing Company Electrically and thermally conductive adhesive transfer tape
US4961804A (en) * 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
JPH0499034A (ja) * 1990-08-06 1992-03-31 Matsushita Electric Ind Co Ltd バンプ形成方法およびバンプ形成装置
US5059129A (en) * 1991-03-25 1991-10-22 International Business Machines Corporation Connector assembly including bilayered elastomeric member
US5178707A (en) * 1991-08-30 1993-01-12 Phillips Petroleum Company Method for forming semiconducting poly(arylene sulfide) surfaces
US5762744A (en) * 1991-12-27 1998-06-09 Rohm Co., Ltd. Method of producing a semiconductor device using an expand tape
JPH0793247B2 (ja) * 1992-02-10 1995-10-09 株式会社村田製作所 小型部品の保持治具およびその保持方法
JPH0722795A (ja) * 1993-06-30 1995-01-24 Shin Etsu Chem Co Ltd 薄型基板用固定治具
JPH0793247A (ja) 1993-09-22 1995-04-07 Toshiba Corp 情報処理装置
JP2787037B2 (ja) 1994-04-08 1998-08-13 セイコープレシジョン株式会社 プリント基板の固定装置
JP3230953B2 (ja) * 1994-07-28 2001-11-19 富士通株式会社 多層薄膜配線基板
US6017025A (en) 1994-11-10 2000-01-25 International Business Machines Corporation Component retainer
JPH08186145A (ja) * 1995-01-06 1996-07-16 Fujitsu Ltd ワイヤーボンディング方法とその装置
DE19536463C2 (de) * 1995-09-29 2002-02-07 Infineon Technologies Ag Verfahren zum Herstellen einer Mehrzahl von Laserdiodenbauelementen
JPH1145912A (ja) * 1997-07-28 1999-02-16 Matsushita Electric Ind Co Ltd バンプ付電子部品のボンディング装置およびボンディング方法
US6048919A (en) * 1999-01-29 2000-04-11 Chip Coolers, Inc. Thermally conductive composite material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244142A (ja) * 1986-04-16 1987-10-24 Matsushita Electric Ind Co Ltd 半導体素子の電気的接続方法
JPS63160348A (ja) * 1986-12-24 1988-07-04 Seikosha Co Ltd Ｉｃチツプ

Also Published As

Publication number Publication date
US8726494B2 (en) 2014-05-20
DE10050601A1 (de) 2001-04-26
DE10066482B3 (de) 2014-04-10
US7624492B1 (en) 2009-12-01
US20100018041A1 (en) 2010-01-28
KR20010040063A (ko) 2001-05-15
DE10050601B4 (de) 2013-05-08

Similar Documents

Publication Publication Date Title
US6177729B1 (en) Rolling ball connector
JP4920769B2 (ja) 導電性接触子用ホルダ
JP3588801B2 (ja) 半導体装置の製造方法
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
JP4135565B2 (ja) 電子回路装置およびその製造方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
US5761048A (en) Conductive polymer ball attachment for grid array semiconductor packages
US9214422B2 (en) Semiconductor apparatus having signal and ground terminals arranged on vertically adjacent wiring substrates
US5940679A (en) Method of checking electric circuits of semiconductor device and conductive adhesive for checking usage
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
US20180308817A1 (en) Manufacturing method of semiconductor structure
US8726494B2 (en) Holding jig for electronic parts
KR100300758B1 (ko) 반도체장치와 그 제조방법
US5942907A (en) Method and apparatus for testing dies
JP3668074B2 (ja) 半導体装置およびその製造方法
JP2004519858A (ja) 表面搭載型レジスター
JPS63150930A (ja) 半導体装置
JPH05218137A (ja) 半導体装置の製造方法
JP3508649B2 (ja) 電子部品の保持治具、保持方法および電子部品の製造方法
US20080172870A1 (en) Test device for electrical testing of a unit under test, as well as a method for production of a test drive
US20070090528A1 (en) Device, and manufacturing method for the device
EP1035577A1 (en) Wiring substrate, method of manufacture thereof, and semiconductor device
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JP3538705B2 (ja) 電子部品の製造方法
JP2002340933A (ja) 半導体装置の検査治具およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 18