JPS63160348A - Icチツプ - Google Patents

Icチツプ

Info

Publication number
JPS63160348A
JPS63160348A JP61309533A JP30953386A JPS63160348A JP S63160348 A JPS63160348 A JP S63160348A JP 61309533 A JP61309533 A JP 61309533A JP 30953386 A JP30953386 A JP 30953386A JP S63160348 A JPS63160348 A JP S63160348A
Authority
JP
Japan
Prior art keywords
chip
electrode substrate
bonding pad
elastomer layer
conductive elastomer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61309533A
Other languages
English (en)
Other versions
JPH0432540B2 (ja
Inventor
Masanori Fujita
政則 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP61309533A priority Critical patent/JPS63160348A/ja
Publication of JPS63160348A publication Critical patent/JPS63160348A/ja
Publication of JPH0432540B2 publication Critical patent/JPH0432540B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はボンディングパッド上に導電性エラストマ層
を形成したICチップに関するものである。
[従来の技術] 従来ICチップの実装方法としては、ワイヤーボンディ
ング法が一般的であり、ICのボンディングパッド部に
ワイヤーボンディングをして、その上を樹脂でポツティ
ングする手段が一般的に行なわれている。また一部TA
B(Tape  Automated  Bondin
g)も利用されている。そのほか導電ゴムコネクタを用
いる実装法も提案されている。これはポリイミド系など
の樹脂にIC基板に設けたバンブに対向する部分に穴を
開けて、そこにカーボンを入れたシリコンゴムを充填し
てなる導電ゴムコネクタを用いるものである(NIKK
EI  ELECTRONIC8MICRODEVIC
ES  1984.6.11)。
[発明が解決しようとする問題点] 上記従来例において、ワイヤーボンディング法は高価な
ボンディング装置が必要になる上に、多端子になるとコ
ストアップになる。TAB法はボンディング装置を必要
とするほか、ICのボンディングパッドにバンブ電極を
形成する工程が複雑でICチップのコストが高くなると
いう欠点がある。さらに導電ゴムを用いた実装法では、
導電ゴムコネクタ、電極基板の3部品を含むので、IC
チップと導電ゴムの位置合せをしても、電極基板まで合
せようとすると、コネクタがずれたりして位置合せが面
倒であった。さらに上記従来例ではいずれも、耐湿性確
保のため、接合部をボッティング剤でモールドする必要
がありコストアップとなっていた。
[聞届点を解決するための手段] この発明は上記従来例における欠点を解決するもので、
ICチップのボンディングパッド上に導電性エラストマ
層をICチップの表面より高く接管形成したICチップ
を提供するものであり、このICチップを用いることに
より、電極基板への実装がきわめて容易にできるもので
ある。
[実施例] 第1図示のようにICチップ1のボンディングパッド2
上に導電性エラストマ層3を形成する。
この導電性エラストマ層3の材料としては、2μm以下
の表面を金メツキコートしたニッケル粉を混入した未硬
化シリコンゴムを用い、メタルマスクを用いてICチッ
プのボンディングパッドの上にしごき印刷した後、シリ
コンゴムを硬化して形成する。実際には、この工程はウ
ェハの状態で多数のICを同時に処理した後スクライブ
して1個ずつのICチップとすればよい。この導電性エ
ラストマ層はICチップ1の表面、すなわち、パシベー
ション膜4の面より高く形成しておく。
このICチップlを用いた実装について説明すると、第
3図のように、ICチップ1を、そのボンディングパッ
ド2に対向する引き出し電極5を有する電極基板6と位
置合せをして、バネ性を有する押圧保持手段7の押え金
具で固定した。
この実装により、ICチップ1のボンディングパッド2
と電極基板6の引き出し電極5とは導通がとれて、民生
機器としてはボッティングなしで十分実用に耐えるもの
であつな。
上記導電性エラストマ層として、粘着性を有するエラス
トマ層を用いることにより、ICチップと電Fi!u板
が仮固定され1、押え金具で挟む時位置がずれず、保持
が容易となる。また室温では非粘着性で、高温になると
粘着性を有するシリコンゴムも市販されており、このタ
イプのエラストマを使用するとスクライブ時等の工程で
べたつかず、作業がしやすい。しかもホットプレート上
で位置合せをすることにより仮固定もできるので保持工
程も容易にできる。
導電性エラストマ層として粘着性を有するものを用いな
い場合には、第4図のように、別に粘着剤層8を設けて
も同様の効果が得られる。実装方法としては、この粘着
層8は電極基板側に設けてもよい。
導電性エラストマ層3の形成方法はメタルマスクによる
印刷法に限定されるものではない。
なお電極基板は位置合せのしやすさを考慮して透明な材
料を用いてもよい。
また抑圧保持手段は押え金具に限定するものではなく、
ボンディングパッド部と引き出し電極間の導通がとれる
ように抑圧できて、しかもその状態を固定保持できるも
のであれば他の手段であってもよい。
[発明の効果] この発明によるICチップによれば、ICチップに導電
性エラストマ層が一体に形成されるので、電極基板との
位置合せが容易であり、電極基板に対して位置合せをし
て押圧保持するだけでよいので高価な機械設備を要せず
、端子数が多くなっても、簡単にしかも一度に全端子の
実装ができる。
またボンディングパッド部をエラストマ層でモールドし
た状態になっているので、耐湿性が高く、後でポツティ
ングをしなくても十分実用に耐えられる。
【図面の簡単な説明】
図面はこの発明の実施例を示し、第1図はICチップの
断面図、第2図は第1図示のICチップの平面図、第3
図はICチップを電極基板に実装した状態の断面図、第
4図は他の実施例のICチップの断面図である。 1や一φICチップ 2・・・ボンディングパッド 3・・・導電性エラストマ層 8・・・粘着剤層

Claims (4)

    【特許請求の範囲】
  1. (1)ICチップのボンディングパッド上に導電性エラ
    ストマ層をICチップの表面より突出させて形成したI
    Cチップ。
  2. (2)上記導電性エラストマ層は粘着性を有する特許請
    求の範囲第1項のICチップ。
  3. (3)上記導電性エラストマ層は室温では非粘着性で、
    高温では粘着性を示すものである特許請求の範囲第1項
    のICチップ。
  4. (4)ICチップのボンディングパッド上に導電性エラ
    ストマ層をICチップの表面より突出させて形成し、上
    記導電性エラストマ層の形成されていないICチップ表
    面に粘着剤層を形成したICチップ。
JP61309533A 1986-12-24 1986-12-24 Icチツプ Granted JPS63160348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61309533A JPS63160348A (ja) 1986-12-24 1986-12-24 Icチツプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61309533A JPS63160348A (ja) 1986-12-24 1986-12-24 Icチツプ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP29843190A Division JPH03179756A (ja) 1990-11-02 1990-11-02 Icチップ

Publications (2)

Publication Number Publication Date
JPS63160348A true JPS63160348A (ja) 1988-07-04
JPH0432540B2 JPH0432540B2 (ja) 1992-05-29

Family

ID=17994160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61309533A Granted JPS63160348A (ja) 1986-12-24 1986-12-24 Icチツプ

Country Status (1)

Country Link
JP (1) JPS63160348A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256252A (ja) * 1989-03-29 1990-10-17 Omron Tateisi Electron Co 電子部品の実装方法
KR100367056B1 (ko) * 1999-10-13 2003-01-09 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5277587A (en) * 1975-12-23 1977-06-30 Seiko Epson Corp Wiring of integrated circuit outside chip
JPS61242041A (ja) * 1985-04-19 1986-10-28 Citizen Watch Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5277587A (en) * 1975-12-23 1977-06-30 Seiko Epson Corp Wiring of integrated circuit outside chip
JPS61242041A (ja) * 1985-04-19 1986-10-28 Citizen Watch Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256252A (ja) * 1989-03-29 1990-10-17 Omron Tateisi Electron Co 電子部品の実装方法
KR100367056B1 (ko) * 1999-10-13 2003-01-09 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 지지 지그, 전자 부품의 지지 방법, 및 전자부품의 제조방법
US7624492B1 (en) 1999-10-13 2009-12-01 Murata Manufacturing Co., Ltd. Method for manufacturing electronic parts
US8726494B2 (en) 1999-10-13 2014-05-20 Murata Manufacturing Co., Ltd. Holding jig for electronic parts

Also Published As

Publication number Publication date
JPH0432540B2 (ja) 1992-05-29

Similar Documents

Publication Publication Date Title
US5068714A (en) Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
EP0778617A2 (en) Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US6020219A (en) Method of packaging fragile devices with a gel medium confined by a rim member
JPH0332914B2 (ja)
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JP3561209B2 (ja) フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
JPS63160348A (ja) Icチツプ
EP0778616A2 (en) Method of packaging devices with a gel medium confined by a rim member
JPH04171970A (ja) 半導体装置
JPS63160351A (ja) Icチップの実装方法
JPH0340458A (ja) 半導体装置およびその製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPS63237426A (ja) 半導体実装方法
JPH03179756A (ja) Icチップ
JPH01226162A (ja) 半導体チップの接続方法
JPH0778847A (ja) 半導体チップの実装方法
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
JPH03160751A (ja) 半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JPH03284857A (ja) 半導体装置の製造方法
JPH04119644A (ja) 半導体素子の実装方法
JPS5848932A (ja) 半導体装置の製法
JPH02143436A (ja) フィルムキャリヤ半導体装置の樹脂封止方法
JPH04326747A (ja) 部品実装方法