JPS61242041A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61242041A JPS61242041A JP8415985A JP8415985A JPS61242041A JP S61242041 A JPS61242041 A JP S61242041A JP 8415985 A JP8415985 A JP 8415985A JP 8415985 A JP8415985 A JP 8415985A JP S61242041 A JPS61242041 A JP S61242041A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- connector
- electrode
- conductive
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の構造、特に外部接続端子である突
起電極の構造に関する。
起電極の構造に関する。
回路基板へコネクターを介して半導体素子を７エイスボ
ンデイングする°方法が周知であり、主に液晶表示装置
へ、これを駆動するＩＣ素子を実装する場合に用いられ
ている。この実装する半導体素子は圧接構造によって他
の配線基板と接続する場合、ボンディングの信頼性上必
ずコネクターを介して行なうのが常であり、このような
方法は半導体素子上面にマ） ＩＪソックス状配置され
た多数の突起電極と液晶表示装置の入力端子とを一括し
てポンディング出来るうえ、素子の交換等も容易という
利点を持っている。
ンデイングする°方法が周知であり、主に液晶表示装置
へ、これを駆動するＩＣ素子を実装する場合に用いられ
ている。この実装する半導体素子は圧接構造によって他
の配線基板と接続する場合、ボンディングの信頼性上必
ずコネクターを介して行なうのが常であり、このような
方法は半導体素子上面にマ） ＩＪソックス状配置され
た多数の突起電極と液晶表示装置の入力端子とを一括し
てポンディング出来るうえ、素子の交換等も容易という
利点を持っている。
一方、さらに薄型化′が望まれる液晶表示装置等にはコ
ネクターの占める厚みは無視出来ないものがあり、従来
はそれらを構成している部品、さらにはその部材を薄型
化することで目的を達成することが多い。
ネクターの占める厚みは無視出来ないものがあり、従来
はそれらを構成している部品、さらにはその部材を薄型
化することで目的を達成することが多い。
第５図は従来の突起電極を持つ半導体装置の一例の断面
図で、１は半導体基板、２はアルミ配線、６は表面保護
のためのＰＳＧ膜、４はクロム層、５は銅層、６は金メ
ッキにて形成した突起電極である。第６図は従来のコネ
クターを用いて、配線基板にＩＣ素子をフェイスボンデ
ィングした一実施例の断面図で、８はＩＣ素子、９はガ
ラス基板、１０は突起電極、１１はリード、１２はコネ
クターの部材であるポリイミド樹脂等の絶縁基板、１３
はコネクターの部材である導電性ゴムロッド、１４はＩ
Ｃ位置決め枠、１５はＩＣ押エパネである。
図で、１は半導体基板、２はアルミ配線、６は表面保護
のためのＰＳＧ膜、４はクロム層、５は銅層、６は金メ
ッキにて形成した突起電極である。第６図は従来のコネ
クターを用いて、配線基板にＩＣ素子をフェイスボンデ
ィングした一実施例の断面図で、８はＩＣ素子、９はガ
ラス基板、１０は突起電極、１１はリード、１２はコネ
クターの部材であるポリイミド樹脂等の絶縁基板、１３
はコネクターの部材である導電性ゴムロッド、１４はＩ
Ｃ位置決め枠、１５はＩＣ押エパネである。
しかしながら、このような従来手法では部品強度の低下
をもたらし、又実装費用に占めるコネクターのコスト及
び素子の突起電極形成Ｋかかるコストは大きなものであ
るうえ、コネクターが独立して介在しているため、外部
衝撃に対するボンディングの信頼性は必ずしも高いもの
ではなく、素子交換等の際には素子とコネクターとを位
置合せし直す必要があった。
をもたらし、又実装費用に占めるコネクターのコスト及
び素子の突起電極形成Ｋかかるコストは大きなものであ
るうえ、コネクターが独立して介在しているため、外部
衝撃に対するボンディングの信頼性は必ずしも高いもの
ではなく、素子交換等の際には素子とコネクターとを位
置合せし直す必要があった。
本発明は上記従来の課題に鑑みなされたものであり、突
起電極形成及び実装に係るコストダウン、信頼性及び作
業性を向上させ、薄型化にも寄与する構造を持った半導
体装置を提供することにある。
起電極形成及び実装に係るコストダウン、信頼性及び作
業性を向上させ、薄型化にも寄与する構造を持った半導
体装置を提供することにある。
上記目的を達成するために、本発明は、ペース、ト状を
呈する架橋処理前の導電ゴムは、スクリーン印刷出来る
ことに着目し、突起電極にコネクターの機能をも伴せ持
たせたことを特徴とする。
呈する架橋処理前の導電ゴムは、スクリーン印刷出来る
ことに着目し、突起電極にコネクターの機能をも伴せ持
たせたことを特徴とする。
本発明によれば、コネクターを省略出来るので、従来の
ような位置合せの必要がなく、装置の薄型化に寄与し、
ボンディングの信頼性は極めて高くなるうえ、突起電極
形成に係るコストを下げることも可能である。
ような位置合せの必要がなく、装置の薄型化に寄与し、
ボンディングの信頼性は極めて高くなるうえ、突起電極
形成に係るコストを下げることも可能である。
以下図面に基づいて本発明の好適な実施例を説明する。
第１図は導電弾性突起電極を半導体素子上に配した本発
明による半導体装置の一実施例の断面図であり、７はシ
リコンゴムに導電フィラーとしてカーポジパウダーを６
０％配した導電弾性突起電極である。この導電弾性突起
電極は、架橋剤とカーボンパウダーを配したシリコンゴ
ムな乳鉢にて混練し、スクリーン印刷にて素子上に適量
印刷分配した後、熱処理を行ない形成したものであり、
第２図は従来の突起電極上に導電弾性ゴムを配し、複合
突起電極を形成１−だ本発明による半導体装置の他の一
実施例の断面図で、７ａは複合導電弾性突起電極である
。第３図は本発明による導電弾性突起電極を設けた半導
体装置を配線基板にフェイスボンディングした一実施例
の断面図で、８ａは本発明による半導体装置、７は導電
弾性突起、電極である。また第４図は本発明による複合
突起電極を設けた半導体装置を配線基板にフェイスボン
ディングした一実施例の断面図で、８ｂは本発明による
半導体装置である。
明による半導体装置の一実施例の断面図であり、７はシ
リコンゴムに導電フィラーとしてカーポジパウダーを６
０％配した導電弾性突起電極である。この導電弾性突起
電極は、架橋剤とカーボンパウダーを配したシリコンゴ
ムな乳鉢にて混練し、スクリーン印刷にて素子上に適量
印刷分配した後、熱処理を行ない形成したものであり、
第２図は従来の突起電極上に導電弾性ゴムを配し、複合
突起電極を形成１−だ本発明による半導体装置の他の一
実施例の断面図で、７ａは複合導電弾性突起電極である
。第３図は本発明による導電弾性突起電極を設けた半導
体装置を配線基板にフェイスボンディングした一実施例
の断面図で、８ａは本発明による半導体装置、７は導電
弾性突起、電極である。また第４図は本発明による複合
突起電極を設けた半導体装置を配線基板にフェイスボン
ディングした一実施例の断面図で、８ｂは本発明による
半導体装置である。
本発明による半導体装置に設けられた導電弾性突起電極
の高さは、第１図及び第２図に於ける導電弾性ゴム半球
の底辺の直径に対して、１．０〜１．５倍程度が適当で
あり、この場合、突起電極１個当り１．５グラム程度の
荷重で充分機能する。 ”〔発明の効果〕 以上説明したように、本発明によれば、従来のコネクタ
ーを省略出来ることによって、実装コストの低減及び装
置の薄型化を図ることが出来、又半導体製造コストの低
減及び素子とコネクターとの位置合せ不用による作業性
の向上が可能となる。
の高さは、第１図及び第２図に於ける導電弾性ゴム半球
の底辺の直径に対して、１．０〜１．５倍程度が適当で
あり、この場合、突起電極１個当り１．５グラム程度の
荷重で充分機能する。 ”〔発明の効果〕 以上説明したように、本発明によれば、従来のコネクタ
ーを省略出来ることによって、実装コストの低減及び装
置の薄型化を図ることが出来、又半導体製造コストの低
減及び素子とコネクターとの位置合せ不用による作業性
の向上が可能となる。
第１図及び第２図は本発明による半導体装置の一実施例
の断面図、第３図及び第４図は本発明による半導体装置
を配線基板へ実装した一実施例の断面図、第５図は従来
の半導体装置の一実施例の断面図、第６図は従来の半導
体装置をコネクターを介して配線基板へ実装した一実施
例の断面図である。 ７．１０・・・・・・導電弾性突起電極、８．３ａ、３
ｂ・・・・・・半導体装置、７ａ・・・・・・複合突起
電極。 第３図 第４図
の断面図、第３図及び第４図は本発明による半導体装置
を配線基板へ実装した一実施例の断面図、第５図は従来
の半導体装置の一実施例の断面図、第６図は従来の半導
体装置をコネクターを介して配線基板へ実装した一実施
例の断面図である。 ７．１０・・・・・・導電弾性突起電極、８．３ａ、３
ｂ・・・・・・半導体装置、７ａ・・・・・・複合突起
電極。 第３図 第４図
Claims (2)
- （１）半導体基板上に導電弾性突起電極を設けたことを
特徴とする半導体装置。 - （２）導電弾性突起電極は金属又は導電性樹脂と導電弾
性樹脂とから成る複合突起電極を設けたことを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084159A JPH079906B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084159A JPH079906B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61242041A true JPS61242041A (ja) | 1986-10-28 |
| JPH079906B2 JPH079906B2 (ja) | 1995-02-01 |
Family
ID=13822716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60084159A Expired - Lifetime JPH079906B2 (ja) | 1985-04-19 | 1985-04-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079906B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150930A (ja) * | 1986-12-15 | 1988-06-23 | Shin Etsu Polymer Co Ltd | 半導体装置 |
| JPS63160347A (ja) * | 1986-12-24 | 1988-07-04 | Seikosha Co Ltd | Ｉｃチツプ |
| JPS63160348A (ja) * | 1986-12-24 | 1988-07-04 | Seikosha Co Ltd | Ｉｃチツプ |
| JPS63160351A (ja) * | 1986-12-24 | 1988-07-04 | Seikosha Co Ltd | Ｉｃチップの実装方法 |
| WO2001075969A1 (de) * | 2000-03-31 | 2001-10-11 | Infineon Technologies Ag | Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung |
| DE10164800B4 (de) * | 2001-11-02 | 2005-03-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104261A (ja) * | 1975-03-12 | 1976-09-14 | Suwa Seikosha Kk | |
| JPS5650539A (en) * | 1979-09-29 | 1981-05-07 | Sharp Corp | Semiconductor device |
-
1985
- 1985-04-19 JP JP60084159A patent/JPH079906B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104261A (ja) * | 1975-03-12 | 1976-09-14 | Suwa Seikosha Kk | |
| JPS5650539A (en) * | 1979-09-29 | 1981-05-07 | Sharp Corp | Semiconductor device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150930A (ja) * | 1986-12-15 | 1988-06-23 | Shin Etsu Polymer Co Ltd | 半導体装置 |
| JPS63160347A (ja) * | 1986-12-24 | 1988-07-04 | Seikosha Co Ltd | Ｉｃチツプ |
| JPS63160348A (ja) * | 1986-12-24 | 1988-07-04 | Seikosha Co Ltd | Ｉｃチツプ |
| JPS63160351A (ja) * | 1986-12-24 | 1988-07-04 | Seikosha Co Ltd | Ｉｃチップの実装方法 |
| JPH0432540B2 (ja) * | 1986-12-24 | 1992-05-29 | ||
| JPH0455530B2 (ja) * | 1986-12-24 | 1992-09-03 | Seikosha Kk | |
| WO2001075969A1 (de) * | 2000-03-31 | 2001-10-11 | Infineon Technologies Ag | Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung |
| US6897568B2 (en) | 2000-03-31 | 2005-05-24 | Infineon Technologies Ag | Electronic component with flexible contacting pads and method for producing the electronic component |
| US7312533B2 (en) | 2000-03-31 | 2007-12-25 | Infineon Technologies Ag | Electronic component with flexible contacting pads and method for producing the electronic component |
| DE10164800B4 (de) * | 2001-11-02 | 2005-03-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079906B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07247467A (ja) | 異方導電性接着剤およびそれを用いた導電接続構造 | |
| JP3441412B2 (ja) | 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール | |
| JPH03125443A (ja) | 実装基板の電極及び該実装基板の電極を有する液晶表示装置 | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| KR100863443B1 (ko) | 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치 | |
| JPS61242041A (ja) | 半導体装置 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| TW447053B (en) | Semiconductor apparatus and its manufacturing method, circuit board and electronic machine | |
| JPS6329729A (ja) | 液晶セル | |
| JPH0750726B2 (ja) | 半導体チップの実装体 | |
| JP2004134653A (ja) | 基板接続構造およびその基板接続構造を有する電子部品の製造方法 | |
| JPH09306231A (ja) | 導電性微粒子及び基板 | |
| JP2000133680A (ja) | 面実装用接合部材 | |
| JPS62161187A (ja) | 液晶表示装置 | |
| JPS61259548A (ja) | 半導体装置 | |
| JPH01235922A (ja) | 液晶表示装置 | |
| JPH11245082A (ja) | 電子部品の面実装用接続部材 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPH0512712B2 (ja) | ||
| JP2006332465A (ja) | チップオンフィルム半導体装置 | |
| JPS60180132A (ja) | 半導体チツプの接続構造 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2641405B2 (ja) | 電子部品の実装装置及び実装方法 | |
| JP2002203873A (ja) | Ｉｃチップとフレキシブル配線基板との接続方法 |