JPH0432540B2 - - Google Patents
Info
- Publication number
- JPH0432540B2 JPH0432540B2 JP61309533A JP30953386A JPH0432540B2 JP H0432540 B2 JPH0432540 B2 JP H0432540B2 JP 61309533 A JP61309533 A JP 61309533A JP 30953386 A JP30953386 A JP 30953386A JP H0432540 B2 JPH0432540 B2 JP H0432540B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive elastomer
- elastomer layer
- bonding pad
- electrode substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920001971 elastomer Polymers 0.000 claims description 26
- 239000000806 elastomer Substances 0.000 claims description 22
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 11
- 229920002379 silicone rubber Polymers 0.000 description 5
- 239000004945 silicone rubber Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はボンデイングパツド上に導電性エラ
ストマ層を形成したICチツプに関するものであ
る。
ストマ層を形成したICチツプに関するものであ
る。
［従来の技術］
従来ICチツプの実装方法としては、ワイヤー
ボンデイング法が一般的であり、ICのボンデイ
ングパツド部にワイヤーボンデイングをして、そ
の上を樹脂でポツテイングする手段が一般的に行
なわれている。また一部TAB（Tape
Automated Bonding）も利用されている。その
ほか導電ゴムコネクタを用いる実装法も提案され
ている。これはポリイミド系などの樹脂に、IC
基板に設けたバンプに対向するように穴を開け
て、そこにカーボンを入れたシリコンゴムを充填
してなる導電ゴムコネクタを用いるものである
（NIKKEI ELECTRO NICS MICRODEVICES
1984.6.11）。
ボンデイング法が一般的であり、ICのボンデイ
ングパツド部にワイヤーボンデイングをして、そ
の上を樹脂でポツテイングする手段が一般的に行
なわれている。また一部TAB（Tape
Automated Bonding）も利用されている。その
ほか導電ゴムコネクタを用いる実装法も提案され
ている。これはポリイミド系などの樹脂に、IC
基板に設けたバンプに対向するように穴を開け
て、そこにカーボンを入れたシリコンゴムを充填
してなる導電ゴムコネクタを用いるものである
（NIKKEI ELECTRO NICS MICRODEVICES
1984.6.11）。
さらに、ICチツプのボンデイングパツド上に
導電性エラストマを形成して、この導電性エラス
トマを介して外部基板と接続するものもある（特
開昭52−77587号公報に開示）。
導電性エラストマを形成して、この導電性エラス
トマを介して外部基板と接続するものもある（特
開昭52−77587号公報に開示）。
［発明が解決しようとする問題点］
上記従来例において、ワイヤーボンデイング法
は高価なボンデイング装置が必要になる上に、多
端子になるとコストアツプになる。TAB法はボ
ンデイング装置を必要とするほか、ICのボンデ
イングパツドにバンプ電極を形成する工程が複雑
でICチツプのコストが高くなるという欠点があ
る。さらに導電ゴムを用いた実装法では、ICチ
ツプ、導電ゴムコネクタ、電極基板の３部品を含
むので、ICチツプと導電ゴムコネクタの位置合
せをしても、電極基板まで合せようとすると、コ
ネクタがずれたりして位置合せが面倒であつた。
さらにこの３つの従来例ではいずれも、耐湿性確
保のため、接合部をポツテイング剤でモールドす
る必要がありコストアツプとなつていた。
は高価なボンデイング装置が必要になる上に、多
端子になるとコストアツプになる。TAB法はボ
ンデイング装置を必要とするほか、ICのボンデ
イングパツドにバンプ電極を形成する工程が複雑
でICチツプのコストが高くなるという欠点があ
る。さらに導電ゴムを用いた実装法では、ICチ
ツプ、導電ゴムコネクタ、電極基板の３部品を含
むので、ICチツプと導電ゴムコネクタの位置合
せをしても、電極基板まで合せようとすると、コ
ネクタがずれたりして位置合せが面倒であつた。
さらにこの３つの従来例ではいずれも、耐湿性確
保のため、接合部をポツテイング剤でモールドす
る必要がありコストアツプとなつていた。
また、導電性エラストマを用いる場合、この導
電性エラストマが粘着性を有するものであると、
一旦位置合せを行なうとICチツプの移動ができ
ないため、位置合せ作業には厳密さが要求され
る。一方、導電性エラストマが粘着性をもたない
ものであると、作業中にICチツプがずれてしま
う恐れがある。このようにいずれにしても取付作
業が煩雑であつた。
電性エラストマが粘着性を有するものであると、
一旦位置合せを行なうとICチツプの移動ができ
ないため、位置合せ作業には厳密さが要求され
る。一方、導電性エラストマが粘着性をもたない
ものであると、作業中にICチツプがずれてしま
う恐れがある。このようにいずれにしても取付作
業が煩雑であつた。
そこで本発明の目的は、位置合せが簡単で、基
板への取付作業が極めて容易かつ低コストで行な
い得るICチツプを提供することにある。
板への取付作業が極めて容易かつ低コストで行な
い得るICチツプを提供することにある。
［問題点を解決するための手段］
この発明に係るICチツプは、ボンデイングパ
ツド上において導電性エラストマ層がICチツプ
の表面より高く突出するように接着形成されたも
のであり、この導電性エラストマ層が、室温では
非粘着性を示すとともに高温では粘着性を示すも
のであることを特徴とする。
ツド上において導電性エラストマ層がICチツプ
の表面より高く突出するように接着形成されたも
のであり、この導電性エラストマ層が、室温では
非粘着性を示すとともに高温では粘着性を示すも
のであることを特徴とする。
［作用］
本発明に係るICチツプの導電性エラストマ層
は、温度を変化させることにより粘着性にしたり
非粘着性にしたりできるため、非粘着性状態にお
いて電極基板上でICチツプをずらしながら位置
合せ工程が行なえるとともに、粘着性状態におい
て器具を用いることなく両者を仮固定して保持工
程が行なえる。
は、温度を変化させることにより粘着性にしたり
非粘着性にしたりできるため、非粘着性状態にお
いて電極基板上でICチツプをずらしながら位置
合せ工程が行なえるとともに、粘着性状態におい
て器具を用いることなく両者を仮固定して保持工
程が行なえる。
［実施例］
以下本発明の一実施例を図面を参照して説明す
る。
る。
本発明に係るICチツプ１のボンデイングパツ
ド２上には、導電性エラストマ層３が形成されて
おり、この導電性エラストマ層３はICチツプ１
の表面、すなわち、パシベーシヨン膜４の面より
高く突出している。
ド２上には、導電性エラストマ層３が形成されて
おり、この導電性エラストマ層３はICチツプ１
の表面、すなわち、パシベーシヨン膜４の面より
高く突出している。
この導電性エラストマ層３の材料としては、室
温では非粘着性で高温になると粘着性を有する未
硬化シリコンゴムに、表面が金メツキコートされ
た2μm以下のニツケル粉が混入されたものが用い
られる。そしてニツケル粉が混入されたシリコン
ゴムを、メタルマスクを用いてICチツプのボン
デイングパツドの上にしごき印刷した後、シリコ
ンゴムを硬化して導電性エラストマ層３を形成す
る。実際には、この工程はウエハの状態で多数の
ICを同時に処理し、その後スクライブして１個
ずつのICチツプとすればよい。
温では非粘着性で高温になると粘着性を有する未
硬化シリコンゴムに、表面が金メツキコートされ
た2μm以下のニツケル粉が混入されたものが用い
られる。そしてニツケル粉が混入されたシリコン
ゴムを、メタルマスクを用いてICチツプのボン
デイングパツドの上にしごき印刷した後、シリコ
ンゴムを硬化して導電性エラストマ層３を形成す
る。実際には、この工程はウエハの状態で多数の
ICを同時に処理し、その後スクライブして１個
ずつのICチツプとすればよい。
このICチツプ１の実装方法について説明する
と、まず室温中において、ボンデイングパツド２
上の導電性エラストマ層３と引き出し電極５（第
３図示）とが対向するように、ICチツプ１と電
極基板６（第３図示）との位置合せをする。正確
に位置合せが行なわれたら、ホツトプレート（図
示せず。）などを用いて加熱し、導電性エラスト
マ層に粘着性をもたせ、ICチツプ１と電極基板
６とを仮固定する。最後に、第３図に示すよう
に、仮固定された状態のICチツプ１と電極基板
６とを、バネ性を有する押圧保持手段７の押え金
具で固定する。
と、まず室温中において、ボンデイングパツド２
上の導電性エラストマ層３と引き出し電極５（第
３図示）とが対向するように、ICチツプ１と電
極基板６（第３図示）との位置合せをする。正確
に位置合せが行なわれたら、ホツトプレート（図
示せず。）などを用いて加熱し、導電性エラスト
マ層に粘着性をもたせ、ICチツプ１と電極基板
６とを仮固定する。最後に、第３図に示すよう
に、仮固定された状態のICチツプ１と電極基板
６とを、バネ性を有する押圧保持手段７の押え金
具で固定する。
この実装により、ICチツプ１のボンデイング
パツド２と電極基板６の引き出し電極５とは導通
がとれて、民生機器としてはポツテイングなしで
十分実用に耐えるものである。
パツド２と電極基板６の引き出し電極５とは導通
がとれて、民生機器としてはポツテイングなしで
十分実用に耐えるものである。
このように本発明によると、導電性エラストマ
層３が室温では非粘着性を示すため、位置合せ等
の工程でべたつかず、作業がしやすい。それとと
もに高温では粘着性を示すものであるため、位置
合せ完了後ホツトプレートなどを用いて仮固定で
きるので、押え金具で挟む時位置がずれず、保持
が容易となる。また、ICチツプの取外しも可能
である。
層３が室温では非粘着性を示すため、位置合せ等
の工程でべたつかず、作業がしやすい。それとと
もに高温では粘着性を示すものであるため、位置
合せ完了後ホツトプレートなどを用いて仮固定で
きるので、押え金具で挟む時位置がずれず、保持
が容易となる。また、ICチツプの取外しも可能
である。
なお、このような特性を有するシリコンゴムは
市販されており、それにニツケル粉を混入するだ
けで、本発明の導電性エラストマ層は簡単に製造
できる。
市販されており、それにニツケル粉を混入するだ
けで、本発明の導電性エラストマ層は簡単に製造
できる。
導電性エラストマ層３の形成方法はメタルマス
クによる印刷法に限定されるものではない。
クによる印刷法に限定されるものではない。
電極基板は位置合せのしやすさを考慮して透明
な材料を用いてもよい。
な材料を用いてもよい。
また押圧保持手段は押え金具に限定するもので
はなく、ボンデイングパツド部と引き出し電極間
の導通がとれるように押圧できて、しかもその状
態を固定保持できるものであれば他の手段であつ
てもよい。
はなく、ボンデイングパツド部と引き出し電極間
の導通がとれるように押圧できて、しかもその状
態を固定保持できるものであれば他の手段であつ
てもよい。
［効果］
この発明によるICチツプによれば、ICチツプ
に導電性エラストマ層が一体に形成されており、
室温でこのエラストマ層が非粘着性であるため、
ICチツプをずらしながら電極基板との位置合せ
が行なえ、作業が極めて容易である。また、電極
基板に対して位置合せをして押圧保持するだけで
よいので高価な機械設備を要せず、端子数が多く
なつても、簡単にしかも一度に全端子の実装がで
きる。さらに、位置合せ完了後のICチツプおよ
び電極基板を加熱することにより、器具を用いる
ことなく仮固定できるため、保持工程が容易にな
る。
に導電性エラストマ層が一体に形成されており、
室温でこのエラストマ層が非粘着性であるため、
ICチツプをずらしながら電極基板との位置合せ
が行なえ、作業が極めて容易である。また、電極
基板に対して位置合せをして押圧保持するだけで
よいので高価な機械設備を要せず、端子数が多く
なつても、簡単にしかも一度に全端子の実装がで
きる。さらに、位置合せ完了後のICチツプおよ
び電極基板を加熱することにより、器具を用いる
ことなく仮固定できるため、保持工程が容易にな
る。
このように、各工程に応じて導電性エラストマ
層を粘着性あるいは非粘着性の状態に自在に設定
できるため、電極基板への取付作業は極めて容易
にできる。
層を粘着性あるいは非粘着性の状態に自在に設定
できるため、電極基板への取付作業は極めて容易
にできる。
またボンデイングパツド部をエラストマ層でモ
ールドした状態になつているので、耐湿性が高
く、後でポツテイングをしなくても十分実用に耐
えられる。
ールドした状態になつているので、耐湿性が高
く、後でポツテイングをしなくても十分実用に耐
えられる。
図面はこの発明の実施例を示し、第１図はIC
チツプの断面図、第２図は第１図示のICチツプ
の平面図、第３図はICチツプを電極基板に実装
し固定した状態の断面図である。 １……ICチツプ、２……ボンデイングパツド、
３……導電性エラストマ層。
チツプの断面図、第２図は第１図示のICチツプ
の平面図、第３図はICチツプを電極基板に実装
し固定した状態の断面図である。 １……ICチツプ、２……ボンデイングパツド、
３……導電性エラストマ層。
Claims (1)
- １ ボンデイングパツド上において、室温では非
粘着性を示すとともに高温では粘着性を示す導電
性エラストマ層が、表面より突出するように形成
されていることを特徴とするICチツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309533A JPS63160348A (ja) | 1986-12-24 | 1986-12-24 | Ｉｃチツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309533A JPS63160348A (ja) | 1986-12-24 | 1986-12-24 | Ｉｃチツプ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29843190A Division JPH03179756A (ja) | 1990-11-02 | 1990-11-02 | Ｉｃチップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160348A JPS63160348A (ja) | 1988-07-04 |
| JPH0432540B2 true JPH0432540B2 (ja) | 1992-05-29 |
Family
ID=17994160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309533A Granted JPS63160348A (ja) | 1986-12-24 | 1986-12-24 | Ｉｃチツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160348A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02256252A (ja) * | 1989-03-29 | 1990-10-17 | Omron Tateisi Electron Co | 電子部品の実装方法 |
| DE10066482B3 (de) | 1999-10-13 | 2014-04-10 | Murata Manufacturing Co., Ltd. | Verfahren zum Herstellen von elektronischen Bauteilen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277587A (en) * | 1975-12-23 | 1977-06-30 | Seiko Epson Corp | Wiring of integrated circuit outside chip |
| JPS61242041A (ja) * | 1985-04-19 | 1986-10-28 | Citizen Watch Co Ltd | 半導体装置 |
-
1986
- 1986-12-24 JP JP61309533A patent/JPS63160348A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277587A (en) * | 1975-12-23 | 1977-06-30 | Seiko Epson Corp | Wiring of integrated circuit outside chip |
| JPS61242041A (ja) * | 1985-04-19 | 1986-10-28 | Citizen Watch Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63160348A (ja) | 1988-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068714A (en) | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US7126228B2 (en) | Apparatus for processing semiconductor devices in a singulated form | |
| EP0521672B1 (en) | Integrated circuit interconnection technique | |
| JPH04234193A (ja) | 基板にｓｍｄ構成要素を実装する方法 | |
| US5218168A (en) | Leads over tab | |
| JPH0432540B2 (ja) | ||
| JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
| US20050121806A1 (en) | Method for attaching circuit elements | |
| JPH0455530B2 (ja) | ||
| JPH04171970A (ja) | 半導体装置 | |
| JPH0863567A (ja) | Ｉｃカード用モジュール | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JPH03179756A (ja) | Ｉｃチップ | |
| JPH01226161A (ja) | 半導体チップの接続方法 | |
| JPH04199723A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0526747Y2 (ja) | ||
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP2572570B2 (ja) | ピンレスパッケージの実装方法 | |
| JPH03297152A (ja) | 半導体装置の製造法 | |
| JPH0440277Y2 (ja) | ||
| JPS63160349A (ja) | Ｉｃチツプの実装方法 | |
| JP3390507B2 (ja) | 半導体素子の封止方法及び封止装置 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 |