JPH0613723A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0613723A JPH0613723A JP3211292A JP21129291A JPH0613723A JP H0613723 A JPH0613723 A JP H0613723A JP 3211292 A JP3211292 A JP 3211292A JP 21129291 A JP21129291 A JP 21129291A JP H0613723 A JPH0613723 A JP H0613723A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- foil
- copper
- circuit
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
精度の微細回路を有する混成集積回路を提供する。 【構成】 本発明の混成集積回路は、金属基板に絶縁
層、アルミニウム−銅クラッド箔を順に積層してなる積
層物のアルミニウム−銅クラッドをエッチングして配線
回路およびワイヤーボンディング用アルミニウム接合部
面を形成させ、この接合部面と半導体がリード線で固着
されてなる混成集積回路であって、アルミニウム箔の厚
さが10μm未満であることを特徴とする。アルミニウ
ム箔の厚さが10μm未満と薄いので、サイドエッチン
グされにくく、良好な精度の微細回路を有する。
Description
に微細な配線回路有する高密度実装用混成集積回路に関
するものである。
化、量産性の要求に伴い、高密度化、回路の微細化、ア
ッセンブリーの自動化が強く要望されている。これに呼
応して、近年金属に絶縁層を被覆した基板(以下、金属
ベース基板という)の使用が急速に増大してきた。
回路基板上には半田付けによる半導体のダイボンディン
グ、外部への端子接続、チップコンデンサー等のチップ
部品の取付けがなされ、半導体と回路との接続は金線ま
たはアルミニウム線によるワイヤーボンディングにより
なされている。また、導体の防錆、半田付け性の向上を
目的として回路部の金属メッキ等が施されてきた。アル
ミワイヤーの接続は混成集積回路の性能上重要であり、
種々の方法が行われている。
461号)、アルミニウム蒸着メッキ(特開昭51−2
8662号)及びアルミニウム−銅クラッド箔を使用し
た金属ベース基板(特公平1−15153号)などにお
いて各種の提案があるが、特にアルミニウム−銅クラッ
ド箔を用いた方法は他の方法の問題点を補う方法として
工学的に広く行われている。
した方法においては次のような問題点がある。すなわ
ち、メッキ法の場合は特に微細回路形成を行う場合、耐
メッキレジストが極めて細いためにメッキ時のレジスト
剥がれや密着界面へのメッキ液のしみ込み現象等が発生
し、所望の寸法形状の接合部面を形成することができな
いという問題点があった。
表面の精度、層厚みの管理が困難であるという問題点が
あった。また、アルミニウム−銅クラッド箔を用いる方
法ではアルミニウムが10μm未満では太いアルミニウ
ムリード線の固着が出来ないという問題点があった。さ
らにアルミニウムは銅等に比べてエッチング時のサイド
エッチが大きく、アルミニウム箔の厚さが厚いときには
配線回路精度が低下し、回路幅が200μm以下の微細
回路を形成することが困難であるという問題点があっ
た。
のであって、高密度実装に伴って要求されている微細回
路を有した混成集積回路を提供することを目的とするも
のである。
は、金属基板に絶縁物層、アルミニウム−銅クラッド箔
を順に積層してなる積層物のアルミニウム−銅クラッド
箔をエッチングして配線回路を形成させ、さらにエッチ
ングして、ワイヤーボンディング用アルミニウム接合部
面を形成させ、該アルミニウム箔の厚さが10μm未満
であることを特徴とするものである。
箔のアルミニウム層の厚さが10μm以下と薄いので、
エッチングして配線回路、及び接合部面を形成する際に
サイドエッチが発生しにくい。
路でも、精度よく形成することができ、ワイヤーボンデ
ィング用接合部面も所望の寸法形状のものが確実に得ら
れ、ボンディング強度が強く、信頼性の高い混成集積回
路を作製することができる。
参照して具体的に説明する。 〔実施例1〕図1(a)は本発明の一例である実施例1
の混成集積回路の断面図である。図1(b)に示すよう
に、まず、金属基板1の上に絶縁物層2を積層した金属
ベース基板上にアルミニウム箔3と銅箔4からなるクラ
ッド箔を積層した積層物を形成させる。この時アルミニ
ウム層の厚さは10μm未満である。
チング可能である塩化鉄でエッチングして、アルミニウ
ム−銅箔からなる配線回路3’4’を形成させる。この
配線回路の一部をアルカリエッチングして銅回路4’を
露出させるとともに接合部面3’を形成させる。この銅
回路4’上に半田8を介して半導体7やチップ抵抗等を
搭載した後で、半導体7とワイヤーボンディング用アル
ミニウム接合部面3’とにアルミニウムリード線6を超
音波振動法によって固着させ、混成集積回路図1(a)
を作製した。
150μmであり、ワイヤーボンディング用接合部面の
大きさは150μm×150μmであり、設計値に近い
ものであった。
ィング用接合部面はアルミニウム−銅箔上にレジスト5
を塗布して、塩化鉄によりエッチングするが、エッチン
グ液のまわり込みによりサイドエッチを起こして、レジ
ストの寸法より小さくなる。しかしながら、アルミニウ
ム層の厚さが10μmと薄いのでサイドエッチの量は小
さく、レジスト寸法とあまり変わらず設計値に近いもの
が得られる。
伝導性をもつ0.5〜3.0mmのアルミニウム、アル
ミニウム合金、銅、鉄等が用いられ、絶縁物層2として
は各種セラミック、無機粉体を含有する高分子樹脂絶縁
層、ガラス繊維を含有する高分子樹脂層、及び耐熱性高
分子樹脂絶縁層を用い、その肉厚は20μm以上であ
る。
ルミニウム合金のいずれでもよいが、アルミニウム合金
としてはSiを0.05〜15%、Mgを0.01〜
5.0%、Mnを0.01〜2.0%、Znを0.02
〜8.0%含有したものが好ましい。
ア、ボロンナイトライド、マグネシア、シリカ等が好ま
しく、高分子樹脂としてはエポキシ樹脂、フェノール樹
脂、ポリイミド樹脂が好ましい。
含有する絶縁物層が好ましく、さらに、アルミニウム−
銅クラッド箔のアルミニウムの厚さは10μm未満であ
り、アルミニウムが10μm以上の場合には形成した微
細な配線回路の幅精度が悪くなる。銅は1〜100μm
が好ましい。
でもよい。また、アルミニウムに異種金属、例えばニッ
ケル、銅を順にメッキする事もできる。尚、アルミニウ
ム−銅クラッド箔の積層順序は上述の場合に限定される
ものではなく、逆の場合でも構成が異なるが同様のこと
が言える。
ニウム箔(9μm)−銅(10μm)のクラッド箔を、
又はニッケルメッキした35μmの銅箔をエポキシ系接
着剤で接合した金属ベ−ス基板を用い配線回路を形成し
た。これらの配線回路のアルミニウム接合部面と素子と
を25μmのアルミニウムリード線を用いて超音波ワイ
ヤーボンディングして結合した。そのワイヤーボンディ
ング強度の測定結果を図3に示した。その結果、アルミ
ニウム箔(9μm)−銅箔(10μm)のクラッド箔を
使用した混成集積回路のワイヤーボンディングの引張強
度は35μmの銅箔上にニッケルメッキして接合部面を
形成した混成集積回路のそれよりも高く、かつ引張強度
のバラツキが少ないことがわかる。
ルミニウムベースの金属ベース基板にアルミニウム(4
0μm)−銅(10μm)クラッド箔基板(電気化学工
業製商品名:HITTプレート)により、実施例1と同
様の回路パターンを形成したが、図2に示すとおりアル
ミニウムエッチング時のサイドエッチングが大きく、ボ
ンディング接合部面が50μm×50μm以下となり、
ボンディング用接合部面を形成するためには十分な面積
がとれず、超音波によるアルミニウムリード線をボンデ
ィングすることができず、良好な混成集積回路を作成す
ることができなかった。
ム基板に圧延法によるアルミニウム箔(5μm)−銅
(18μm)クラッド箔を無機物を充填したエポキシ樹
脂により接着した金属ベース基板を用いて、実施例1と
同様の配線回路を形成した。得られた混成集積回路は実
施例1と同様、サイドエッチもなく、良好な精度の配線
回路を有するものでり、150μm×150μmの接合
部面を形成することができた。この配線回路のアルミニ
ウム接合部面と素子を25μmの金線を用いて超音波ワ
イヤーボンディングした時の引張強度の測定結果を図3
に示す。この結果、引張強度が高く、かつ安定した引張
強度を示した。
ボンディングの信頼性が高い、良好な精度の微細配線回
路を有する混成集積回路を提供することができ、産業上
極めて有用である。
図である。
面と素子とをリード線を用いて超音波ワイヤーボンディ
ングをしたときの、ワイヤーボンディングの引張強度の
測定結果を示す。
Claims (1)
- 【請求項1】 金属基板に絶縁物層、アルミニウム−銅
クラッド箔を順に積層してなる積層物のアルミニウム−
銅クラッド箔をエッチングして配線回路を形成させ、さ
らにエッチングしてワイヤーボンディング用アルミニウ
ム接合部面を形成させ、該接合部面と半導体とをリード
線で固着されてなる混成集積回路において、該アルミニ
ウム箔の厚さが10μm未満であることを特徴とする混
成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3211292A JPH0613723A (ja) | 1991-07-30 | 1991-07-30 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3211292A JPH0613723A (ja) | 1991-07-30 | 1991-07-30 | 混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0613723A true JPH0613723A (ja) | 1994-01-21 |
Family
ID=16603521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3211292A Pending JPH0613723A (ja) | 1991-07-30 | 1991-07-30 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0613723A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199853A (ja) * | 1996-01-22 | 1997-07-31 | Sanyo Electric Co Ltd | 多層配線基板及び多層配線基板の製造方法 |
JP2008210919A (ja) * | 2007-02-26 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 混成実装用熱伝導基板とその製造方法及び回路モジュール |
US7514791B2 (en) | 2002-09-27 | 2009-04-07 | Medtronic Minimed, Inc. | High reliability multilayer circuit substrates |
US7781328B2 (en) | 2002-09-27 | 2010-08-24 | Medtronic Minimed, Inc. | Multilayer substrate |
US8003513B2 (en) | 2002-09-27 | 2011-08-23 | Medtronic Minimed, Inc. | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures |
JP2020506297A (ja) * | 2017-01-16 | 2020-02-27 | イルジン マテリアルズ カンパニー リミテッドIljin Materials Co., Ltd. | キャリア箔付き極薄銅箔 |
-
1991
- 1991-07-30 JP JP3211292A patent/JPH0613723A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199853A (ja) * | 1996-01-22 | 1997-07-31 | Sanyo Electric Co Ltd | 多層配線基板及び多層配線基板の製造方法 |
US7514791B2 (en) | 2002-09-27 | 2009-04-07 | Medtronic Minimed, Inc. | High reliability multilayer circuit substrates |
US7659194B2 (en) | 2002-09-27 | 2010-02-09 | Medtronic Minimed, Inc. | High reliability multilayer circuit substrates and methods for their formation |
US7781328B2 (en) | 2002-09-27 | 2010-08-24 | Medtronic Minimed, Inc. | Multilayer substrate |
US8003513B2 (en) | 2002-09-27 | 2011-08-23 | Medtronic Minimed, Inc. | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures |
JP2009246401A (ja) * | 2003-09-26 | 2009-10-22 | Medtronic Minimed Inc | 高信頼性多層回路基板およびその形成方法 |
JP2008210919A (ja) * | 2007-02-26 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 混成実装用熱伝導基板とその製造方法及び回路モジュール |
JP2020506297A (ja) * | 2017-01-16 | 2020-02-27 | イルジン マテリアルズ カンパニー リミテッドIljin Materials Co., Ltd. | キャリア箔付き極薄銅箔 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5362926A (en) | Circuit substrate for mounting a semiconductor element | |
US4521476A (en) | Hybrid integrated circuit and preparation thereof | |
KR100382631B1 (ko) | 금속기재다층회로기판과이를구비하는반도체모듈 | |
US5898218A (en) | Structure for mounting electronic components and method for mounting the same | |
JPH0613723A (ja) | 混成集積回路 | |
JPS59198790A (ja) | プリント配線基板 | |
JP3156798B2 (ja) | 半導体搭載用回路基板 | |
JPH0115153B2 (ja) | ||
JPS62271442A (ja) | 混成集積回路 | |
JPH1074859A (ja) | Qfn半導体パッケージ | |
JP3257953B2 (ja) | 混成集積回路用基板の製造方法 | |
JP3174026B2 (ja) | 金属ベース多層回路基板 | |
JP3420469B2 (ja) | 配線基板 | |
JP3167360B2 (ja) | 混成集積回路用基板の製造方法 | |
JP2608980B2 (ja) | 金属板ベース多層回路基板 | |
JP2957791B2 (ja) | 半導体搭載回路基板 | |
JP2004072003A (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
JP3199193B2 (ja) | 半導体搭載用回路基板およびその製造方法 | |
JPH0382142A (ja) | 半導体装置 | |
JPS6317263Y2 (ja) | ||
JPS622591A (ja) | 金属ベ−ス混成集積回路基板の製法 | |
JPH0536860A (ja) | 半導体搭載回路基板 | |
JPH02128837A (ja) | フレキシブル基板・回路基板及びフレキシブル混成集積回路 | |
JPH0529371A (ja) | 混成集積回路 | |
JPS59217336A (ja) | 混成集積回路及び基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20091226 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20101226 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20121226 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 15 |