JP2020506297A - キャリア箔付き極薄銅箔 - Google Patents

キャリア箔付き極薄銅箔 Download PDF

Info

Publication number
JP2020506297A
JP2020506297A JP2019559247A JP2019559247A JP2020506297A JP 2020506297 A JP2020506297 A JP 2020506297A JP 2019559247 A JP2019559247 A JP 2019559247A JP 2019559247 A JP2019559247 A JP 2019559247A JP 2020506297 A JP2020506297 A JP 2020506297A
Authority
JP
Japan
Prior art keywords
layer
copper foil
ultra
foil
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019559247A
Other languages
English (en)
Other versions
JP7025449B2 (ja
Inventor
ウォン チン ポム
ウォン チン ポム
ソン ヒョン イ
ソン ヒョン イ
ウン シル チェ
ウン シル チェ
キ トク ソン
キ トク ソン
ヒョン チョル キム
ヒョン チョル キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iljin Materials Co Ltd
Original Assignee
Iljin Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iljin Materials Co Ltd filed Critical Iljin Materials Co Ltd
Publication of JP2020506297A publication Critical patent/JP2020506297A/ja
Application granted granted Critical
Publication of JP7025449B2 publication Critical patent/JP7025449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/42—Electroplating: Baths therefor from solutions of light metals
    • C25D3/44—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0516—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本発明の一実施例に係るキャリア箔付き極薄銅箔は、キャリア箔、剥離層、第１極薄銅箔、Ａｌ層および第２極薄銅箔からなるキャリア箔付き極薄銅箔において、前記剥離層は、剥離性を有する第１金属Ａ１、前記第１金属Ａ１のメッキを容易にする第２金属Ｂ１および第３金属Ｃ１を含むことができる。

Description

本発明はキャリア箔付き極薄銅箔であって、印刷回路基板のワイヤーとの接着性が優秀なキャリア箔付き極薄銅箔に関する。
通常的にワイヤーボンディングとは、半導体チップの入出力パッドとＳｕｂｓｔｒａｔｅ（ｅｘ：リードフレーム、印刷回路基板など）の、リードまたは配線パターンなどの部分を互いに接続させることによって、前記半導体チップの入出力パッドとリードを互いに電気的に連結させる工程を意味する。
また、ＰＫＧ印刷回路基板ではワイヤーと接合する部位の回路に、抵抗を最小化して電力の損失を減らしつつ、伝導性を向上させるために電極を主にシーラー−パラジウム（Ａｇ−Ｐｄ）のような高価な金属を使っている。
前記したＡｇは金属中に熱伝導および電気伝導性が優秀であり、またＰｄも白金族元素の一つであって、軟性は白金より落ちるが展性は白金より優れており、価格も白金より安くて軽く、多様な種類の合金に使われているため、印刷回路基板では前記ＡｇおよびＰｄの合金であるＡｇ−Ｐｄを多く使うことになる。
このような、Ａｇ−Ｐｄなどの電極を使う工程は、まず半導体チップおよびアルミニウムワイヤーでボンディングされる部分の上部面に所定の銀（Ａｇ）ペーストでスクリーンプリンティング（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）してボンディングパッドを形成し、このようなボンディングパッドにアルミニウムワイヤーをエポキシ等で付着させて硬化させることによって超音波（ウェッジ）ボンディングを実行するようにしたが、このような従来の方法（韓国公開特許第２０１４−００４９６３２号）は製造工程が複雑であり、銀ペーストを使ってパッドを製作するため、製造原価が増加するだけでなく製造装備も高価な問題点があった。
本発明の目的は、印刷回路基板のワイヤーとの接着性が優秀なキャリア箔付き極薄銅箔を提供することである。
本発明の一実施例に係るキャリア箔付き極薄銅箔は、キャリア箔、剥離層、第１極薄銅箔、Ａｌ層および第２極薄銅箔からなるキャリア箔付き極薄銅箔において、前記剥離層は、剥離性を有する第１金属Ａ１、前記第１金属Ａ１のメッキを容易にする第２金属Ｂ１および第３金属Ｃ１を含むことができる。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記Ａｌ層の厚さｔ１と半導体チップのボンディング用パッドの厚さｔ２は約０．０００５≦ｔ１／ｔ２≦約３．０の式を満足することができる。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記Ａｌ層の厚さｔ１と半導体チップのボンディング用ワイヤーの厚さｔ３は、約０．０００５≦ｔ１／ｔ３≦約３．０の式を満足することができる。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記キャリア箔のマット面またはシャイニー面の表面粗さは約２．０ｕｍ以下であり、前記Ａｌ層は、電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され、表面粗さは約２．０ｕｍ以下であり得る。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記Ａｌ層は、電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され、前記キャリア箔のマット面またはシャイニー面の表面粗さｒ１と前記Ａｌ層の表面粗さｒ２は、ｒ２／ｒ１≦約３．０の式を満足することができる。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記第１金属Ａ１は、ＭｏまたはＷであり、前記第２金属Ｂ１および前記第３金属Ｃ１は、Ｆｅ、ＣｏおよびＮｉからなる群から選択される２個の互いに異なる金属であり得る。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記剥離層は、前記第１金属Ａ１の含有量ａ１が約３０〜約８９重量％、前記第２金属Ｂ１の含有量ｂ１が約１０〜約６０重量％および前記第３金属Ｃ１の含有量ｃ１が約１〜約２０重量％であり得る。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記剥離層の付着量の合計が約５０〜約１００００μｇ／ｄｍ２であり得る。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記第１金属Ａ１、前記第２金属Ｂ１および前記第３金属Ｃ１のうち少なくとも一つは有機金属であり得る。
本発明の一実施例に係るキャリア箔付き極薄銅箔の前記第１極薄銅箔および前記第２極薄銅箔のうち少なくとも一つは、電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され得る。
本発明の一実施例に係るキャリア箔付き極薄銅箔のキャリア箔、拡散防止層、剥離層、酸化防止層、第１極薄銅箔、Ａｌ層および第２極薄銅箔からなるキャリア箔付き極薄銅箔において、前記剥離層は、剥離性を有する第１金属Ａ１、前記第１金属のメッキを容易にする第２金属Ｂ１および第３金属Ｃ１を含み、前記拡散防止層および前記酸化防止層は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、ＡｌおよびＰからなる群から選択された一つ以上の元素を含むことができる。
本発明によると、半導体パッケージのワイヤーボンディング工程でチップと基板の間のＷｉｒｅ接着性が優秀である。
また、基板製作時、接着強度および耐熱接着強度、耐薬品性、エッチング性などの銅箔としての要求特性が優秀である。
本発明の第１実施例に係るキャリア箔付き極薄銅箔の断面模式図。 本発明の第１実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）で撮影したイメージ。 Ａｌ層が形成されない場合のマット面とシャイニー面の表面イメージ。 本発明の第１実施例に係るキャリア箔付き極薄銅箔のマット面とシャイニー面の表面イメージ。 本発明の第１実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢで撮影したイメージ。 本発明の第１実施例に係るキャリア箔付き極薄銅箔の他の実施例に係る断面模式図。 本発明の第２実施例に係るキャリア箔付き極薄銅箔の断面模式図。 本発明の第２実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）で撮影したイメージ。 Ａｌ層が形成されない場合のマット面とシャイニー面の表面イメージ。 本発明の第２実施例に係るキャリア箔付き極薄銅箔のマット面とシャイニー面の表面イメージ。 本発明の第２実施例に係るキャリア箔付き極薄銅箔の他の実施例に係る断面模式図。 本発明の第３実施例に係るキャリア箔付き極薄銅箔の断面模式図。 本発明の第３実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）で撮影したイメージ。 Ａｌ層が形成されない場合のマット面とシャイニー面の表面イメージ。 本発明の第３実施例に係るキャリア箔付き極薄銅箔のマット面とシャイニー面の表面イメージ。 本発明の第３実施例に係るキャリア箔付き極薄銅箔の他の実施例に係る断面模式図。
以下では図面を参照して本発明の具体的な実施例を詳細に説明する。ただし、本発明の思想は提示される実施例に制限されず、本発明の思想を理解する当業者は同一思想の範囲内で他の構成要素を追加、変更、削除等を通して、退歩的な他の発明や本発明思想の範囲内に含まれる他の実施例を容易に提案できるはずであるが、これも本願発明思想範囲内に含まれるものと言える。
また、各実施例の図面に示される同一思想範囲内の機能が同じである構成要素は同じ参照符号を使って説明する。
本発明は、印刷回路基板のワイヤーと印刷回路基板間の接着性を向上させるとともに半導体ｓｕｂｓｔｒａｔｅの製造工程を単純化して、製造時間を減らし、歩留まりを高め、製造原価の節減効果に優秀な印刷回路基板用銅箔を提供する。
通常的に、ワイヤーボンディングとは、半導体チップの入出力パッドとＳｕｂｓｔｒａｔｅ（ｅｘ：リードフレーム、印刷回路基板など）の、リードまたは配線パターンなどの部分を互いに接続させることによって、前記半導体チップの入出力パッドとリードを互いに電気的に連結させる工程を意味する。
既存のＰＫＧ印刷回路基板では、ワイヤーと接合する部位の回路に、抵抗を最小化して電力の損失を減らしつつ、伝導性を向上させるために電極を主にシーラー−パラジウム（Ａｇ−Ｐｄ）のような高価な金属を使っている。
ここで、Ａｇは金属中に熱伝導および電気伝導性が優秀であり、またＰｄも白金族元素の一つであって、軟性は白金より落ちるが展性は白金より優れており、価格も白金より安くて軽く、多様な種類の合金に使われているため、印刷回路基板ではＡｇおよびＰｄの合金であるＡｇ−Ｐｄを多く使う。
ただし、Ａｇ−Ｐｄなどの電極を使う工程は、まず半導体チップおよびアルミニウムワイヤーでボンディングされる部分の上部面に所定の銀（Ａｇ）ペーストでスクリーンプリンティング（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）してボンディングパッドを形成し、このようなボンディングパッドにアルミニウムワイヤーをエポキシ等で付着させて硬化させることによって超音波（ウェッジ）ボンディングを実行したが、このような従来の方法は製造工程が複雑であり、銀ペーストを使ってパッドを製作するため、製造原価が増加するだけでなく製造装備も高価な問題点があった。
以下、各実施例に係る本発明のキャリア付き極薄銅箔は、Ａｌ層を形成して半導体パッケージのワイヤーボンディング工程で、半導体チップと基板間のＷｉｒｅ接着性を向上させ、基板製作時、接着強度および耐熱接着強度、耐薬品性、エッチング性などの銅箔としての要求特性が優秀な極薄銅箔を提供する。
［第１実施例］
図１は本発明の第１実施例に係るキャリア箔付き極薄銅箔の断面模式図であり、図２は本発明の第１実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）で撮影したイメージであり、図３はＡｌ層が形成されない場合のマット面とシャイニー面の表面イメージである。
また、図４は本発明の第１実施例に係るキャリア箔付き極薄銅箔のマット面とシャイニー面の表面イメージであり、図５は本発明の第１実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢで撮影したイメージである。
図６は、本発明の第１実施例に係るキャリア箔付き極薄銅箔の他の実施例に係る断面模式図である。
図１〜図５を参照すると、本発明の第１実施例に係るキャリア箔付き極薄銅箔１００は、キャリア箔１、剥離層２、第１極薄銅箔３、Ａｌ層４および第２極薄銅箔５で形成され得る。
キャリア箔付き極薄銅箔１００は、キャリア箔１、剥離層２、第１極薄銅箔３、Ａｌ層４および第２極薄銅箔５が順次積層されて形成され得る。
キャリア箔１は、アルミ箔、ステンレス鋼箔、チタン箔、銅箔または銅合金箔を使うことができる。例えば、電解銅箔、電解銅合金箔、圧延銅箔または圧延銅合金箔を使うことができる。
また、前記キャリア箔１の表面は、未処理電解銅箔または未処理電解銅合金箔のマット面またはシャイニー面、圧延銅箔または圧延銅合金箔の圧延仕上げ面であり得る。例えば、前記キャリア箔の表面は未処理電解銅箔または未処理電解銅合金箔のマット面または光沢面に粗化処理を実施した箔、または圧延銅箔または圧延銅合金箔の圧延仕上げ面の少なくとも一側面に粗化処理を実施した箔であり得る。
第１極薄銅箔３および第２極薄銅箔５のうち少なくとも一つは、電解メッキ、無電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され得る。
好ましくは、第１極薄銅箔３は電解メッキで形成され、第２極薄銅箔５はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され得る。
剥離層２は、剥離性を有する第１金属Ａ１、第１金属Ａ１のメッキを容易にする第２金属Ｂ１および第３金属Ｃ１を含むことができる。
第１金属Ａ１は、ＭｏまたはＷであり、第２金属Ｂ１および第３金属Ｃ１は、Ｆｅ、ＣｏおよびＮｉからなる群から選択される２個の互いに異なる金属であり得る。
ここで、第１金属Ａ１、第２金属Ｂ１および第３金属Ｃ１のうち少なくとも一つは有機金属であり得る。
剥離層２は第１金属Ａ１の含有量ａ１が約３０〜約８９重量％、第２金属Ｂ１の含有量ｂ１が約１０〜約６０重量％および第３金属Ｃ１の含有量ｃ１が約１〜約２０重量％であり得る。
前記金属の含有量ａ１、ｂ１およびｃ１は剥離層２の１ｄｍ２の単位面積当たりの第１金属Ａ１の付着量（被膜量）を同一面積当たりの第１金属Ａ１、第２金属Ｂ１および第３金属Ｃ１の付着量（被膜量）の合計で割った値に１００をかけてそれぞれ求める。
前記第１金属の含有量ａ１および前記第２金属の含有量ｂ１が前記含有量範囲からそれぞれ外れると、極薄銅箔の剥離性が低下し得、前記第３金属の含有量ｃ１が前記含有量範囲から外れると剥離層が不均一にメッキされ得る。
前記第１金属Ａ１と第２金属Ｂ１のみで剥離層を形成した場合、剥離層の剥離性が不均一な現象が発生し得る。
そして、剥離時に剥離層が極薄銅箔と共に剥離される性向を示し得る。
これに反し、本発明では第１金属Ａ１と第２金属Ｂ１のみで剥離層を形成した場合（例えば、Ｍｏ−Ｎｉ合金層）、その剥離性が不安定であるため、剥離層の剥離性の主な要因となる第１金属Ａ１のＭｏ金属のメッキ量を増加させるために、Ｍｏ金属のメッキに触媒の役割をするＦｅイオンを第３金属Ｃ１としてさらに添加する。Ｆｅイオンの添加は剥離層の均一なメッキを可能にする。
また、剥離層の付着量の合計は約５０〜約１００００μｇ／ｄｍ２であり得る。
前記付着量が約５０μｇ／ｄｍ２未満であると剥離層の役割を遂行できなくなり得、前記付着量が約１００００μｇ／ｄｍ２を超過すると剥離可能な物質である酸化性物質ではなく金属性物質となるため剥離性がなくなり得る。
一方、Ａｌ層の厚さｔ１と半導体チップのボンディング用パッドの厚さｔ２は約０．０００５≦ｔ１／ｔ２≦約３．０の式を満足する。前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ１／ｔ２を約０．０００５〜約３．０の範囲で具現することによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ１／ｔ２は、約０．０００５、０．００１、０．０１、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．５、２．０、２．５、または３．０であり得る。また、前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ１／ｔ２は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
また、Ａｌ層の厚さｔ１と半導体チップのボンディング用ワイヤーの厚さｔ３は、約０．０００５≦ｔ１／ｔ３≦約３．０の式を満足する。前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ１／ｔ３を約０．０００５〜約３．０の範囲で具現することによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ１／ｔ３は、約０．０００５、０．００１、０．０１、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．５、２．０、２．５、または３．０であり得る。また、前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ１／ｔ３は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
一方、キャリア箔のマット面またはシャイニー面の表面粗さは約２．０ｕｍ以下であり、Ａｌ層は電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され、表面粗さは約２．０ｕｍ以下である。
また、キャリア箔のマット面またはシャイニー面の表面粗さｒ１と前記Ａｌ層の表面粗さｒ２は、ｒ２／ｒ１≦約３．０の式を満足する。前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ２／ｒ１が約３．０以下の範囲で具現されることによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ２／ｒ１は、約０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２．０、２．１、２．２、２．３、２．４、２．５、２．６、２．７、２．８、２．９、または３．０であり得る。また、前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ２／ｒ１は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
図６を参照すると、本発明の他の実施例に係るキャリア箔付き極薄銅箔１０は前述したキャリア箔付き極薄銅箔１００に拡散防止層１６および酸化防止層１７をさらに含むことができる。
具体的には、キャリア箔付き極薄銅箔１０は、キャリア箔１１、拡散防止層１６、剥離層１２、酸化防止層１７、第１極薄銅箔１３、Ａｌ層１４および第２極薄銅箔１５が順次積層されて形成され得る。
拡散防止層１６と酸化防止層１７が同じメッキ条件を使って形成されるので実質的に同じ組成を有し、ただし拡散防止層１６が酸化防止層１７に比べて金属付着量が増加するため、より厚い。
前記キャリア箔付き極薄銅箔１０で拡散防止層１６が存在することによって、高温の加工環境においてもキャリア箔と極薄銅箔の剥離強度が一定に低い値に維持されることによって、これらの剥離が容易である。
また、前記キャリア箔付き極薄銅箔１０で拡散防止層１６に比べて酸化防止層１７の厚さが薄くなることによって、安定した剥離強度、酸化防止層１７の優秀な食刻性および向上したレーザー加工性を同時に具現することができる。
また、前記キャリア箔付き極薄銅箔１０で拡散防止層１６と酸化防止層１７が実質的に同じメッキ液を使うことができるため製造工程が単純化され得る。
前記拡散防止層１６および酸化防止層１７はＮｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、ＡｌおよびＰからなる群から選択された一つ以上の元素を含むことができる。例えば、前記拡散防止層および酸化防止層は単一の金属層であり得、２種以上の金属の合金層または１種以上の金属酸化物層であり得る。
例えば、単一の金属層を形成するメッキとしては、ニッケルメッキ、コバルトメッキ、鉄メッキ、アルミニウムメッキなどが使われ得る。２元系合金層を形成するメッキとしては、ニッケル−コバルトメッキ、ニッケル−鉄メッキ、ニッケル−クロムメッキ、ニッケル−モリブデンメッキ、ニッケル−タングステンメッキ、ニッケル−銅メッキ、ニッケル−リンメッキ、コバルト−鉄メッキ、コバルト−クロムメッキ、コバルト−モリブデンメッキ、コバルト−タングステンメッキ、コバルト−銅メッキ、コバルト−リンメッキなどが使われ得る。３元系合金層を形成するメッキとしては、ニッケル−コバルト−鉄メッキ、ニッケル−コバルト−クロムメッキ、ニッケル−コバルト−モリブデンメッキ、ニッケル−コバルト−タングステンメッキ、ニッケル−コバルト−銅メッキ、ニッケル−コバルト−リンメッキ、ニッケル−鉄−クロムメッキ、ニッケル−鉄−モリブデンメッキ、ニッケル−鉄−タングステンメッキ、ニッケル−鉄−銅メッキ、ニッケル−鉄−リンメッキ、ニッケル−クロム−モリブデンメッキ、ニッケル−クロム−タングステンメッキ、ニッケル−クロム−銅メッキ、ニッケル−クロム−リンメッキ、ニッケル−モリブデン−タングステンメッキ、ニッケル−モリブデン−銅メッキ、ニッケル−モリブデン−リンメッキ、ニッケル−タングステン−銅メッキ、ニッケル−タングステン−リンメッキ、ニッケル−銅−リンメッキ、コバルト−鉄−クロムメッキ、コバルト−鉄−モリブデンメッキ、コバルト−鉄−タングステンメッキ、コバルト−鉄−銅メッキ、コバルト−鉄−リンメッキ、コバルト−クロム−モリブデンメッキ、コバルト−クロム−タングステンメッキ、コバルト−クロム−銅メッキ、コバルト−クロム−リンメッキ、コバルト−モリブデン−リンメッキ、コバルト−タングステン−銅メッキ、コバルト−モリブデン−リンメッキ、コバルト−タングステン−銅メッキ、コバルト−タングステン−リンメッキ、コバルト−銅−リンメッキなどが使われ得る。
例えば、前記拡散防止層および酸化防止層はＮｉおよびＰを含むことができる。
また、酸化物としては、ニッケル酸化物、コバルト酸化物、鉄酸化物、クロム酸化物、モリブデン酸化物、タングステン酸化物、銅酸化物、アルミニウム酸化物、リン酸化物などが挙げられる。また、２種以上の前記酸化物の混合物などが使われ得る。
また、単一金属のメッキ層、合金メッキ層および酸化物層から選択された層を２層以上に形成させることができる。
前記拡散防止層は前記キャリア箔付き極薄銅箔を絶縁基板と高温でプレスする場合に、銅が剥離層に拡散することを抑制する役割をすることができる。前記拡散防止層を形成させずにキャリア箔付き極薄銅箔を絶縁基板と高温でプレスすると、キャリア箔と極薄銅箔で銅が剥離層に拡散してキャリア箔と極薄銅箔間に金属結合が生成され、これら間の強い結合力によりキャリア箔を剥離することが困難となり得る。
以下、好ましい実施例を挙げて本発明を詳細に説明するが、これに限定されるものではない。
（キャリア箔付き極薄銅箔の製造）
実施例１
１．キャリア箔の準備
キャリア箔の表面粗さは１．５μｍ、厚さは１８μｍの電解銅箔を使った。
２．拡散防止層の形成
下記の条件でＮｉ−Ｐメッキによる拡散防止層を形成した。
Ｎｉ濃度：１５ｇ／Ｌ、Ｐ濃度：８ｇ／Ｌ
ｐＨ４．０
温度：３０℃
電流密度：１．５Ａ／ｄｍ２
メッキ時間：２秒
前記条件で形成した拡散防止層の付着量は金属（Ｎｉ）付着量３０１ｕｇ／ｄｍ２であった。
３．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：１０Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は１．０７ｍｇ／ｄｍ２、剥離層の組成はＭｏ６０．５５重量％、Ｎｉ２９．８重量％、Ｆｅ５．９９重量％であった。
４．酸化防止層の形成
下記の条件でＮｉ−Ｐメッキによる酸化防止層を形成した。
Ｎｉ濃度：１５ｇ／Ｌ、Ｐ濃度８ｇ／Ｌ、
ｐＨ４．０
温度：３０℃
電流密度：０．５Ａ／ｄｍ２
メッキ時間：２秒
前記条件で形成した酸化防止層の付着量は金属（Ｎｉ）付着量３０ｕｇ／ｄｍ２であった。
５．第１極薄銅箔の形成
下記の条件で第１極薄銅箔を形成した。
ＣｕＳＯ４−５Ｈ２Ｏ：３００ｇ／Ｌ、Ｈ２ＳＯ４：１５０ｇ／Ｌ
温度：３０℃
電流密度：２０Ａ／ｄｍ２
メッキ時間：２５秒
前記条件で形成した第１極薄銅箔の厚さは２μｍであった。
６．Ａｌ層の形成
ワイヤー接合層であるＡｌの厚さは０．５μｍに形成され、表面粗さは前記キャリア箔の粗さと同じである１．５μｍを有するように形成した。
７．第２極薄銅箔の形成
下記の条件で第２極薄銅箔を形成した。
ＣｕＳＯ４−５Ｈ２Ｏ：３００ｇ／Ｌ、Ｈ２ＳＯ４：１５０ｇ／Ｌ
温度：３０℃
電流密度：２０Ａ／ｄｍ２
メッキ時間：５秒
前記条件で形成した第２極薄銅箔の厚さは０．５μｍであった。
実施例２
Ａｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
６．Ａｌ層の形成
ワイヤー接合層であるＡｌの厚さは１．０μｍに形成され、表面粗さはキャリア箔の粗さと同じである１．５μｍを有するように形成した。
実施例３
キャリア箔およびＡｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
１．キャリア箔の準備
キャリアの表面粗さは３．０μｍ、厚さは１８μｍの電解銅箔を使った。
６．Ａｌ層の形成
ワイヤー接合層であるＡｌ厚さは０．５μｍに形成し、表面粗さはキャリア箔の粗さと同じである３．０μｍを有するように形成した。
実施例４
剥離層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
４．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：１８Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は１．８９ｍｇ／ｄｍ２、剥離層の組成はＭｏ５１．９９重量％、Ｎｉ３８．８重量％、Ｆｅ５．５５重量％であった。
比較例１
剥離層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
４．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：３Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は０．３１ｍｇ／ｄｍ２、剥離層の組成はＭｏ２３．４２重量％、Ｎｉ６９．８１重量％、Ｆｅ２．５５重量％であった。
比較例２
剥離層およびＡｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
３．剥離層の形成
剥離層の付着量を０．８９ｍｇ／ｄｍ２に形成した。
６．Ａｌ層の形成
Ａｌ層の厚さを０．０５μｍに形成し、表面粗さは１．５μｍを有するように形成した。
以下、表１を参照して実施例１〜４、比較例１および２の剥離強度、Ａｌ層の表面粗さおよびワイヤーを通じての半導体チップとの接合性について説明する。
剥離強度の評価
実施例１〜３の場合、Ａｌ層の上下の銅層との剥離強度およびＡｌ層とキャリア箔の剥離強度は非常に良好であったし、実施例４の場合、極薄銅箔とキャリアの剥離強度は付着量が高いためキャリア間の剥離強度が低下する問題が発生した。
また、比較例１の場合、Ａｌ層とキャリアの剥離強度は付着量が低いため極薄銅箔層とキャリアが剥離されない問題が発生したし、比較例２の場合、Ａｌ層とキャリアの剥離強度は良好であった。
Ａｌ層の表面粗さ
実施例１、２および４の場合、Ａｌ層の表面粗さが低くてエッチングレートが優秀であるため回路形成時にファインパターンを得ることができたが、実施例３の場合、Ａｌ層の表面粗さが高いため実施例１、２よりエッチングレートが低下したし、回路形成時に所望のファインパターンを得ることができなかった。
比較例１の場合、前記処理で実施した時、Ａｌ層の表面粗さが低くてエッチングレートが優秀であるため、回路形成時にファインパターンを得ることができたが、比較例２の場合、Ａｌ層の厚さが薄いため回路エッチング液のダメージによって所望の形状の回路を得ることができなかった。
ワイヤーを通じての半導体チップとの接合性
実施例１〜４の場合、前記キャリア箔付き極薄銅箔を利用して半導体ｓｕｂｓｔｒａｔｅを製作し、半導体チップと直径２５〜７０μｍのワイヤー（金、アルミニウムなど）を利用して電気的に連結した時、Ａｌ層とワイヤー間のボンディング接着性も優秀であった。
比較例１の場合、キャリア箔付き極薄銅箔が剥離されないため半導体ｓｕｂｓｔｒａｔｅを製作することができなかったし、比較例２の場合、キャリア箔付き極薄銅箔を利用して半導体ｓｕｂｓｔｒａｔｅを製作し、半導体チップと直径２５〜７０μｍのワイヤー（金、アルミニウムなど）を利用して電気的に連結した時、Ａｌ層の薄い厚さによって接合時に発生するダメージによってワイヤー間のボンディング接着性が低下した。
［第２実施例］
図７は本発明の第２実施例に係るキャリア箔付き極薄銅箔の断面模式図であり、図８は本発明の第２実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）で撮影したイメージであり、図９はＡｌ層が形成されない場合のマット面とシャイニー面の表面イメージであり、図１０は本発明の第２実施例に係るキャリア箔付き極薄銅箔のマット面とシャイニー面の表面イメージである。
また、図１１は、本発明の第２実施例に係るキャリア箔付き極薄銅箔の他の実施例に係る断面模式図である。
図７〜図１０を参照すると、本発明の第２実施例に係るキャリア箔付き極薄銅箔２０は、キャリア箔２１、剥離層２２、第１極薄銅箔２３、Ｃｕ−Ａｌ接着力向上層２４、Ｃｕ拡散防止層２５、Ａｌ層２６および第２極薄銅箔２７で形成され得る。
図７では、Ｃｕ拡散防止層２５がＡｌ層２６の上、下にすべて形成されたものと図示されたが、Ａｌ層２６の上または下のうちいずれか一つにのみ形成されてもよい。
キャリア箔付き極薄銅箔２０は、キャリア箔２１、剥離層２２、第１極薄銅箔２３、Ｃｕ−Ａｌ接着力向上層２４、Ｃｕ拡散防止層２５、Ａｌ層２６および第２極薄銅箔２７が順次積層されて形成され得る。
キャリア箔２１は、アルミ箔、ステンレス鋼箔、チタン箔、銅箔または銅合金箔を使うことができる。例えば、電解銅箔、電解銅合金箔、圧延銅箔または圧延銅合金箔を使うことができる。
また、前記キャリア箔２１の表面は、未処理電解銅箔または未処理電解銅合金箔のマット面またはシャイニー面、圧延銅箔または圧延銅合金箔の圧延仕上げ面であり得る。例えば、前記キャリア箔の表面は未処理電解銅箔または未処理電解銅合金箔のマット面または光沢面に粗化処理を実施した箔、または圧延銅箔または圧延銅合金箔の圧延仕上げ面の少なくとも一側面に粗化処理を実施した箔であり得る。
第１極薄銅箔２３および第２極薄銅箔２７のうち少なくとも一つは、電解メッキ、無電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され得る。
好ましくは、第１極薄銅箔２３は電解メッキで形成され、第２極薄銅箔２７はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され得る。
剥離層２２は、剥離性を有する第１金属Ａ２、第１金属Ａ２のメッキを容易にする第２金属Ｂ２および第３金属Ｃ２を含むことができる。
第１金属Ａ２は、ＭｏまたはＷであり、第２金属Ｂ２および第３金属Ｃ２は、Ｆｅ、ＣｏおよびＮｉからなる群から選択される２個の互いに異なる金属であり得る。
ここで、第１金属Ａ２、第２金属Ｂ２および第３金属Ｃ２のうち少なくとも一つは有機金属であり得る。
剥離層２２は第１金属Ａ２の含有量ａ２が約３０〜約８９重量％、第２金属Ｂ２の含有量ｂ２が約１０〜約６０重量％および第３金属Ｃ２の含有量ｃ２が約１〜約２０重量％であり得る。
前記金属の含有量ａ２、ｂ２およびｃ２は剥離層１ｄｍ２の単位面積当たりの第１金属Ａ２の付着量（被膜量）を同一面積当たりの第１金属Ａ２、第２金属Ｂ２および第３金属Ｃ２の付着量（被膜量）の合計で割った値に１００をかけてそれぞれ求める。
前記第１金属の含有量ａ２および前記第２金属の含有量ｂ２が前記含有量範囲からそれぞれ外れると、極薄銅箔の剥離性が低下し得、前記第３金属の含有量ｃ２が前記含有量範囲から外れると剥離層が不均一にメッキされ得る。
前記第１金属Ａ２と第２金属Ｂ２だけで剥離層を形成した場合、剥離層の剥離性が不均一な現象が発生し得る。
そして、剥離時に剥離層が極薄銅箔と共に剥離される性向を示し得る。
これに反し、本発明では第１金属Ａ２と第２金属Ｂ２だけで剥離層を形成した場合（例えば、Ｍｏ−Ｎｉ合金層）、その剥離性が不安定であるため、剥離層の剥離性の主な要因となる第１金属Ａ２のＭｏ金属のメッキ量を増加させるために、Ｍｏ金属のメッキに触媒の役割をするＦｅイオンを第３金属Ｃ２としてさらに添加する。Ｆｅイオンの添加は剥離層の均一なメッキを可能にする。
また、剥離層２２の付着量の合計は約５０〜約１００００μｇ／ｄｍ２であり得る。
前記付着量が約５０μｇ／ｄｍ２未満であると剥離層の役割を遂行できなくなり得、前記付着量が約１００００μｇ／ｄｍ２を超過すると剥離可能な物質である酸化性物質ではなく金属性物質となるため剥離性がなくなり得る。
一方、Ａｌ層の厚さｔ４と半導体チップのボンディング用パッドの厚さｔ５は約０．０００５≦ｔ４／ｔ５≦約３．０の式を満足する。前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ４／ｔ５を約０．０００５〜約３．０の範囲で具現することによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ４／ｔ５は、約０．０００５、０．００１、０．０１、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．５、２．０、２．５、または３．０であり得る。また、前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ４／ｔ５は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
また、Ａｌ層の厚さｔ４と半導体チップのボンディング用ワイヤーの厚さｔ６は、約０．０００５≦ｔ４／ｔ６≦約３．０の式を満足する。前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ４／ｔ６を約０．０００５〜約３．０の範囲で具現することによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ４／ｔ６は、約０．０００５、０．００１、０．０１、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．５、２．０、２．５、または３．０であり得る。また、前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ４／ｔ６は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
一方、キャリア箔のマット面またはシャイニー面の表面粗さは約３．０ｕｍ以下であり、Ａｌ層は電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され、表面粗さは約３．０ｕｍ以下である。
また、キャリア箔のマット面またはシャイニー面の表面粗さｒ３と前記Ａｌ層の表面粗さｒ４は、ｒ４／ｒ３≦約３．０の式を満足する。前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ２／ｒ１が約３．０以下の範囲で具現されることによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ２／ｒ１は、約０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２．０、２．１、２．２、２．３、２．４、２．５、２．６、２．７、２．８、２．９、または３．０であり得る。また、前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ２／ｒ１は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
Ｃｕ拡散防止層２５は、Ａｌ層２６と第１極薄銅箔２３の間およびＡｌ層２６と第２極薄銅箔２７の間に形成され得る。Ｃｕ拡散防止層２５は、Ａｌ層２６のアルミニウムと第１極薄銅箔２３または第２極薄銅箔２７の銅がＣｕ−Ａｌ系金属管化合物（ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ）を形成することを防止するためのものである。
具体的には、Ａｌ層と極薄銅箔層（第１極薄銅箔または第２極薄銅箔）が強く結合して合金内で混在する場合、不均質組織をなす中間相（ｉｎｔｅｒｍｅｄｉａｔｅ ｐｈａｓｅ）を作るようになるが、このような中間相はそれぞれの金属の性質を帯びないまま、衝撃に脆弱であり、電気抵抗が大きくなる性質を有する問題点が発生する。
すなわち、Ｃｕ拡散防止層２５は、Ａｌ層２６のアルミニウムと第１極薄銅箔２３または第２極薄銅箔２７の銅が金属管化合物を形成しないようにする。
また、Ｃｕ拡散防止層の厚さｔ７とＡｌ層の厚さｔ４は、約０．５≦ｔ７／ｔ４≦約１．０の式を満足する。前記Ｃｕ拡散防止層の厚さと前記Ａｌ層の厚さの比率ｔ７／ｔ４が約０．５〜約１．０の範囲で具現されることによって、より優秀な効果を得ることができる。
具体例において、前記Ｃｕ拡散防止層の厚さと前記Ａｌ層の厚さの比率ｔ７／ｔ４は、約０．５、０．６、０．７、０．８、０．９、または１．０であり得る。また、前記Ｃｕ拡散防止層の厚さと前記Ａｌ層の厚さの比率ｔ７／ｔ４は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力ｐ１と剥離層の接着力ｐ２は、約１≦ｐ１／ｐ２≦約３０．０の式を満足する。第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力と剥離層の接着力の比率ｐ１／ｐ２が約１〜約３０．０の範囲で具現されることによって、より優秀な効果を得ることができる。
具体例において、前記第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力と剥離層の接着力の比率ｐ１／ｐ２は、約１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９または３０であり得る。また、前記第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力と剥離層の接着力の比率ｐ１／ｐ２は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
Ｃｕ−Ａｌ接着力向上層２４は、Ａｌ層２６とＣｕ拡散防止層２５の間に形成されてＡｌ層２６とＣｕ拡散防止層２５間の接着力を向上させるために、銅または銅とアルミニウムの中間物質で形成され得る。
図１１を参照すると、本発明の一実施例に係るキャリア箔付き極薄銅箔３０は拡散防止層３８、酸化防止層３９をさらに含むことができる。
キャリア箔付き極薄銅箔３０は、キャリア箔３１、拡散防止層３８、剥離層３２、酸化防止層３９、第１極薄銅箔３３、Ｃｕ−Ａｌ接着力向上層３４、Ｃｕ拡散防止層３５、Ａｌ層３６および第２極薄銅箔３７が順次積層されて形成され得る。
拡散防止層３８と酸化防止層３９が同じメッキ条件を使って形成されるので実質的に同じ組成を有し、ただし拡散防止層３８が酸化防止層３９に比べて金属付着量が増加するため、より厚い。
前記キャリア箔付き極薄銅箔３０で拡散防止層３８が存在することによって、高温の加工環境においてもキャリア箔と極薄銅箔の剥離強度が一定に低い値に維持されることによって、これらの剥離が容易である。
また、前記キャリア箔付き極薄銅箔３０で拡散防止層３８に比べて酸化防止層３９の厚さが薄くなることによって、安定した剥離強度、酸化防止層の優秀な食刻性および向上したレーザー加工性を同時に具現することができる。
また、前記キャリア箔付き極薄銅箔３０で拡散防止層３８と酸化防止層３９が実質的に同じメッキ液を使うことができるため製造工程が単純化され得る。
前記拡散防止層３８および酸化防止層３９はＮｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、ＡｌおよびＰからなる群から選択された一つ以上の元素を含むことができる。例えば、前記拡散防止層および酸化防止層は単一の金属層であり得、２種以上の金属の合金層または１種以上の金属酸化物層であり得る。
例えば、単一の金属層を形成するメッキとしては、ニッケルメッキ、コバルトメッキ、鉄メッキ、アルミニウムメッキなどが使われ得る。２元系合金層を形成するメッキとしては、ニッケル−コバルトメッキ、ニッケル−鉄メッキ、ニッケル−クロムメッキ、ニッケル−モリブデンメッキ、ニッケル−タングステンメッキ、ニッケル−銅メッキ、ニッケル−リンメッキ、コバルト−鉄メッキ、コバルト−クロムメッキ、コバルト−モリブデンメッキ、コバルト−タングステンメッキ、コバルト−銅メッキ、コバルト−リンメッキなどが使われ得る。３元系合金層を形成するメッキとしては、ニッケル−コバルト−鉄メッキ、ニッケル−コバルト−クロムメッキ、ニッケル−コバルト−モリブデンメッキ、ニッケル−コバルト−タングステンメッキ、ニッケル−コバルト−銅メッキ、ニッケル−コバルト−リンメッキ、ニッケル−鉄−クロムメッキ、ニッケル−鉄−モリブデンメッキ、ニッケル−鉄−タングステンメッキ、ニッケル−鉄−銅メッキ、ニッケル−鉄−リンメッキ、ニッケル−クロム−モリブデンメッキ、ニッケル−クロム−タングステンメッキ、ニッケル−クロム−銅メッキ、ニッケル−クロム−リンメッキ、ニッケル−モリブデン−タングステンメッキ、ニッケル−モリブデン−銅メッキ、ニッケル−モリブデン−リンメッキ、ニッケル−タングステン−銅メッキ、ニッケル−タングステン−リンメッキ、ニッケル−銅−リンメッキ、コバルト−鉄−クロムメッキ、コバルト−鉄−モリブデンメッキ、コバルト−鉄−タングステンメッキ、コバルト−鉄−銅メッキ、コバルト−鉄−リンメッキ、コバルト−クロム−モリブデンメッキ、コバルト−クロム−タングステンメッキ、コバルト−クロム−銅メッキ、コバルト−クロム−リンメッキ、コバルト−モリブデン−リンメッキ、コバルト−タングステン−銅メッキ、コバルト−モリブデン−リンメッキ、コバルト−タングステン−銅メッキ、コバルト−タングステン−リンメッキ、コバルト−銅−リンメッキなどが使われ得る。
例えば、前記拡散防止層および酸化防止層はＮｉおよびＰを含むことができる。
また、酸化物としては、ニッケル酸化物、コバルト酸化物、鉄酸化物、クロム酸化物、モリブデン酸化物、タングステン酸化物、銅酸化物、アルミニウム酸化物、リン酸化物などが挙げられる。また、２種以上の前記酸化物の混合物などが使われ得る。
また、単一金属のメッキ層、合金メッキ層および酸化物層から選択された層を２層以上に形成させることができる。
前記拡散防止層は前記キャリア箔付き極薄銅箔を絶縁基板と高温でプレスする場合に、銅が剥離層に拡散することを抑制する役割をすることができる。前記拡散防止層を形成させずにキャリア箔付き極薄銅箔を絶縁基板と高温でプレスすると、キャリア箔と極薄銅箔で銅が剥離層に拡散してキャリア箔と極薄銅箔間に金属結合が生成され、これら間の強い結合力によりキャリア箔を剥離することが困難となり得る。
以下、好ましい実施例を挙げて本発明を詳細に説明するが、これに限定されるものではない。
（キャリア箔付き極薄銅箔の製造）
実施例１
１．キャリア箔準備
キャリア箔の表面粗さは１．５μｍ、厚さは１８μｍの電解銅箔を使った。
２．拡散防止層の形成
下記の条件でＮｉ−Ｐメッキによる拡散防止層を形成した。
Ｎｉ濃度：１５ｇ／Ｌ、Ｐ濃度８ｇ／Ｌ
ｐＨ４．０
温度：３０℃
電流密度：１．５Ａ／ｄｍ２
メッキ時間：２秒
前記条件で形成した拡散防止層の付着量は金属（Ｎｉ）付着量３０１ｕｇ／ｄｍ２であった。
３．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：１０Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は１．０７ｍｇ／ｄｍ２、剥離層の組成はＭｏ６０．５５重量％、Ｎｉ２９．８重量％、Ｆｅ５．９９重量％であった。
４．酸化防止層の形成
下記の条件でＮｉ−Ｐメッキによる酸化防止層を形成した。
Ｎｉ濃度：１５ｇ／Ｌ、Ｐ濃度８ｇ／Ｌ
ｐＨ４．０
温度：３０℃
電流密度：０．５Ａ／ｄｍ２
メッキ時間：２秒
前記条件で形成した酸化防止層の付着量は金属（Ｎｉ）付着量３０ｕｇ／ｄｍ２であった。
５．第１極薄銅箔の形成
下記の条件で第１極薄銅箔を形成した。
ＣｕＳＯ４−５Ｈ２Ｏ：３００ｇ／Ｌ、Ｈ２ＳＯ４：１５０ｇ／Ｌ
温度：３０℃
電流密度：２０Ａ／ｄｍ２
メッキ時間：２５秒
前記条件で形成した第１極薄銅箔の厚さは２μｍであった。
６．Ｃｕ−Ａｌ接着力向上層の形成
第１極薄銅箔とＡｌ層間の接着力を向上させる層であって、Ｃｕの厚さは０．０３μｍに形成した。
７．Ｃｕ拡散防止層の形成
銅層（Ｃｕ Ｌａｙｅｒ）とＡｌ層の熱処理後に合金形成を防止するＡｌ２Ｏ３層を０．００５μｍでＡｌ層の上下に形成した。
８．Ａｌ層の形成
ワイヤー接合層であるＡｌの厚さは０．５μｍに形成され、表面粗さは前記キャリア箔の粗さと同じである１．５μｍを有するように形成した。
９．第２極薄銅箔の形成
下記の条件で第２極薄銅箔を形成した。
ＣｕＳＯ４−５Ｈ２Ｏ：３００ｇ／Ｌ、Ｈ２ＳＯ４：１５０ｇ／Ｌ
温度：３０℃
電流密度：２０Ａ／ｄｍ２
メッキ時間：５秒
前記条件で形成した第２極薄銅箔の厚さは０．５μｍであった。
実施例２
Ａｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
８．Ａｌ層の形成
ワイヤー接合層であるＡｌの厚さは１．０μｍに形成され、表面粗さはキャリア箔の粗さと同じである１．５μｍを有するように形成した。
実施例３
キャリア箔およびＡｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
１．キャリア箔の準備
キャリアの表面粗さは３．０μｍ、厚さは１８μｍの電解銅箔を使った。
８．Ａｌ層の形成
ワイヤー接合層であるＡｌ厚さは０．５μｍに形成し、表面粗さはキャリア箔の粗さと同じである３．０μｍを有するように形成した。
実施例４
剥離層、Ｃｕ−Ａｌ接着力向上層およびＣｕ拡散防止層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
３．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：１８Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は１．８９ｍｇ／ｄｍ２、剥離層の組成はＭｏ５１．９９重量％、Ｎｉ３８．８重量％、Ｆｅ５．５５重量％であった。
６．Ｃｕ−Ａｌ接着力向上層の形成
第１極薄銅箔とＡｌ層間の接着力を向上させる層であって、Ｃｕの厚さは０．０１μｍに形成した。
７．Ｃｕ拡散防止層の形成
銅層（Ｃｕ Ｌａｙｅｒ）とＡｌ層の熱処理後に合金形成を防止するＡｌ２Ｏ３層を０．０１５μｍでＡｌ層の上下に形成した。
比較例１
剥離層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
３．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：３Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は０．３１ｍｇ／ｄｍ２、剥離層の組成はＭｏ２３．４２重量％、Ｎｉ６９．８１重量％、Ｆｅ２．５５重量％であった。
比較例２
剥離層、Ｃｕ−Ａｌ接着力向上層およびＡｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
３．剥離層の形成
剥離層の付着量を０．８９ｍｇ／ｄｍ２に形成した。
６．Ｃｕ−Ａｌ接着力向上層の形成
Ｃｕ−Ａｌ接着力向上層の接着力は８程度に製作した。
８．Ａｌ層の形成
Ａｌ層の厚さを０．４μｍに形成し、表面粗さは１．５μｍを有するように形成した。
以下、表２を参照して実施例１〜４、比較例１および２の剥離強度、Ａｌ層の表面粗さおよびワイヤーを通じての半導体チップとの接合性について説明する。
剥離強度およびＡｌ層の接合性
実施例１の場合、Ａｌ層の上下の銅層との剥離強度は非常に良好であったし、特にＣＣＬ化をさせた後、Ａｌ層と極薄銅箔層の接着力が優秀であった。実施例２および３の場合、Ａｌ層とキャリアの剥離強度は非常に良好であったし、実施例４の場合、極薄銅箔とキャリアの剥離強度は付着量が高いため極薄銅箔とキャリア間の剥離強度が低下する問題が発生した。
比較例１の場合、Ａｌ層とキャリアの剥離強度は付着量が低いため極薄銅箔層とキャリアが剥離されない問題が発生したし、剥離層は良好であったが、Ａｌと極薄銅箔の間の接着力が弱いためＡｌ層の浮き現象が発生した。
Ａｌ層の表面粗さ
実施例１、２および４の場合、Ａｌ層の表面粗さが低くてエッチングレートが優秀であるため回路形成時にファインパターンを得ることができたが、実施例３の場合、Ａｌ層の表面粗さが高いため実施例１、２よりエッチングレートが低下したし、回路形成時に所望のファインパターンを得ることができなかった。
比較例１の場合、前記処理で実施した時、Ａｌ層の表面粗さが低くてエッチングレートが優秀であるため、回路形成時にファインパターンを得ることができたが、比較例２の場合、Ａｌ層と極薄銅箔の間の接着力が弱いためＡｌ層の浮き現象により回路エッチング液のダメージを受けて所望の形状の回路を得ることができなかった。
ワイヤーを通じての半導体チップとの接合性
実施例１〜４の場合、前記キャリア箔付き極薄銅箔を利用して半導体ｓｕｂｓｔｒａｔｅを製作し、半導体チップと直径２５〜７０μｍのワイヤー（金、アルミニウムなど）を利用して電気的に連結した時、Ａｌ層とワイヤー間のボンディング接着性も優秀であった。
比較例１の場合、キャリア箔付き極薄銅箔が剥離されないため半導体ｓｕｂｓｔｒａｔｅを製作することができなかったし、比較例２の場合、Ａｌ層と極薄銅箔上の剥離によって半導体ｓｕｂｓｔｒａｔｅは製作することができなかった。
［第３実施例］
図１２は本発明の第３実施例に係るキャリア箔付き極薄銅箔の断面模式図であり、図１３は本発明の第３実施例に係るキャリア箔付き極薄銅箔の断面をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）で撮影したイメージであり、図１４はＡｌ層が形成されない場合のマット面とシャイニー面の表面イメージであり、図１５は本発明の第３実施例に係るキャリア箔付き極薄銅箔のマット面とシャイニー面の表面イメージである。
また、図１６は、本発明の第３実施例に係るキャリア箔付き極薄銅箔の他の実施例に係る断面模式図である。
図１３〜図１５を参照すると、本発明の第３実施例に係るキャリア箔付き極薄銅箔４０は、キャリア箔４１、剥離層４２、第１極薄銅箔４３、Ｃｕ−Ａｌ接着力向上層４４、Ａｌ層４５および第２極薄銅箔４６で形成され得る。
キャリア箔付き極薄銅箔４０は、キャリア箔４１、剥離層４２、第１極薄銅箔４３、Ｃｕ−Ａｌ接着力向上層４４、Ａｌ層４５および第２極薄銅箔４６が順次積層されて形成され得る。
キャリア箔４１は、アルミ箔、ステンレス鋼箔、チタン箔、銅箔または銅合金箔を使うことができる。例えば、電解銅箔、電解銅合金箔、圧延銅箔または圧延銅合金箔を使うことができる。
また、前記キャリア箔４１の表面は、未処理電解銅箔または未処理電解銅合金箔のマット面またはシャイニー面、圧延銅箔または圧延銅合金箔の圧延仕上げ面であり得る。例えば、前記キャリア箔の表面は未処理電解銅箔または未処理電解銅合金箔のマット面または光沢面に粗化処理を実施した箔、または圧延銅箔または圧延銅合金箔の圧延仕上げ面の少なくとも一側面に粗化処理を実施した箔であり得る。
第１極薄銅箔４３および第２極薄銅箔４６のうち少なくとも一つは、電解メッキ、無電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され得る。
好ましくは、第１極薄銅箔４３は電解メッキで形成され、第２極薄銅箔４６はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され得る。
剥離層４２は、剥離性を有する第１金属Ａ３、第１金属Ａ３のメッキを容易にする第２金属Ｂ３および第３金属Ｃ３を含むことができる。
第１金属Ａ３は、ＭｏまたはＷであり、第２金属Ｂ３および第３金属Ｃ３は、Ｆｅ、ＣｏおよびＮｉからなる群から選択される２個の互いに異なる金属であり得る。
ここで、第１金属Ａ３、第２金属Ｂ３および第３金属Ｃ３のうち少なくとも一つは有機金属であり得る。
剥離層４２は第１金属Ａ３の含有量ａ３が約３０〜約８９重量％、第２金属Ｂ３の含有量ｂ３が約１０〜約６０重量％および第３金属Ｃ３の含有量ｃ３が約１〜約２０重量％であり得る。
前記金属の含有量ａ３、ｂ３およびｃ３は剥離層１ｄｍ２の単位面積当たりの第１金属Ａ３の付着量（被膜量）を同一面積当たりの第１金属Ａ３、第２金属Ｂ３および第３金属Ｃ３の付着量（被膜量）の合計で割った値に１００をかけてそれぞれ求める。
前記第１金属の含有量ａ３および前記第２金属の含有量ｂ３が前記含有量範囲からそれぞれ外れると、極薄銅箔の剥離性が低下し得、前記第３金属の含有量ｃ３が前記含有量範囲から外れると剥離層が不均一にメッキされ得る。
前記第１金属Ａ３と第２金属Ｂ３だけで剥離層を形成した場合、剥離層の剥離性が不均一な現象が発生し得る。
そして、剥離時、剥離層が極薄銅箔と共に剥離される性向を示し得る。
これに反し、本発明では第１金属Ａ３と第２金属Ｂ３だけで剥離層を形成した場合（例えば、Ｍｏ−Ｎｉ合金層）、その剥離性が不安定であるため、剥離層の剥離性の主な要因となる第１金属Ａ３のＭｏ金属のメッキ量を増加させるために、Ｍｏ金属のメッキに触媒の役割をするＦｅイオンを第３金属Ｃ３としてさらに添加する。Ｆｅイオンの添加は剥離層の均一なメッキを可能にする。
また、剥離層４２の付着量の合計は約５０〜約１００００μｇ／ｄｍ２であり得る。
前記付着量が約５０μｇ／ｄｍ２未満であると剥離層の役割を遂行できなくなり得、前記付着量が約１００００μｇ／ｄｍ２を超過すると剥離可能な物質である酸化性物質ではなく金属性物質となるため剥離性がなくなり得る。
一方、Ａｌ層の厚さｔ８と半導体チップのボンディング用パッドの厚さｔ９は約０．０００５≦ｔ８／ｔ９≦約３．０の式を満足する。前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ８／ｔ９を約０．０００５〜約３．０の範囲で具現することによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ８／ｔ９は、約０．０００５、０．００１、０．０１、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．５、２．０、２．５、または３．０であり得る。また、前記Ａｌ層の厚さと半導体チップボンディング用パッドの厚さの比率ｔ８／ｔ９は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
また、Ａｌ層の厚さｔ８と半導体チップのボンディング用ワイヤーの厚さｔ１０は、約０．０００５≦ｔ８／ｔ１０≦約３．０の式を満足する。前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ８／ｔ１０を約０．０００５〜約３．０の範囲で具現することによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ８／ｔ１０は、約０．０００５、０．００１、０．０１、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．５、２．０、２．５、または３．０であり得る。また、前記Ａｌ層の厚さと半導体チップボンディング用ワイヤー厚さの比率ｔ８／ｔ１０は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
一方、キャリア箔のマット面またはシャイニー面の表面粗さは約３．０ｕｍ以下であり、Ａｌ層は電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され、表面粗さは約３．０ｕｍ以下である。
また、キャリア箔のマット面またはシャイニー面の表面粗さｒ５と前記Ａｌ層の表面粗さｒ６は、ｒ６／ｒ５≦約３．０の式を満足する。前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ６／ｒ５が約３．０以下の範囲で具現されることによって、より優秀な効果を得ることができる。
具体例において、前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ６／ｒ５は、約０、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１．０、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２．０、２．１、２．２、２．３、２．４、２．５、２．６、２．７、２．８、２．９、または３．０であり得る。また、前記Ａｌ層の表面粗さとキャリア箔のマット面またはシャイニー面の表面粗さの比率ｒ６／ｒ５は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
Ｃｕ−Ａｌ接着力向上層４４は、Ａｌ層４５と第１極薄銅箔４３の間およびＡｌ層４５と第２極薄銅箔４６の間に形成され得、Ａｌ層４５のアルミニウムと第１極薄銅箔４３または第２極薄銅箔４６の銅間の接着力を向上させるために、銅または銅とアルミニウムの中間物質で形成され得る。
第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力ｐ３と剥離層の接着力ｐ４は、約１≦ｐ３／ｐ４≦約３０．０の式を満足する。第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力と剥離層の接着力の比率ｐ３／ｐ４が約１〜約３０．０の範囲で具現されることによって、より優秀な効果を得ることができる。
具体例において、前記第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力と剥離層の接着力の比率ｐ３／ｐ４は、約１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９または３０であり得る。また、前記第１極薄銅箔とＡｌ層間または第２極薄銅箔とＡｌ層間の接着力と剥離層の接着力の比率ｐ３／ｐ４は、約前記数値のうち一つ以上および約前記数値のうち一つ以下の範囲であり得る。
図１６を参照すると、本発明の一実施例に係るキャリア箔付き極薄銅箔５０は拡散防止層５７および酸化防止層５８をさらに含むことができる。
具体的には、キャリア箔付き極薄銅箔５０は、キャリア箔５１、拡散防止層５７、剥離層５２、酸化防止層５８、第１極薄銅箔５３、Ｃｕ−Ａｌ接着力向上層５４、Ａｌ層５５および第２極薄銅箔５６が順次積層されて形成され得る。
拡散防止層５７と酸化防止層５８が同じメッキ条件を使って形成されるので実質的に同じ組成を有し、ただし拡散防止層５７が酸化防止層５８に比べて金属付着量が増加するため、より厚い。
前記キャリア箔付き極薄銅箔５０で拡散防止層５７が存在することによって、高温の加工環境においてもキャリア箔と極薄銅箔の剥離強度が一定に低い値に維持されることによって、これらの剥離が容易である。
また、前記キャリア箔付き極薄銅箔で拡散防止層に比べて酸化防止層の厚さが薄くなることによって、安定した剥離強度、酸化防止層の優秀な食刻性および向上したレーザー加工性を同時に具現することができる。
また、前記キャリア箔付き極薄銅箔５０で拡散防止層５７と酸化防止層５８が実質的に同じメッキ液を使うことができるため製造工程が単純化され得る。
前記拡散防止層５７および酸化防止層５８はＮｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、ＡｌおよびＰからなる群から選択された一つ以上の元素を含むことができる。例えば、前記拡散防止層および酸化防止層は単一の金属層であり得、２種以上の金属の合金層または１種以上の金属酸化物層であり得る。
例えば、単一の金属層を形成するメッキとしては、ニッケルメッキ、コバルトメッキ、鉄メッキ、アルミニウムメッキなどが使われ得る。２元系合金層を形成するメッキとしては、ニッケル−コバルトメッキ、ニッケル−鉄メッキ、ニッケル−クロムメッキ、ニッケル−モリブデンメッキ、ニッケル−タングステンメッキ、ニッケル−銅メッキ、ニッケル−リンメッキ、コバルト−鉄メッキ、コバルト−クロムメッキ、コバルト−モリブデンメッキ、コバルト−タングステンメッキ、コバルト−銅メッキ、コバルト−リンメッキなどが使われ得る。３元系合金層を形成するメッキとしては、ニッケル−コバルト−鉄メッキ、ニッケル−コバルト−クロムメッキ、ニッケル−コバルト−モリブデンメッキ、ニッケル−コバルト−タングステンメッキ、ニッケル−コバルト−銅メッキ、ニッケル−コバルト−リンメッキ、ニッケル−鉄−クロムメッキ、ニッケル−鉄−モリブデンメッキ、ニッケル−鉄−タングステンメッキ、ニッケル−鉄−銅メッキ、ニッケル−鉄−リンメッキ、ニッケル−クロム−モリブデンメッキ、ニッケル−クロム−タングステンメッキ、ニッケル−クロム−銅メッキ、ニッケル−クロム−リンメッキ、ニッケル−モリブデン−タングステンメッキ、ニッケル−モリブデン−銅メッキ、ニッケル−モリブデン−リンメッキ、ニッケル−タングステン−銅メッキ、ニッケル−タングステン−リンメッキ、ニッケル−銅−リンメッキ、コバルト−鉄−クロムメッキ、コバルト−鉄−モリブデンメッキ、コバルト−鉄−タングステンメッキ、コバルト−鉄−銅メッキ、コバルト−鉄−リンメッキ、コバルト−クロム−モリブデンメッキ、コバルト−クロム−タングステンメッキ、コバルト−クロム−銅メッキ、コバルト−クロム−リンメッキ、コバルト−モリブデン−リンメッキ、コバルト−タングステン−銅メッキ、コバルト−モリブデン−リンメッキ、コバルト−タングステン−銅メッキ、コバルト−タングステン−リンメッキ、コバルト−銅−リンメッキなどが使われ得る。
例えば、前記拡散防止層および酸化防止層はＮｉおよびＰを含むことができる。
また、酸化物としては、ニッケル酸化物、コバルト酸化物、鉄酸化物、クロム酸化物、モリブデン酸化物、タングステン酸化物、銅酸化物、アルミニウム酸化物、リン酸化物などが挙げられる。また、２種以上の前記酸化物の混合物などが使われ得る。
また、単一金属のメッキ層、合金メッキ層および酸化物層から選択された層を２層以上に形成させることができる。
前記拡散防止層は前記キャリア箔付き極薄銅箔を絶縁基板と高温でプレスする場合に、銅が剥離層に拡散することを抑制する役割をすることができる。前記拡散防止層を形成させずにキャリア箔付き極薄銅箔を絶縁基板と高温でプレスすると、キャリア箔と極薄銅箔で銅が剥離層に拡散してキャリア箔と極薄銅箔間に金属結合が生成され、これら間の強い結合力によりキャリア箔を剥離することが困難となり得る。
以下、好ましい実施例を挙げて本発明を詳細に説明するが、これに限定されるものではない。
（キャリア箔付き極薄銅箔の製造）
実施例１
１．キャリア箔準備
キャリア箔の表面粗さは１．５μｍ、厚さは１８μｍの電解銅箔を使った。
２．拡散防止層の形成
下記の条件でＮｉ−Ｐメッキによる拡散防止層を形成した。
Ｎｉ濃度：１５ｇ／Ｌ、Ｐ濃度８ｇ／Ｌ
ｐＨ４．０
温度：３０℃
電流密度：１．５Ａ／ｄｍ２
メッキ時間：２秒
前記条件で形成した拡散防止層の付着量は金属（Ｎｉ）付着量３０１ｕｇ／ｄｍ２であった。
３．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：１０Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は１．０７ｍｇ／ｄｍ２、剥離層の組成はＭｏ６０．５５重量％、Ｎｉ２９．８重量％、Ｆｅ５．９９重量％であった。
４．酸化防止層の形成
下記の条件でＮｉ−Ｐメッキによる酸化防止層を形成した。
Ｎｉ濃度：１５ｇ／Ｌ、Ｐ濃度８ｇ／Ｌ
ｐＨ４．０
温度：３０℃
電流密度：０．５Ａ／ｄｍ２
メッキ時間：２秒
前記条件で形成した酸化防止層の付着量は金属（Ｎｉ）付着量３０ｕｇ／ｄｍ２であった。
５．第１極薄銅箔の形成
下記の条件で第１極薄銅箔を形成した。
ＣｕＳＯ４−５Ｈ２Ｏ：３００ｇ／Ｌ、Ｈ２ＳＯ４：１５０ｇ／Ｌ
温度：３０℃
電流密度：２０Ａ／ｄｍ２
メッキ時間：２５秒
前記条件で形成した第１極薄銅箔の厚さは２μｍであった。
６．Ｃｕ−Ａｌ接着力向上層の形成
第１極薄銅箔とＡｌ層間の接着力を向上させる層であって、Ｃｕの厚さは０．０３μｍに形成した。
７．Ａｌ層の形成
ワイヤー接合層であるＡｌの厚さは０．５μｍに形成され、表面粗さは前記キャリア箔の粗さと同じである１．５μｍを有するように形成した。
８．第２極薄銅箔の形成
下記の条件で第２極薄銅箔を形成した。
ＣｕＳＯ４−５Ｈ２Ｏ：３００ｇ／Ｌ、Ｈ２ＳＯ４：１５０ｇ／Ｌ
温度：３０℃
電流密度：２０Ａ／ｄｍ２
メッキ時間：５秒
前記条件で形成した第２極薄銅箔の厚さは０．５μｍであった。
実施例２
Ａｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
７．Ａｌ層の形成
ワイヤー接合層であるＡｌの厚さは１．０μｍに形成され、表面粗さはキャリア箔の粗さと同じである１．５μｍを有するように形成した。
実施例３
キャリア箔およびＡｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
１．キャリア箔の準備
キャリアの表面粗さは３．０μｍ、厚さは１８μｍの電解銅箔を使った。
７．Ａｌ層の形成
ワイヤー接合層であるＡｌ厚さは０．５μｍに形成し、表面粗さはキャリア箔の粗さと同じである３．０μｍを有するように形成した。
実施例４
剥離層およびＣｕ−Ａｌ接着力向上層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
３．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：１８Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は１．８９ｍｇ／ｄｍ２、剥離層の組成はＭｏ５１．９９重量％、Ｎｉ３８．８重量％、Ｆｅ５．５５重量％であった。
６．Ｃｕ−Ａｌ接着力向上層形成
第１極薄銅箔とＡｌ層間の接着力を向上させる層であって、Ｃｕの厚さは０．１μｍに形成した。
比較例１
剥離層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
３．剥離層の形成
下記の条件でＭｏ−Ｎｉ−Ｆｅメッキによる剥離層を形成した。
Ｍｏ濃度：２０ｇ／Ｌ、Ｎｉ濃度：６．５ｇ／Ｌ、Ｆｅ濃度：３ｇ／Ｌ、クエン酸ナトリウム：１５０ｇ／Ｌ
ｐＨ１０．２（アンモニア水３０ｍｌ／Ｌ添加）
温度：３０℃
電流密度：３Ａ／ｄｍ２
メッキ時間：７秒
前記条件で形成した剥離層の付着量は０．３１ｍｇ／ｄｍ２、剥離層の組成はＭｏ２３．４２重量％、Ｎｉ６９．８１重量％、Ｆｅ２．５５重量％であった。
比較例２
剥離層、Ｃｕ−Ａｌ接着力向上層およびＡｌ層を下記のように変更したことを除いては実施例１と同じ条件で実施した。
３．剥離層の形成
剥離層の付着量を０．８９ｍｇ／ｄｍ２に形成した。
６．Ｃｕ−Ａｌ接着力向上層形成
Ｃｕ−Ａｌ接着力向上層の接着力は８程度に製作した。
７．Ａｌ層の形成
Ａｌ層の厚さを０．４μｍに形成し、表面粗さは１．５μｍを有するように形成した。
以下、表３を参照して実施例１〜４、比較例１および２の剥離強度、Ａｌ層の表面粗さおよびワイヤーを通じての半導体チップとの接合性について説明する。
剥離強度およびＡｌ層の接合性
実施例１の場合、Ａｌ層の上下の銅層との剥離強度は非常に良好であったし、特にＣＣＬ化をさせた後、Ａｌ層と極薄銅箔層の接着力が優秀であった。実施例２および３の場合、Ａｌ層とキャリアの剥離強度は非常に良好であったし、実施例４の場合、極薄銅箔とキャリアの剥離強度は付着量が高いため極薄銅箔とキャリア間の剥離強度が低下する問題が発生した。
比較例１の場合、Ａｌ層とキャリアの剥離強度は付着量が低いため極薄銅箔層とキャリアが剥離されない問題が発生したし、剥離層は良好であったが、Ａｌと極薄銅箔の間の接着力が弱いためＡｌ層の浮き現象が発生した。
Ａｌ層の表面粗さ
実施例１、２および４の場合、Ａｌ層の表面粗さが低くてエッチングレートが優秀であるため回路形成時にファインパターンを得ることができたが、実施例３の場合、Ａｌ層の表面粗さが高いため実施例１、２よりエッチングレートが低下したし、回路形成時に所望のファインパターンを得ることができなかった。
比較例１の場合、前記処理で実施した時、Ａｌ層の表面粗さが低くてエッチングレートが優秀であるため、回路形成時にファインパターンを得ることができたが、比較例２の場合、Ａｌ層と極薄銅箔の間の接着力が弱いためＡｌ層の浮き現象により回路エッチング液のダメージを受けて所望の形状の回路を得ることができなかった。
ワイヤーを通じての半導体チップとの接合性
実施例１〜４の場合、前記キャリア箔付き極薄銅箔を利用して半導体ｓｕｂｓｔｒａｔｅを製作し、半導体チップと直径２５〜７０μｍのワイヤー（金、アルミニウムなど）を利用して電気的に連結した時、Ａｌ層とワイヤー間のボンディング接着性も優秀であった。
比較例１の場合、キャリア箔付き極薄銅箔が剥離されないため半導体ｓｕｂｓｔｒａｔｅを製作することができなかったし、比較例２の場合、Ａｌ層と極薄銅箔上の剥離によって半導体ｓｕｂｓｔｒａｔｅは製作することができなかった。
前記では本発明に係る実施例を基準に本発明の構成と特徴を説明したが本発明はこれに限定されず、本発明の思想と範囲内で多様に変更または変形できることは本発明が属する技術分野の当業者に明白なものであり、したがって、このような変更または変形は添付された特許請求の範囲に属するものであることを明らかにする。

Claims (11)

  1. キャリア箔、剥離層、第１極薄銅箔、Ａｌ層および第２極薄銅箔からなるキャリア箔付き極薄銅箔において、
    前記剥離層は、
    剥離性を有する第１金属（Ａ１）、前記第１金属（Ａ１）のメッキを容易にする第２金属（Ｂ１）および第３金属（Ｃ１）を含むことを特徴とする、キャリア箔付き極薄銅箔。
  2. 前記Ａｌ層の厚さ（ｔ１）と半導体チップのボンディング用パッドの厚さ（ｔ２）は
    約０．０００５≦ｔ１／ｔ２≦約３．０の式を満足する、請求項１に記載のキャリア箔付き極薄銅箔。
  3. 前記Ａｌ層の厚さ（ｔ１）と半導体チップのボンディング用ワイヤーの厚さ（ｔ３）は、
    約０．０００５≦ｔ１／ｔ３≦約３．０の式を満足する、請求項１に記載のキャリア箔付き極薄銅箔。
  4. 前記キャリア箔のマット面またはシャイニー面の表面粗さは約２．０ｕｍ以下であり、
    前記Ａｌ層は、
    電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され、表面粗さは約２．０ｕｍ以下である、請求項１に記載のキャリア箔付き極薄銅箔。
  5. 前記Ａｌ層は、電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成され、
    前記キャリア箔のマット面またはシャイニー面の表面粗さ（ｒ１）と前記Ａｌ層の表面粗さ（ｒ２）は、
    ｒ２／ｒ１≦約３．０の式を満足する、請求項１に記載のキャリア箔付き極薄銅箔。
  6. 前記第１金属（Ａ１）は、ＭｏまたはＷであり、
    前記第２金属（Ｂ１）および前記第３金属（Ｃ１）は、Ｆｅ、ＣｏおよびＮｉからなる群から選択される２個の互いに異なる金属であることを特徴とする、請求項１に記載のキャリア箔付き極薄銅箔。
  7. 前記剥離層は、
    前記第１金属（Ａ１）の含有量（ａ１）が約３０〜約８９重量％、前記第２金属（Ｂ１）の含有量（ｂ１）が約１０〜約６０重量％および前記第３金属（Ｃ１）の含有量（ｃ１）が約１〜約２０重量％である、請求項１に記載のキャリア箔付き極薄銅箔。
  8. 前記剥離層の付着量の合計が約５０〜約１００００μｇ／ｄｍ２であることを特徴とする、請求項１に記載のキャリア箔付き極薄銅箔。
  9. 前記第１金属（Ａ１）、前記第２金属（Ｂ１）および前記第３金属（Ｃ１）のうち少なくとも一つは有機金属であることを特徴とする、請求項１に記載のキャリア箔付き極薄銅箔。
  10. 前記第１極薄銅箔および前記第２極薄銅箔のうち少なくとも一つは、
    電解メッキまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）を通じて形成されることを特徴とする、請求項１に記載のキャリア箔付き極薄銅箔。
  11. キャリア箔、拡散防止層、剥離層、酸化防止層、第１極薄銅箔、Ａｌ層および第２極薄銅箔からなるキャリア箔付き極薄銅箔において、
    前記剥離層は、
    剥離性を有する第１金属（Ａ１）、前記第１金属のメッキを容易にする第２金属（Ｂ１）および第３金属（Ｃ１）を含み、
    前記拡散防止層および前記酸化防止層は、
    Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、ＡｌおよびＰからなる群から選択された一つ以上の元素を含む、キャリア箔付き極薄銅箔。
JP2019559247A 2017-01-16 2018-01-15 キャリア箔付き極薄銅箔 Active JP7025449B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0007039 2017-01-16
KR1020170007039A KR101881287B1 (ko) 2017-01-16 2017-01-16 캐리어박 부착 극박동박
PCT/KR2018/000670 WO2018131964A1 (ko) 2017-01-16 2018-01-15 캐리어박 부착 극박동박

Publications (2)

Publication Number Publication Date
JP2020506297A true JP2020506297A (ja) 2020-02-27
JP7025449B2 JP7025449B2 (ja) 2022-02-24

Family

ID=62839461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019559247A Active JP7025449B2 (ja) 2017-01-16 2018-01-15 キャリア箔付き極薄銅箔

Country Status (5)

Country Link
US (1) US11164831B2 (ja)
JP (1) JP7025449B2 (ja)
KR (1) KR101881287B1 (ja)
CN (1) CN110301040B (ja)
WO (1) WO2018131964A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152318B2 (en) * 2017-11-22 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and manufacturing method of semiconductor device
JP7247611B2 (ja) * 2019-01-31 2023-03-29 株式会社プロテリアル キャリア箔付電解アルミニウム箔
CN114196920B (zh) * 2021-12-22 2022-10-21 安徽铜冠铜箔集团股份有限公司 一种铜箔制备方法
CN115058711B (zh) * 2022-06-17 2022-12-27 山东大学 一种易剥离的超薄载体铜箔的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128662A (en) * 1974-09-02 1976-03-11 Sanyo Electric Co Riidosaisen no kochakuhoho
JPH0529371A (ja) * 1991-07-24 1993-02-05 Denki Kagaku Kogyo Kk 混成集積回路
JPH0613723A (ja) * 1991-07-30 1994-01-21 Denki Kagaku Kogyo Kk 混成集積回路
JP2001196738A (ja) * 2000-01-11 2001-07-19 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法
JP2003136626A (ja) * 2001-11-02 2003-05-14 Toyo Kohan Co Ltd 導電層積層材および導電層積層材を用いた部品
JP2004269959A (ja) * 2003-03-07 2004-09-30 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体とその製造方法
KR20090072423A (ko) * 2007-12-28 2009-07-02 일진소재산업주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
JP2010238928A (ja) * 2009-03-31 2010-10-21 Nippon Mining & Metals Co Ltd プリント配線板用銅箔
KR20140023744A (ko) * 2012-08-17 2014-02-27 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
JP2015179715A (ja) * 2014-03-19 2015-10-08 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101197A (ja) * 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
KR20140049632A (ko) 2012-10-17 2014-04-28 하이쎌(주) 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
TWI613940B (zh) 2014-03-31 2018-02-01 Jx Nippon Mining & Metals Corp 附載體之銅箔、印刷配線板、積層體、電子機器及印刷配線板之製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128662A (en) * 1974-09-02 1976-03-11 Sanyo Electric Co Riidosaisen no kochakuhoho
JPH0529371A (ja) * 1991-07-24 1993-02-05 Denki Kagaku Kogyo Kk 混成集積回路
JPH0613723A (ja) * 1991-07-30 1994-01-21 Denki Kagaku Kogyo Kk 混成集積回路
JP2001196738A (ja) * 2000-01-11 2001-07-19 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法
JP2003136626A (ja) * 2001-11-02 2003-05-14 Toyo Kohan Co Ltd 導電層積層材および導電層積層材を用いた部品
JP2004269959A (ja) * 2003-03-07 2004-09-30 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体とその製造方法
KR20090072423A (ko) * 2007-12-28 2009-07-02 일진소재산업주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
JP2010238928A (ja) * 2009-03-31 2010-10-21 Nippon Mining & Metals Co Ltd プリント配線板用銅箔
KR20140023744A (ko) * 2012-08-17 2014-02-27 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
JP2015179715A (ja) * 2014-03-19 2015-10-08 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
CN110301040A (zh) 2019-10-01
KR20180085085A (ko) 2018-07-26
US20190371750A1 (en) 2019-12-05
KR101881287B1 (ko) 2018-07-27
US11164831B2 (en) 2021-11-02
JP7025449B2 (ja) 2022-02-24
WO2018131964A1 (ko) 2018-07-19
CN110301040B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
JP7083845B2 (ja) キャリア箔付き極薄銅箔
JP7025449B2 (ja) キャリア箔付き極薄銅箔
JP4489193B2 (ja) 多層メッキリードフレーム
TWI267945B (en) Novel method for copper wafer wire bonding
TW200803640A (en) Ultrathin copper foil with carrier and printed circuit board
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2021167468A (ja) キャリア箔付き極薄銅箔
KR20130066502A (ko) 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
TWI271901B (en) Electronic part and surface treatment method of the same
JP2000077593A (ja) 半導体用リードフレーム
JPH08283963A (ja) 耐熱銀被覆複合体とその製造方法
TW201238751A (en) Copper foil with copper carrier, method for producing the same, copper foil for electronic circuit, method for producing the same, and method for forming electronic circuit
JP4663975B2 (ja) 電子部品用パッケージ
JPH05206620A (ja) 金属ベース回路基板
JP2020117770A (ja) コネクタ用端子材及びコネクタ用端子
JPH1084065A (ja) 電子部品用導電材料
JP4534183B2 (ja) 電子部品
JP2017183662A (ja) リードフレーム材料およびその製造方法
JP2021027265A (ja) 配線基板
JP2022134722A (ja) 金属部品
JP5637965B2 (ja) リードフレーム用アルミニウム板条及びリードフレーム板条
JP3308650B2 (ja) Ｉｃパッケージ
JPS6077490A (ja) セラミツク多層配線基板及びその製造法
JPH11186483A (ja) 半導体装置用リードフレーム
JPS61177394A (ja) 銅系基材に銀メツキを施す方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211008

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211102

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220210

R150 Certificate of patent or registration of utility model

Ref document number: 7025449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350