JP3308650B2 - Icパッケージ - Google Patents

Icパッケージ

Info

Publication number
JP3308650B2
JP3308650B2 JP13669393A JP13669393A JP3308650B2 JP 3308650 B2 JP3308650 B2 JP 3308650B2 JP 13669393 A JP13669393 A JP 13669393A JP 13669393 A JP13669393 A JP 13669393A JP 3308650 B2 JP3308650 B2 JP 3308650B2
Authority
JP
Japan
Prior art keywords
plating
package
thin film
film
nuclei
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13669393A
Other languages
English (en)
Other versions
JPH06330384A (ja
Inventor
太 園田
隆博 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP13669393A priority Critical patent/JP3308650B2/ja
Publication of JPH06330384A publication Critical patent/JPH06330384A/ja
Application granted granted Critical
Publication of JP3308650B2 publication Critical patent/JP3308650B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半田付け性に優れた薄
膜を備えたICパッケージ に関する。
【0002】
【従来の技術】ICパッケージは、金属箔または金属化
面よりなりICを搭載する搭載部、この搭載部に直接的
にまたはワイヤーやメタライズ配線等を介して間接的に
接続されて外部からの信号等を導出入する外部金属端
子、並びにこれら搭載部及び外部金属端子を支持固定す
るとともに、配線間を電気的に絶縁するセラミックス、
樹脂等の絶縁体を備えている。そして、外部金属端子、
すなわちリード、ピン、バンプ等のように他部材と接合
される部分は、接合材料(例えば半田)の濡れ性をよく
するため、表面に鍍金層が設けられている。
【0003】ところで、ICパッケージにICを搭載す
る場合、搭載部がAu層よりなるものにあっては、IC
のシリコンとAu層とを窒素雰囲気等の不活性雰囲気中
でスクライブさせて両者を固着するが、搭載部がAg層
やAl層よりなるものにあっては、酸素等を含む酸化雰
囲気中で銀ガラスや銀ポリイミドにて固着される。その
後、還元雰囲気中でキャップシールされ、マザーボード
に外部金属端子が半田付けされる。
【0004】
【発明が解決しようとする課題】ICパッケージの中に
は、脆いAu合金が生じるのを避けるために外部金属端
子の最外表面にAu鍍金を施さず、例えば、ワット浴N
i鍍金や光沢のあるスルファミン酸Ni鍍金を施し、N
i層が露出しているものがある。このNi層は、Au層
が耐酸化性に優れるのと異なり、元来酸化され易い。従
って、長時間放置するとNi層の表面が酸化されて半田
濡れ性の劣化を招く。
【0005】また、放置時間が短くても、露出したNi
層を有するICパッケージに上記のように酸化雰囲気中
でICを搭載すると、その段階でNi層の表面が酸化さ
れる。通常IC搭載後の半田浸漬の前処理として酸洗浄
を施してNi層表面の酸化皮膜を除去するが、強固な酸
化皮膜又は深い酸化皮膜は、完全に除去され得ない。従
って、その後、マザーボードに外部金属端子を半田付け
する工程で半田濡れ不良が頻発することがあった。
【0006】しかし、従来、Ni層の表面性状とその耐
酸化性との具体的関係は、明らかに解明されていなかっ
た。また、従来Ni鍍金条件は、被鍍金物への密着力、
厚みの均一性及び歪の低減という観点から設定されてい
た。従って、半田付け性の仕様が厳しい品番にあって
は、品質のバラツキが大きかった。本発明の目的は、こ
の問題を解決し、半田濡れ性以外の諸特性を損なうこと
なく、半田濡れ性を良くした薄膜及びその薄膜を備えた
ICパッケージを提供することにある。
【0007】その課題を解決するために、本発明のIC
パッケージは 30μm×25μmの方形範囲を200
0倍に拡大視した場合に、対角線上及び中心線上のいず
れかに跨る金属核の全数が70以下であるニッケルNi
鍍金膜を入出力端子の表面に備えたことを特徴とする
【0008】 このように半田付け性に優れた薄膜を形成
する方法は、鍍金時の電流密度を1.2A/dm以上
3.0A/dm 以下、鍍金浴の温度を55℃以下に設
定してスルファミン酸ニッケルNi鍍金することを特徴
とする。
【0009】
【作用】発明者は、Ni鍍金膜の耐酸化性がNi鍍金膜
表面のNi核の数と関連していることを見出した。すな
わち、Ni鍍金膜の表面には、Ni鍍金膜の下地(例え
ば鍍金前の端子金属の表面粒界)に沿った滑らかな鍍金
析出粒と、下地に沿わないNi核とが存在する。このN
i核は、鍍金析出粒よりも突出しているので、その数が
少ないほど鍍金膜全体の比表面積を減らし、酸化反応に
対して不活性となる。そして、Ni核数が所定値以下で
あれば、酸化雰囲気中でICを搭載した後でも良好に半
田が濡れる。
【0010】
【0011】従って、金属核の全数が所定値を超える
と、酸化反応に対して活性となり、半田の濡れ性を悪く
するので、核数を上記のように限定した。ここで、核数
を「30μm×25μmの方形範囲を2000倍に拡大
視した場合に、対角線上及び中心線上のいずれかに跨る
金属核の全数」をもって特定したのは、金属核を直接目
視するのは困難であること、並びに薄膜の材質及び形成
過程の如何にかかわらず微視的範囲において金属核はほ
ぼ均等に分散していることによる。
【0012】薄膜が鍍金膜である場合に、金属核の全数
を所定値以下とする有効な方法は、鍍金電流密度を1.
2A/dm2以上、望ましくは1.8A/dm2以上、鍍
金浴の温度を55℃以下に設定することである。1.2
A/dm2より低い電流密度か55℃より高い温度で鍍
金すると小さな核が所定値より多く発生するからであ
る。
【0013】本発明の薄膜をICパッケージの入出力端
子の表面に形成すると、入出力端子の表面が酸化されに
くくなり、半田付けによるマザーボードとの接続が容易
になる。尚、電流密度が3.0A/dm2より高くなる
と、陰極電流効率(析出効率)が不安定となり、膜厚管
理が困難となるほか、鍍金作業条件によっては、焼けと
称する変色が発生するので、好ましくない。
【0014】
【実施例】
[実施例の構造]本発明薄膜の一実施例を図面とともに
説明する。図1は、本発明薄膜を備えたピングリッドア
レイタイプのICパッケージを示す断面図である。
【0015】ICパッケージ1は、アルミナ92重量%
のセラミックスからなり内部配線(図示省略)を有する
多層配線基板2と、この多層配線基板2の一主面の外部
パッド(図示省略)にAgろう付けされた複数本の端子
ピン3とで構成されている。端子ピン3が、本発明薄膜
を表面に備えた入出力端子部材であり、42アロイ又は
コバールよりなる直径0.46mmのピン本体の表面に
厚さ2〜9μmのNi層が設けられている。
【0016】[実施例の製造方法]先ず、セラミックス
粉末のスラリーをドクターブレード法にてグリーンシー
トに成形し、その表面にタングステンのメタライズイン
クにて所定の配線パターンを印刷し、積層し、非酸化雰
囲気中1500℃前後の温度で焼成することによって、
多層配線基板2を得た。
【0017】この多層配線基板2に対し、通常のNiワ
ット浴にて、その表面のタングステンメタライズ部に厚
さ0.5〜2.0μmの鍍金を施し、Ni鍍金膜を形成
した。次に多層配線基板2の一主面の外部パッドに端子
ピン3をAgろう付けした後、再び通常のNiワット浴
にて、その表面に厚さ1.5〜6.0μmの鍍金を施
し、続いてAu鍍金を施した。
【0018】最後に端子ピン3以外の部分をテープでマ
スキングした状態で端子ピン3の表面のみを王水等で剥
離し、続いてスルファミン酸ニッケルを主成分とする鍍
金液(スルファミン酸ニッケル含有量270g/l,硼
酸含有量35g/l,塩化ニッケル含有量8g/l)を
用いて電流密度0.6〜3.0A/m2、温度30〜6
0℃の種々の条件で端子ピン3表面に電解鍍金を施すこ
とによって、ICパッケージ1を製造した。端子ピン3
の表面には、新たに厚さ2.0〜9.0μmのNi鍍金
膜が形成されていた。
【0019】[評価]端子ピン3の外観色調を目視にて
検査した結果と、端子ピン3を半田に浸漬して半田濡れ
性を観察した結果を表1に示す。表1において、電流密
度及び鍍金温度は、スルファミン酸Niを主成分とする
鍍金液を用いて電解鍍金した場合の設定条件である。
【0020】
【表1】 これらの結果から、同じ鍍金温度であれば電流密度が高
くなるほど、また同じ電流密度であれば鍍金温度が低い
ほど、より光沢のある外観となる傾向があること判っ
た。
【0021】次にスルファミン酸Niを主成分とする鍍
金液を用いて形成された鍍金膜の表面写真を図2〜図5
に示す。図2、図3、図4及び図5は、それぞれ鍍金温
度が30℃、40℃、50℃及び60℃の場合で、いず
れも2000倍に拡大した走査型電子顕微鏡写真であ
る。写真の中で、黒い部分が下地に沿った鍍金膜、白い
斑点部分がNi核である。これらの写真から、同じ鍍金
温度であれば電流密度が高くなるほど、また同じ電流密
度であれば鍍金温度が低いほど、Ni核の個数が少なく
なることが定性的に判った。
【0022】そこで、これらの写真の対角線(図6のX
及びY)上及び中心線(同P及びQ)上のいずれかに跨
る金属核の個数を定量したところ、図7のようになっ
た。図7より、表1において光沢が有り且つ半田濡れ性
に優れた鍍金膜は、Ni核の測定個数が70個以下の場
合に対応していた。よって、Ni鍍金膜において、30
μm×25μmの方形範囲を2000倍に拡大視した場
合に、対角線上及び中心線上のいずれかに跨る金属核の
全数が70以下であるものが、半田付け性に優れた薄膜
となることが明らかである。
【0023】
【発明の効果】以上のように、本発明の薄膜は、酸化反
応に対して活性な金属核の密度を所定値以下に特定した
ものであるので、半田付け性に優れ、しかも光沢の有る
ものである。従って、この薄膜をICパッケージの入出
力端子の表面に適用すれば、ICパッケージの品質が格
段に向上する。
【図面の簡単な説明】
【図1】実施例の薄膜を備えたピングリッドアレイタイ
プのICパッケージを示す断面図である。
【図2】温度30℃の鍍金浴を用いて電解鍍金して得ら
れた薄膜の表面写真である。
【図3】温度40℃の鍍金浴を用いて電解鍍金して得ら
れた薄膜の表面写真である。
【図4】温度50℃の鍍金浴を用いて電解鍍金して得ら
れた薄膜の表面写真である。
【図5】温度60℃の鍍金浴を用いて電解鍍金して得ら
れた薄膜の表面写真である。
【図6】金属核の測定方法を示す説明図である。
【図7】鍍金温度をパラメータとする、鍍金電流密度と
Ni核の測定個数との関係を示すグラフである。
【符号の説明】
1 ICパッケージ 2 多層配線基板
3 端子ピン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−145848(JP,A) 特開 平1−253294(JP,A) 特開 平4−256350(JP,A) 特開 昭61−244057(JP,A) 友野理平著,「実用めっきマニュア ル」,株式会社オーム発行,1971年10月 25日,第188,189頁 (58)調査した分野(Int.Cl.7,DB名) C25D 7/12 C25D 7/00 H01L 23/50

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 30μm×25μmの方形範囲を20
    00倍に拡大視した場合に、対角線上及び中心線上のい
    ずれかに跨る金属核の全数が70以下であるニッケルN
    i鍍金膜を入出力端子の表面に備えたことを特徴とする
    ICパッケージ
  2. 【請求項2】 前記入出力端子が、前記ニッケルNi鍍
    金膜の下にAu鍍金膜を有する請求項1に記載のICパ
    ッケージ。
JP13669393A 1993-05-14 1993-05-14 Icパッケージ Expired - Fee Related JP3308650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13669393A JP3308650B2 (ja) 1993-05-14 1993-05-14 Icパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13669393A JP3308650B2 (ja) 1993-05-14 1993-05-14 Icパッケージ

Publications (2)

Publication Number Publication Date
JPH06330384A JPH06330384A (ja) 1994-11-29
JP3308650B2 true JP3308650B2 (ja) 2002-07-29

Family

ID=15181269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13669393A Expired - Fee Related JP3308650B2 (ja) 1993-05-14 1993-05-14 Icパッケージ

Country Status (1)

Country Link
JP (1) JP3308650B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
友野理平著,「実用めっきマニュアル」,株式会社オーム発行,1971年10月25日,第188,189頁

Also Published As

Publication number Publication date
JPH06330384A (ja) 1994-11-29

Similar Documents

Publication Publication Date Title
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US11166378B2 (en) Carrier-foil-attached ultra-thin copper foil
CN110301040B (zh) 附有载体箔的超薄铜箔
KR100279861B1 (ko) 예비도금된리드단자를가지는성형된전자부품및그의제조방법
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US7233072B2 (en) Electronic part and surface treatment method of the same
JP3308650B2 (ja) Icパッケージ
JPH11111909A (ja) 半導体装置用リードフレーム
US11917755B2 (en) Carrier-foil-attached ultra-thin copper foil
JPH05206620A (ja) 金属ベース回路基板
JPS59211253A (ja) 電子部品パツケ−ジ
JP4663975B2 (ja) 電子部品用パッケージ
US6376054B1 (en) Surface metallization structure for multiple chip test and burn-in
JP2000340596A (ja) 半導体装置の製造方法
JPH08250859A (ja) セラミック多層配線基板およびその製造方法
JPH10284666A (ja) 電子部品機器
JP2537064B2 (ja) チップキャリア
JPH11186483A (ja) 半導体装置用リードフレーム
JPS6092647A (ja) 電子部品の外部リ−ド
KR950008697B1 (ko) Tab 테이프
JP3537667B2 (ja) 配線基板
KR0138263B1 (ko) 금 도금된 전자부품 팩키지의 제조방법
JPH04125955A (ja) 半導体装置及びその製造方法
JPH06268132A (ja) 半導体装置用リードフレーム
JPH0793310B2 (ja) 電極付半導体チップ及びその実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090517

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100517

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees