KR100279861B1 - 예비도금된리드단자를가지는성형된전자부품및그의제조방법 - Google Patents

예비도금된리드단자를가지는성형된전자부품및그의제조방법 Download PDF

Info

Publication number
KR100279861B1
KR100279861B1 KR1019970034675A KR19970034675A KR100279861B1 KR 100279861 B1 KR100279861 B1 KR 100279861B1 KR 1019970034675 A KR1019970034675 A KR 1019970034675A KR 19970034675 A KR19970034675 A KR 19970034675A KR 100279861 B1 KR100279861 B1 KR 100279861B1
Authority
KR
South Korea
Prior art keywords
lead terminal
pulse
plating layer
plating
electronic component
Prior art date
Application number
KR1019970034675A
Other languages
English (en)
Other versions
KR980013559A (ko
Inventor
요시오 이다
아끼요시 다이나까
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR980013559A publication Critical patent/KR980013559A/ko
Application granted granted Critical
Publication of KR100279861B1 publication Critical patent/KR100279861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 음극층, 양극 리드, 그 양극 리드에 접속된 예비 도금된 양극 리드 단자, 그 음극층에 접속된 예비 도금된 음극 리드 단자, 및 양극 및 음극 리드 단자의 일부분이 노출되고, 캐패시터 소자를 밀봉하는 절연부재를 포함하는 캐패시터 소자로 구성된 고체 전해 캐패시터와 같은 성형된 전자부품에 관한 것이다. 그 예비 도금된 양극 및 음극 리드 단자의 밀봉된 부분은 그 상부에 형성되어진, 유기물을 0.03wt% 이하의 양으로 함유하는 도금층을 갖는다. 또한, 고체 전해 캐패시터를 제조하는 방법이 개시된다. 비록, 부품이 열적인 상승 스트레스를 받는 경우에도, 양호한 접속강도가 유지되며, 땜납 볼이 형성되지 않는다.

Description

예비 도금된 리드 단자를 가지는 성형된 전자부품 및 그의 제조방법{MOLDED ELECTRONIC COMPONENT HAVING PRE-PLATED LEAD TERMINALS AND MANUFACTURING PROCESS THEREOF}
본 발명은 리드단자를 가지는 수지로 성형된 전자부품에 관한 것으로, 좀 더 자세하게는, 땜납으로 용접된 리드단자를 가지는 칩형 고체 전해 캐패시터와 그의 제조방법에 관한 것이다.
전자장비의 크기와 중량이 점차 감소되고, 표면실장기술이 발달함에 따라, 소형 및 대용량을 특징으로 하는 고체 전해 캐패시터와 같은 칩형 부품에 대한 시장규모가 점차 확대되고 있으며, 여러 가지 응용에 사용되고 있다.
도 8 에 도시된 바와 같이, 종래, 칩형 고체 전해 캐패시터는 음극층(3), 양극리드(2), 용접 등에 의해 양극(2)에 접속된 양극 리드단자(8), 캐패시터 소자(1), 및 음극층(3)에 접속된 음극 리드단자(9)를 가지는 캐패시터 소자를 갖는다.
또한, 음극층(3) 및 음극 리드단자(9)는 은페이스트와 같은 도전성 접착제 (10)에 의해 접속된다. 캐패시터는 양극 리드단자(8) 및 음극 리드단자(9)를 노출시킨채로 수지(6)에 의해 패키지된다. 또한, 양극 및 음극 리드단자(8 및 9)는 수지패키지(6)의 외표면을 따라 구부려진다. 이들 리드단자(8 및 9)들이 도 9 에 도시된 바와 같은 선형 전류파형을 이용하여, 직류도금방법에 의해 땜납 등의 도금층으로 예비도금되므로, 하기와 같은 단점(1) 및 (2)을 가지고 있다.
(1) 광택제 또는 분산제와 같은 도금용액내에 함유된 유기성분이 도금하는 층에 결합되어 진다. 그 결과, 양극 및 음극 리드단자(8 및 9)상에 형성된 땜납 등의 도금층은 하기와 같은 유기물을 상당량 함유한다.
샘플: 직류도금에 의해 형성된 도금막
검출된 성분들: 디클로로톨루엔,
N, N, 2, 6-테트라메틸벤젠아민,
트리클로로벤젠,
클로로벤젠메탄올,
디클로로벤잘디하이드,
디클로로벤젠메탄올,
라우르산(lauric acid) 메틸
그러한 예비도금된 리드단자들이 수지성형류 전자부품에 채용될 경우, 땜납등의 도금층에서의 유기물이 부품을 실장할 때 열 스트레스에 의해 증발되어, 상당량의 가스를 발생한다.
그렇게 도전성 접착제(10)와 음극 리드단자(9) 사이의 접착면에서 발생된 가스는 접속신뢰성에 영향을 미쳐, 도전성 접착제(10)와 음극 리드단자(9) 사이의 접속강도를 감소시킨다. 최악의 경우, 음극 리드단자가 벗겨지게 되어 결과적 으로 전기적인 개방회로가 된다.
(2) 수지패키지(6)에서 리드단자(8 및 9)상의 도금된 땜납은 수지패키지로 부터 용리되어, 땜납볼(7)을 형성하는 경향이 있다. 이는 전자부품 실장시에 열 스트레스에 기하여 발생되는 경우, 초과하는 유기물의 양이 발생될 때, 발생한다. 부품이 프린트된 회로보드상에 실장될 때, 이러한 땜납볼(7)이 도전성 패턴들을 회로단락시킬 수 있다.
이러한 단점들을 해결하기 위하여는, 리드단자들의 노출부분만을 도금하는 것이 가능하다. 그러나, 그러한 선택적인 도금은 생산비용을 증가시킨다.
따라서, 본 발명의 목적은 도전성 접착제를 이용하여 그 접속부에서 양호한 접속신뢰성을 유지하고, 땜납볼의 생성을 방지하는 고체 전해 캐패시터와 같은 전자부품, 및 선택적인 도금방법에 의존함이 없이 그러한 전자부품을 제조하는 공정을 제공하는데 있다.
상기 본 발명의 목적은 유기물을 0.03wt% 이하의 양으로 함유하는 전기도금된 리드단자를 채용함으로써 달성된다. 고체 전해 캐패시터의 경우, 예비도금된 양극 리드단자가 캐패시터 소자의 양극리드에 용접되며, 예비도금된 음극 리드단자가 도전성 접착제를 이용하여 캐패시터 소자의 음극층에 접속된다. 캐패시터 소자는 음극 및 양극 리드단자의 부위가 노출되어지도록 절연부재로 밀봉된다. 예비도금된 양극 및 음극 리드단자들의 밀봉부분과 노출부분 양자는 유기물을 0.03wt% 이하의 양으로 함유하는 예비도금된 층을 갖는다.
그러한 전기도금층의 소량의 유기물은 카운터펄스를 가지는 전류파형으로 특정한 펄스 도금방법을 이용하여 달성되어질 수 있다. 전류파형의 온(ON) 시간과 오프(OFF)시간은 약 10 내지 500 msec 가 되도록 선택되고 오프시간은 온시간펄스의 1/2 내지 1/50 인 진폭 및 2 내지 20msec의 주기를 갖는 카운터 (음의)전류 펄스를 포함한다.
도 1 는 본 발명의 실시예에 따른 칩형 고체 전해 캐패시터의 측단면도.
도 2a 는 성형공정전의 리드 프레임에 조립된 칩형 고체 전해 캐패시터의 사시도.
도 2b 는 도 2a 에 도시된 요부(B)를 나타낸 확대 사시도.
도 3 는 본 발명의 펄스 도금 방법에서 사용된 전류파형의 예를 나타낸 파형도.
도 4 는 본 발명의 바람직한 실시예에 사용된 전류파형의 예를 나타낸 파형도.
도 5 는 본 발명에 사용하기 위한 도금장치의 다이아그램.
도 6 는 도금층의 불순물 함량과 음극 접속강도 사이의 상관관계를 나타낸 그래프.
도 7 는 불순물 함량의 함수로 납땜볼 발생율을 나타낸 그래프.
도 8 는 종래 칩형 고체 전해 캐패시터의 예를 나타낸 측단면도.
도 9 는 종래 직류 도금방법에서 사용된 전류파형의 예를 나타낸 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 고체 전해 캐패시터 소자 2: 양극 리드
3: 음극층 6: 절연부재
8: 양극 리드단자 9: 음극 리드단자
13: 도금 배쓰(bath) 14: 전극
15: 리드단자 베이스금속 16: 전류 소스
91: 상부 땜납 도금층 92: 하부 땜납 도금층
900: 리드 프레임
도 1 를 참조하면, 탄탈륨과 같은 밸브(valve)금속으로 된 양극본체는 양극산화를 겪은 후, 그 상부에 망간산화물층같은 고체전해질층, 카본층 및 은페이스트층이 순차적으로 형성된다. 그 결과, 최외각층에 음극층(3)을 가지는 고체전해 캐패시터 소자(1)가 형성된다. 도 2a 에 도시된 바와 같이, 이 캐패시터 소자(1)에 묻힌 양극 리드(2) 및 예비도금된 양극 리드단자(8)가 용접 등에 의해 함께 접속된다. 예비도금된 음극 리드단자(9)는 도전성 접착제(10)를 통하여 음극층(3)에 접속된다. 그 후, 그 어셈블리가 트랜스퍼 성형법(transfer molding process)에 의해 에폭시 수지와 같은 전기절연 부재(6)로, 양극 및 음극 리드단자(8 및 9)의 각 부분이 노출되어지도록 밀봉된다.
리드프레임(900)이 땜납이 도금된 금속테입(도시하지 않음)으로부터 천공되어지므로, 리드단자(8 및 9)에는 상부 땜납 도금층(91) 및 하부 땜납도금층(92)이 제공되며, 그 측면에지는 도 2b 에 도시된 바와 같이 도금되지 않는다. 즉, 비도금된 금속테입으로부터 천공된 후, 리드프레임에 대하여 땜납도금이 수행되어질 수 있다. 이때, 리드프레임의 전체표면은 도금층으로 코팅된다.
본 발명의 땜납 도금층은, 도 3 에 도시된 바와 같이, 양의 전류펄스를 포함하는 약 10 내지 500 msec의 온시간 및 음의 전류펄스를 포함하는 약 10 내지 500 msec의 오프시간을 가지는 전류파형으로 펄스도금방법을 이용하여 형성된다. 음의 전류펄스(카운터펄스)는 양의 전류펄스의 1/2 내지 1/50 의 진폭과 2 내지 20 msec의 주기를 갖는다. 카운터 펄스외에는, 파형의 오프부분동안 전류가 흐르지 않는 것이 바람직하다. 음의 전류펄스의 타이밍은 도 3 에 도시된 위치에 한정되지 않으나, 인접한 양의 전류펄스들 사이의 어떠한 위치가 될 수도 있다.
바람직한 실시예에서, 전류파형은 200 msec 의 온시간(양의 펄스) 및 도 4 에 도시된 양의 펄스의 늘어지는 에지에서 10 msec 음의 펄스를 포함하는 200 msec의 오프시간을 갖는다. 음의 펄스의 진폭은 양의 펄스의 1/10 이 되도록 선택된다. 본 발명의 펄스 도금방법은 약 4㎛의 두께를 가지는 땜납 도금층으로부터 유기물의 양(즉, 분산제 또는 광택제, 분산제 및 광택제)을 감소시킨다.
도 5 에 도시된 바와 같이, 도금배쓰(13), 전극(14), 리드단자 베이스금속(15) 및 전류소오스(16)를 포함하는 널리 공지된 도금장치가 본 발명에 사용될 수 있다. 양 및 음의 펄스가 전극에 인가되는 경우에는, 베이스 금속(15)은 접지될 수도 있다. 전극(14)은 Pb/Sn 합금으로 제조되며, 땜납도금 배쓰는 10 내지 60 vol.% 의 Sn(BF4)2, 1 내지 40 vol.% 의 Pb(BF4)2, 10 내지 70 vol.% 의 HBF4및 1 내지 20 vol.% 의 첨가제를 포함한다. 베이스금속(15)은 전자부품의 리드단자로 널리 사용되고 있는 공지된 42 합금으로 제조된다. 즉, 땜납도금 배쓰는 상술한 용액에 한정되지 않고, 예를 들어, 미국특허 제 4,589,962 호 공보에 개시된 땜납도금 용액이 사용될 수도 있다.
그렇게 외부패키지를 형성하기 전에 제조된 칩형고체 전해 캐패시터의 음극층(3)과 음극 리드단자(9) 사이의 접속강도가 평가되었다. 본 발명자는 도 6 에 도시된 바와 같이, 본 발명에서의 접속강도(불순물함량 0.03 wt% 이하)가 종래 소자의 접속강도(불순물함량 0.2 wt%)의 약 1.5 배임을 알 수 있었다. 또한, 접속강도에서의 변동도 20% 이상 감소되었다.
또한, 그 제품은 외부패키지가 형성된 후 가열로로 이송되고 열스트레스를 가하여 땜납볼 발생상황이 검사되었다. 음극리드단자가 종래 직류도금법을 이용하여 형성된 땜납층을 그 상부에 갖는 경우에는 땜납볼의 발생율이 75%(75% 땜납볼 발생율)이었으나, 본 발명의 고체 전해 캐패시터의 제조시에는 땜납볼이 발생하지 않음을 알 수 있었다.
또한, 도 7 에 나타낸 바와 같이 음극 접속강도와 불순물함량(wt%)의 관계로부터 명확히 알 수 있는 바와 같이, 본 발명자는 땜납 도금층에서 유기물(불순물)함량이 0.03wt% 이하일 경우, 땜납볼이 실질적으로 발생하지 않음을 알 수 있었다.
이러한 효과는 양극 및 음극 리드단자들의 모든 표면상에 도금층을 제공하거나, 표면이 프린트된 배선보드에 실질적으로 납땜되는 양극 및 음극 리드단자(8 및 9)의 상부 도금층(91)만을 제공함으로써 얻어질 수 있다.
종래 직류도금법에서 양극과 음극 리드단자상에 형성되어진 도금층에 함유된 유기물(불순물)의 함량은 약 0.2wt%이다. 한편, 본 발명의 펄스도금법에서는, 불순물함량이 부품이 열적으로 상승하는 스트레스를 겪는 경우 감소될 수 있으며, 땜납볼이 형성되지 않는다.
균일한 도금층을 제공하기 위한 단순한 펄스도금법이 공지되어 있다. 예를 들면, 일본특개소 62-151592 호 공보에는 1 msec 의 온시간 및 25 내지 35 msec 오프시간의 펄스파형의 전류를 도금전극에 인가하여 결함이 없는 신규한 도금층을 형성하는 것이 개시되고 있다. 그러나 온시간이 너무 짧고, 카운터펄스가 오프시간동안에 제공되지 않아, 도금층은 여전히 유기물을 0.05 wt% 내지 0.08 wt% 로 함유한다.
한편 일본특개소 63-95698 호 공보에는 도전성 회로패턴과 다층 프린트배선 보드의 스루홀(throughhole) 양자상에 균일하게 도금된 땜납층을 얻기 위한 땜납도금법이 개시된다. 비록 카운터펄스가 도금전극에 인가되더라도, 도금층에서의 유기물에 대해서는 언급이 없다. 펄스폭이 오프시간 없이 4.0 msec 이하가 되도록 선택되어지므로, 양 및 음의 펄스 양자는 동일한 진폭을 가지며, 도금층에서의 유기물양이 0.03 wt% 이하인지 아닌지의 여부에 대해서는 알 수 없다. 비록, 유기물의 양이 0.03 wt% 이하가 될 수 있을지라도, 일본 특개소 63-95698 호 공보에서는 고체 전해 캐패시터와 음극층에 도전성 접착제를 사용하여 접속된 그 땜납 도금된 리드단자에 대해서는 언급되어 있지 않으며, 더욱이 그 성형된 패키지를 관통하는 예비도금된 리드단자들을 가지는 성형류 전자부품에 특유한 가스 및 땜납볼의 발생문제에 대하여 언급되어 있지 않다.
위에서 개시 및 상술한 바와 같이, 본 발명의 형태와 내용에서의 여러가지 변경이 가해질 수 있음은 당업자에게는 자명하다. 그러한 변경은 첨부된 청구범위의 범주와 정신내에 포함시키려는 의도이다.
상술한 바와 같이, 하기 이점들은 땜납 등의 층들과 양극 및 음극 리드단자를 본 발명의 펄스도금법을 이용하여 도금함으로써 실현된다.
(1) 통상 도금 용액에 함유된 광택제 또는 분산제, 광택제 및 분산제와 같은 유기물이, 땜납이 직류도금법에 의해 도금되는 경우와는 달리, 도금층에 결합되지 않기 때문에, 양극 및 음극 리드단자상에 형성된 도금층이 낮은 유기물 함량을 갖는다. 따라서, 최종적으로 제조된 전자부품을 실장할 때 열스트레스에 기인하는, 어떠한 가스도 도전성 접착제와 음극 리드단자 사이의 접착계면에서 거의 발생되지 않는다. 그 결과, 접속신뢰성이 향상된다.
(2) 또한, 땜납볼 발생의 문제를 제거하는 것이 가능하게 된다.

Claims (9)

  1. 전극을 갖는 전자소자,
    상기 전극에 접속된 예비 도금된 리드단자, 및
    상기 리드단자의 일부분이 노출되어지도록 남기고, 상기 전자소자를 밀봉하는 절연부재를 구비하고, 상기 예비도금된 리드단자의 밀봉된 부분상에는 유기물을 0.03 wt% 이하로 함유하는 도금층이 형성된 것을 특징으로 하는 성형된 전자부품.
  2. 제 1 항에 있어서, 상기 전자부품은 고체 전해 캐패시터이며, 상기 도금층은 납땜 도금층을 포함하는 것을 특징으로 하는 성형된 전자부품.
  3. 제 2 항에 있어서, 양극 리드단자가 도전성 접착제로 상기 캐패시터의 양극 리드 및 상기 캐패시터의 음극층에 용접된 것을 특징으로 하는 성형된 전자부품.
  4. 제 3 항에 있어서, 상기 도금층은 상기 양극 및 음극 리드단자의 상부 및 하부표면에만 존재하는 것을 특징으로 하는 성형된 전자부품.
  5. 유기물을 0.03 wt% 이하의 양으로 함유하는 도금층을 갖는 예비도금된 리드단자를 형성하는 단계,
    전극을 갖는 전자소자를 제공하는 단계,
    상기 예비도금된 리드단자를 상기 전자소자의 전극에 전기적으로 접속하는, 단계, 및
    상기 예비도금된 리드단자의 일부를 노출시키고 상기 전자소자를 밀봉하는 단계를 포함하는 것을 특징으로 하는 성형된 전자부품을 제조하는 방법.
  6. 제 5 항에 있어서, 상기 도금층을 형성하는 단계는 카운터(counter)펄스를 가지는 전류파형으로 펄스도금하는 단계를 포함하는 것을 특징으로 하는 성형된 전자부품을 제조하는 방법.
  7. 제 6 항에 있어서, 상기 전류파형은 양의 전류펄스를 포함하는 약 10 내지 500 msec 의 온시간, 음의 전류펄스를 포함하는 약 10 내지 500 msec의 오프시간을 포함하고, 상기 카운터펄스는 양의 전류펄스의 진폭의 1/2 내지 1/50인 진폭 및 2 내지 20 msec의 주기를 갖는 음의 전류펄스인 것을 특징으로 하는 성형된 전자부품을 제조하는 방법.
  8. 제 5 항에 있어서, 상기 도금층을 형성하는 단계는 전해성 도금 배쓰 및 펄스파형의 전류소스를 제공하는 단계, 상기 도금배쓰에 상기 리드단자 베이스금속을 침지시키는 단계, 및 상기 도금배쓰를 통하여 카운터펄스를 갖는 펄스파형의 전류를 통과시키는 단계를 포함하는 것을 특징으로 하는 성형된 전자부품을 제조하는 방법.
  9. 제 5 항에 있어서, 상기 도금층을 형성하는 단계는 금속시트를 도금하는 단계 및 상기 리드단자의 상부표면과 하부표면에만 도금층이 존재하는 예비도금된 리드단자를 얻기 위하여 금속시트를 천공하는 단계를 포함하는 것을 특징으로 하는 성형된 전자부품을 제조하는 방법.
KR1019970034675A 1996-07-26 1997-07-24 예비도금된리드단자를가지는성형된전자부품및그의제조방법 KR100279861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-197901 1996-07-26
JP19790196 1996-07-26

Publications (2)

Publication Number Publication Date
KR980013559A KR980013559A (ko) 1998-04-30
KR100279861B1 true KR100279861B1 (ko) 2001-02-01

Family

ID=16382172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034675A KR100279861B1 (ko) 1996-07-26 1997-07-24 예비도금된리드단자를가지는성형된전자부품및그의제조방법

Country Status (5)

Country Link
US (2) US6127205A (ko)
EP (1) EP0823719B1 (ko)
KR (1) KR100279861B1 (ko)
CN (1) CN1115084C (ko)
DE (1) DE69712999T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324051B1 (en) * 1999-10-29 2001-11-27 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
DE10058622A1 (de) * 2000-11-15 2002-05-29 Vishay Semiconductor Gmbh Gemouldetes elektronisches Bauelement
DE10058608A1 (de) 2000-11-25 2002-05-29 Vishay Semiconductor Gmbh Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden
US6723957B2 (en) * 2002-03-29 2004-04-20 Illinois Tool Works Inc. Method and apparatus for welding
DE10262263B4 (de) * 2002-05-21 2008-12-04 Epcos Ag Oberflächenmontierbarer Feststoff-Elektrolytkondensator, Verfahren zu dessen Herstellung sowie Systemträger
WO2004075261A2 (en) * 2003-02-19 2004-09-02 Honeywell International Inc. Thermal interconnect systems methods of production and uses thereof
CN101107686B (zh) * 2005-01-24 2010-08-11 松下电器产业株式会社 片式固体电解电容器
DE102005005095A1 (de) * 2005-02-04 2006-08-10 Höllmüller Maschinenbau GmbH Verfahren und Vorrichtung zur elektrochemischen Behandlung von Bauteilen in Durchlaufanlagen
CN100370562C (zh) * 2005-02-05 2008-02-20 西安交通大学 固体片式电解电容器的制造方法
WO2007052652A1 (ja) * 2005-11-01 2007-05-10 Showa Denko K. K. 固体電解コンデンサ及びその製造方法
US8102668B2 (en) * 2008-05-06 2012-01-24 International Rectifier Corporation Semiconductor device package with internal device protection
JP5274308B2 (ja) * 2009-03-03 2013-08-28 三洋電機株式会社 固体電解コンデンサ
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH494824A (de) * 1969-07-10 1970-08-15 Fluehmann Werner Verfahren zur elektrolytischen Abscheidung von Kupfer hoher Duktilität
US3650232A (en) * 1970-09-08 1972-03-21 Amp Inc Method and apparatus for manufacturing lead frames
JPS547267B2 (ko) * 1973-09-21 1979-04-05
US3983014A (en) * 1974-12-16 1976-09-28 The Scionics Corporation Anodizing means and techniques
AU533310B2 (en) * 1980-12-27 1983-11-17 K.K. Chiyoda Chemically producing anodic oxidation coat on al or al alloy
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
JPS6152388A (ja) * 1984-08-17 1986-03-15 Sony Corp 鍍金装置
US4589962A (en) * 1985-06-03 1986-05-20 National Semiconductor Corporation Solder plating process and semiconductor product
US4631116A (en) * 1985-06-05 1986-12-23 Hughes Aircraft Company Method of monitoring trace constituents in plating baths
JPS62151592A (ja) * 1985-12-25 1987-07-06 Hitachi Cable Ltd 金めつきリ−ドフレ−ムの製造方法
JPS6395698A (ja) * 1986-10-09 1988-04-26 富士通株式会社 多層プリント板の半田鍍金方法
JPH02243791A (ja) * 1989-03-15 1990-09-27 Hitachi Cable Ltd はんだめっき方法
JPH07202100A (ja) * 1993-12-28 1995-08-04 Yamaha Corp 半導体装置リード部のめっき方法

Also Published As

Publication number Publication date
KR980013559A (ko) 1998-04-30
US6294826B1 (en) 2001-09-25
US6127205A (en) 2000-10-03
EP0823719A1 (en) 1998-02-11
EP0823719B1 (en) 2002-06-05
CN1115084C (zh) 2003-07-16
DE69712999D1 (de) 2002-07-11
DE69712999T2 (de) 2003-01-23
CN1175881A (zh) 1998-03-11

Similar Documents

Publication Publication Date Title
KR100279861B1 (ko) 예비도금된리드단자를가지는성형된전자부품및그의제조방법
US3786172A (en) Printed circuit board method and apparatus
TWI412048B (zh) Solid electrolytic capacitor and its manufacturing method
US5400221A (en) Printed circuit board mounted with electric elements thereon
US6207298B1 (en) Connector surface-treated with a Sn-Ni alloy
JP2010123728A (ja) 固体電解コンデンサ
JPH0684716A (ja) 固体電解コンデンサの製造方法
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2003124074A (ja) 面実装電子部品
JP3239810B2 (ja) 電子部品およびその製造方法
KR20030069880A (ko) 전자부품 및 그 제조방법
JP3433479B2 (ja) 固体電解コンデンサの製造方法
JP3123313B2 (ja) 固体電解コンデンサ
JP2942401B2 (ja) メッキ用治具
JPH04208510A (ja) チップ型電子部品
JPH04284616A (ja) 固体電解コンデンサの製造方法
JPH03269962A (ja) 電気的接続部材の製造方法
JPH03102791A (ja) プリント配線板の製造方法
JPH0684714A (ja) 固体電解コンデンサ
JPH10209593A (ja) ２層配線基板、及びその製造方法
JPH05267107A (ja) 固体電解コンデンサの製造方法
JPH0697318A (ja) 半導体装置用配線基板
JPH065458A (ja) リードフレーム
JPH09246101A (ja) チップ状固体電解コンデンサ
JPH06283646A (ja) 半導体搭載用配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee