JP2537064B2 - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JP2537064B2 JP2537064B2 JP62304125A JP30412587A JP2537064B2 JP 2537064 B2 JP2537064 B2 JP 2537064B2 JP 62304125 A JP62304125 A JP 62304125A JP 30412587 A JP30412587 A JP 30412587A JP 2537064 B2 JP2537064 B2 JP 2537064B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- metallized metal
- metallized
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子、特に半導体集積回路素子を収容
する半導体素子収納用パッケージに関し、より詳細には
外部電気配線基板の配線導体に外部リード端子を介する
ことなく直接ロウ付けし、これによって内部に収容する
半導体素子を外部電気回路と電気的に接続するように成
したチップキャリア（リードレスパッケージ）の改良に
関するものである。
する半導体素子収納用パッケージに関し、より詳細には
外部電気配線基板の配線導体に外部リード端子を介する
ことなく直接ロウ付けし、これによって内部に収容する
半導体素子を外部電気回路と電気的に接続するように成
したチップキャリア（リードレスパッケージ）の改良に
関するものである。
従来、半導体集積回路素子（以下、半導体素子とい
う）を収容するためのチップキャリアは第２図に示すよ
うにセラミック、ガラス等の電気絶縁材料から成り、そ
の外周部、即ち側面及び底面に半導体素子を外部電気回
路に接続するためのタングステン（Ｗ）、モリブデン
（Mo）等の高融点金属粉末から成るメタライズ金属層23
を形成した絶縁基体21と蓋体22とから構成されており、
絶縁基体21と蓋体22から成る絶縁容器内部に半導体素子
26が収容され機密封止されて半導体装置となる。
う）を収容するためのチップキャリアは第２図に示すよ
うにセラミック、ガラス等の電気絶縁材料から成り、そ
の外周部、即ち側面及び底面に半導体素子を外部電気回
路に接続するためのタングステン（Ｗ）、モリブデン
（Mo）等の高融点金属粉末から成るメタライズ金属層23
を形成した絶縁基体21と蓋体22とから構成されており、
絶縁基体21と蓋体22から成る絶縁容器内部に半導体素子
26が収容され機密封止されて半導体装置となる。
この従来のチップキャリアは内部に収容した半導体素
子26を外部電気回路に接続するためにメタライズ金属層
23の絶縁基体21底面部が外部電気配線基板28の配線導体
29にロウ材30を介しロウ付けされ、メタライズ金属層23
の絶縁基体21底面部にはその表面にロウ付け強度を強固
とするためのニッケル等の金属層24がめっきにより被着
されている。
子26を外部電気回路に接続するためにメタライズ金属層
23の絶縁基体21底面部が外部電気配線基板28の配線導体
29にロウ材30を介しロウ付けされ、メタライズ金属層23
の絶縁基体21底面部にはその表面にロウ付け強度を強固
とするためのニッケル等の金属層24がめっきにより被着
されている。
しかし乍ら、絶縁基体21には直接めっきができないこ
と及びめっき液の循環が悪いこと等からメタライズ金属
層23の側面で絶縁基体21表面近傍部分にはニッケルめっ
き層24を被着させることができず、ニッケルめっき層24
と絶縁基体21との間にわずかな間隙が形成される。その
ためこの間隙の一部に大気中に含まれる水分等が付着す
るとニッケルめっき層24に酸素濃度の相違によるすきま
腐蝕作用を発生し、ニッケルめっき層24に酸化物（錆）
を形成して変色させることがある。またこの酸化物は導
電性で、かつ拡散しやすいという性質を有していること
から多数のメタライズ金属層23が近接して形成されてい
るチップキャリアにおいては前記錆の拡散により隣接す
るメタライズ金属層23間が短絡し、その結果、半導体装
置としての機能に支障を来たすという重大な欠点を誘発
する。
と及びめっき液の循環が悪いこと等からメタライズ金属
層23の側面で絶縁基体21表面近傍部分にはニッケルめっ
き層24を被着させることができず、ニッケルめっき層24
と絶縁基体21との間にわずかな間隙が形成される。その
ためこの間隙の一部に大気中に含まれる水分等が付着す
るとニッケルめっき層24に酸素濃度の相違によるすきま
腐蝕作用を発生し、ニッケルめっき層24に酸化物（錆）
を形成して変色させることがある。またこの酸化物は導
電性で、かつ拡散しやすいという性質を有していること
から多数のメタライズ金属層23が近接して形成されてい
るチップキャリアにおいては前記錆の拡散により隣接す
るメタライズ金属層23間が短絡し、その結果、半導体装
置としての機能に支障を来たすという重大な欠点を誘発
する。
そこで、上記欠点を解消するためにタングステン
（Ｗ）、モリブデン（Mo）、マンガン（Mn）等の高融点
金属から成るメタライズ金属層の外表面全面にロウ材
（特に半田）と極めて反応性（濡れ性）の高い、化学的
に安定な白金（Pt）、パラジウム（Pd）もしくはそれら
の合金を主成分とする被覆層を形成したチップキャリア
を出願人は先に提案した。
（Ｗ）、モリブデン（Mo）、マンガン（Mn）等の高融点
金属から成るメタライズ金属層の外表面全面にロウ材
（特に半田）と極めて反応性（濡れ性）の高い、化学的
に安定な白金（Pt）、パラジウム（Pd）もしくはそれら
の合金を主成分とする被覆層を形成したチップキャリア
を出願人は先に提案した。
しかし乍ら、この半導体素子を収容する容器に半導体
素子と外部電気回路とを接続するためのメタライズ金属
層を形成するとともに該メタライズ金属層表面に白金や
パラジウム等の被覆層を層着させたチップキャリアにお
いては、前記メタライズ金属層表面に白金やパラジウム
もしくはそれらの合金を主成分とする被覆層を設けたこ
とから変色や半導体装置としての機能に支障を来すよう
な導電性の錆の発生を皆無とし、かつ外部電気配線基板
の配線導体に強固にロウ付け取着することができるもの
の、半導体素子の電極をアルミニウムや金等のワイヤを
介して電気的に接続する際、前記白金、パラジウムもし
くはそれらの合金はそのヌープ硬度が300〜500と高いた
め、超音波ボンディング法によりワイヤを前記被覆層に
接合させる場合、ワイヤが被覆層表面を滑って強固に溶
着接合させることができず、その結果、内部に収容する
半導体素子を外部電気回路に確実に接続することができ
ないとう欠点を誘発する。
素子と外部電気回路とを接続するためのメタライズ金属
層を形成するとともに該メタライズ金属層表面に白金や
パラジウム等の被覆層を層着させたチップキャリアにお
いては、前記メタライズ金属層表面に白金やパラジウム
もしくはそれらの合金を主成分とする被覆層を設けたこ
とから変色や半導体装置としての機能に支障を来すよう
な導電性の錆の発生を皆無とし、かつ外部電気配線基板
の配線導体に強固にロウ付け取着することができるもの
の、半導体素子の電極をアルミニウムや金等のワイヤを
介して電気的に接続する際、前記白金、パラジウムもし
くはそれらの合金はそのヌープ硬度が300〜500と高いた
め、超音波ボンディング法によりワイヤを前記被覆層に
接合させる場合、ワイヤが被覆層表面を滑って強固に溶
着接合させることができず、その結果、内部に収容する
半導体素子を外部電気回路に確実に接続することができ
ないとう欠点を誘発する。
本発明者は上記欠点に鑑み種々の実験の結果、タング
ステン（Ｗ）、モリブデン（Mo）、マンガン（Mn）等の
高融点金属から成るメタライズ金属層表面にロウ材（特
に半田）と極めて反応性（濡れ性）の高い、化学的に安
定な白金（Pt）、パラジウム（Pd）もしくはそれらの合
金を主成分とする金属から成る被覆層を設け、かつ半導
体素子の電極がワイヤを介して接続されるボンディング
パッド部の前記被覆層上に金（Au）を主成分とする金属
から成る金属層を層着させると導電性の錆の発生を皆無
とし、かつメタライズ金属層とロウ材との濡れ性が著し
く改善されて、チップキャリアの絶縁基体底面のメタラ
イズ金属層を外部電気配線基板の配線導体に強固にロウ
付け取着することができ、更にはアルミニウムや金等か
ら成るワイヤと被覆層との接合を強固として半導体素子
の各電極をメタライズ金属層に確実に接続し得ることを
知見した。
ステン（Ｗ）、モリブデン（Mo）、マンガン（Mn）等の
高融点金属から成るメタライズ金属層表面にロウ材（特
に半田）と極めて反応性（濡れ性）の高い、化学的に安
定な白金（Pt）、パラジウム（Pd）もしくはそれらの合
金を主成分とする金属から成る被覆層を設け、かつ半導
体素子の電極がワイヤを介して接続されるボンディング
パッド部の前記被覆層上に金（Au）を主成分とする金属
から成る金属層を層着させると導電性の錆の発生を皆無
とし、かつメタライズ金属層とロウ材との濡れ性が著し
く改善されて、チップキャリアの絶縁基体底面のメタラ
イズ金属層を外部電気配線基板の配線導体に強固にロウ
付け取着することができ、更にはアルミニウムや金等か
ら成るワイヤと被覆層との接合を強固として半導体素子
の各電極をメタライズ金属層に確実に接続し得ることを
知見した。
本発明は上記知見に基づき、変色や半導体装置として
の機能に支障を来すような導電性の錆の発生が皆無で、
かつ外部電気配線基板の配線導体とのロウ付け強度を極
めて強固なものとなし、内部に収容する半導体素子を外
部電気配線基板の配線導体に確実に接続することができ
るチップキャリアを提供することをその目的とするもの
である。な接続することができるチップキャリアを提供
することにある。
の機能に支障を来すような導電性の錆の発生が皆無で、
かつ外部電気配線基板の配線導体とのロウ付け強度を極
めて強固なものとなし、内部に収容する半導体素子を外
部電気配線基板の配線導体に確実に接続することができ
るチップキャリアを提供することをその目的とするもの
である。な接続することができるチップキャリアを提供
することにある。
本発明は半導体素子を収容する容器に、半導体素子と
外部電気回路とを接続するためのメタライズ金属層を設
けるとともに該メタライズ金属層上に白金、パラジウム
もしくはそれらの合金を主成分とする被覆層を層着して
成るチップキャリアにおいて、半導体素子の電極が接続
されるボンディングパッド部の前記被覆層上に金を主成
分とする金属層を層着させたことを特徴とするものであ
る。
外部電気回路とを接続するためのメタライズ金属層を設
けるとともに該メタライズ金属層上に白金、パラジウム
もしくはそれらの合金を主成分とする被覆層を層着して
成るチップキャリアにおいて、半導体素子の電極が接続
されるボンディングパッド部の前記被覆層上に金を主成
分とする金属層を層着させたことを特徴とするものであ
る。
次に本発明を第１図に示す実施例に基づき詳細に説明
する。
する。
第１図は本発明のチップキャリアの一実施例を示し、
１はセラミック、ガラス等の電気絶縁材料から成る絶縁
基体、２は金等を被着させたコバール等の金属材料から
成る蓋体である。
１はセラミック、ガラス等の電気絶縁材料から成る絶縁
基体、２は金等を被着させたコバール等の金属材料から
成る蓋体である。
この絶縁基体１と蓋体２で半導体素子を収納する容器
を構成する。
を構成する。
前記絶縁基体１はその上面中央部に半導体素子を収容
するための空所を形成する段状の凹部を有しており、凹
部底面には半導体素子６が接着材を介し取着されてい
る。
するための空所を形成する段状の凹部を有しており、凹
部底面には半導体素子６が接着材を介し取着されてい
る。
また前記絶縁基体１のは凹部段状上面から側面を介し
底面にかけて導出しているメタライズ金属層３が形成さ
れており、メタライズ金属層３の凹部段状上面には半導
体素子６の電極がワイヤ７を介し電気的に接続され、ま
たメタライズ金属層３の基体１底面部は外部電気配線基
板８の配線導体９に半田等のロウ材10を介しロウ付けさ
れる。
底面にかけて導出しているメタライズ金属層３が形成さ
れており、メタライズ金属層３の凹部段状上面には半導
体素子６の電極がワイヤ７を介し電気的に接続され、ま
たメタライズ金属層３の基体１底面部は外部電気配線基
板８の配線導体９に半田等のロウ材10を介しロウ付けさ
れる。
前記メタライズ金属層３はタングステン（Ｗ）、モリ
ブデン（Mo）等の高融点金属粉末から成り、従来周知の
スクリーン印刷等の厚膜手法を採用することにより絶縁
基体１の外周部に形成される。
ブデン（Mo）等の高融点金属粉末から成り、従来周知の
スクリーン印刷等の厚膜手法を採用することにより絶縁
基体１の外周部に形成される。
また、前記メタライズ金属層３の露出外表面には白金
（Pt）、パラジウム（Pd）もしくはそれらの合金を主成
分とする被覆層４がめっき等により被着形成されてお
り、被覆層４は化学的に安定であることからメタライズ
金属層３の側面で、絶縁基体１の表面近傍部分に間隙を
形成し、該間隙内に大気中に含まれる水分等が付着した
としてもすきま腐蝕作用を受けることはなく導電性の錆
を発生することは一切ない、またこの被覆層４は半田等
のロウ材と極めて反応性（濡れ性）が良く、メタライズ
金属層３を外部電気配線基板８の配線導体９に強めて強
固にロウ付けすることも可能となる。
（Pt）、パラジウム（Pd）もしくはそれらの合金を主成
分とする被覆層４がめっき等により被着形成されてお
り、被覆層４は化学的に安定であることからメタライズ
金属層３の側面で、絶縁基体１の表面近傍部分に間隙を
形成し、該間隙内に大気中に含まれる水分等が付着した
としてもすきま腐蝕作用を受けることはなく導電性の錆
を発生することは一切ない、またこの被覆層４は半田等
のロウ材と極めて反応性（濡れ性）が良く、メタライズ
金属層３を外部電気配線基板８の配線導体９に強めて強
固にロウ付けすることも可能となる。
尚、前記白金（Pt）等から成る被覆層４はその層厚を
0.3〜3.0μｍとすると安価にして、かつチップキャリア
底面のメタライズ金属層を外部電気回路基板の配線導体
に強固にロウ付けすることができることから層厚を0.3
〜3.0μｍの範囲とすることが好ましい。
0.3〜3.0μｍとすると安価にして、かつチップキャリア
底面のメタライズ金属層を外部電気回路基板の配線導体
に強固にロウ付けすることができることから層厚を0.3
〜3.0μｍの範囲とすることが好ましい。
また、前記メタライズ金属層３上に設けた被覆層４の
上部で半導体素子６の電極がワイヤ７を介し電気的に接
続されるボンディングパッド部12には金を主成分とする
金属、例えば金（Au）に微量のコバルト（Co）、インジ
ウム（In）、アンチモン（Sb）等を添加した金属から成
る金属層５が層着されており、該金属層５はめっき等に
より被覆層４の半導体素子６の電極が接続されるボンデ
ィングパッド部の上部に層着形成される。
上部で半導体素子６の電極がワイヤ７を介し電気的に接
続されるボンディングパッド部12には金を主成分とする
金属、例えば金（Au）に微量のコバルト（Co）、インジ
ウム（In）、アンチモン（Sb）等を添加した金属から成
る金属層５が層着されており、該金属層５はめっき等に
より被覆層４の半導体素子６の電極が接続されるボンデ
ィングパッド部の上部に層着形成される。
前記金属層５は金を主成分とする金属により成ってい
ることから、その硬度は低く、かつ化学的に安定あでる
ことから半導体素子６の電極をアルミニウム（Al）や金
（Au）等のワイヤ７を介し接続する際、ワイヤ７と金属
層５とを確実に溶着させて強固な接合を可能とするとと
もに金属層５自体に酸化による変色等が発生することも
ない。
ることから、その硬度は低く、かつ化学的に安定あでる
ことから半導体素子６の電極をアルミニウム（Al）や金
（Au）等のワイヤ７を介し接続する際、ワイヤ７と金属
層５とを確実に溶着させて強固な接合を可能とするとと
もに金属層５自体に酸化による変色等が発生することも
ない。
尚、前記金を主成分とする金属層５はその硬度（ヌー
プ硬度）を90以下、層厚を0.3〜3.0μｍとすると安価に
して、かつワイヤ７をメタライズ金属層３表面に設けた
被覆層４上に確実に接続することができ、金属層５は硬
度（ヌープ硬度）を90以下、層厚を0.3〜3.0μｍの範囲
とすることが好ましい。
プ硬度）を90以下、層厚を0.3〜3.0μｍとすると安価に
して、かつワイヤ７をメタライズ金属層３表面に設けた
被覆層４上に確実に接続することができ、金属層５は硬
度（ヌープ硬度）を90以下、層厚を0.3〜3.0μｍの範囲
とすることが好ましい。
尚、前記金を主成分とする金属層５は半導体素子６の
電極がワイヤ７を介して接続される被覆層４のボンディ
ングパッド部上にのみ設ける必要はなく、被覆層４の露
出するそと表面全面に設けてもよい。
電極がワイヤ７を介して接続される被覆層４のボンディ
ングパッド部上にのみ設ける必要はなく、被覆層４の露
出するそと表面全面に設けてもよい。
また、前記絶縁基体１の最上面にはメタライズ金属層
３が、更にその上部には被覆層４及び金属層５が夫々め
っきにより被着されており、その上にコバール等の金属
材料から成る蓋体２を載置するとともに金−錫合金等の
封止部材11を介し取着することによりチップキャリア内
部の空所は外気から完全に気密に封止され最終製品であ
る半導体装置となる。
３が、更にその上部には被覆層４及び金属層５が夫々め
っきにより被着されており、その上にコバール等の金属
材料から成る蓋体２を載置するとともに金−錫合金等の
封止部材11を介し取着することによりチップキャリア内
部の空所は外気から完全に気密に封止され最終製品であ
る半導体装置となる。
かくして、本発明のチップキャリアによれば、容器に
半導体素子と外部電気回路とを接続するためのメタライ
ズ金属層を設けるとともに該メタライズ金属層上に白
金、パラジウムもしくはそれらの合金を主成分とする被
覆層を層着し、かつ半導体素子の電極が接続されるボン
ディングパッド部の前記被覆層上に金を主成分とする金
属層を設けたことからアルミニウム（Al）や金（Au）等
から成るワイヤを前記ボンディングパッド部に強固に接
合させることが可能となり、半導体素子の各電極を外部
電気回路に確実に接続することができる。
半導体素子と外部電気回路とを接続するためのメタライ
ズ金属層を設けるとともに該メタライズ金属層上に白
金、パラジウムもしくはそれらの合金を主成分とする被
覆層を層着し、かつ半導体素子の電極が接続されるボン
ディングパッド部の前記被覆層上に金を主成分とする金
属層を設けたことからアルミニウム（Al）や金（Au）等
から成るワイヤを前記ボンディングパッド部に強固に接
合させることが可能となり、半導体素子の各電極を外部
電気回路に確実に接続することができる。
また、すきま腐蝕作用による変色や半導体装置として
の機能に支障を来すような導電性の錆の発生を皆無とし
て、メタライズ金属層と外部電気回路基板の配線導体と
のロウ付け強度も極めて強固となすことも可能となる。
の機能に支障を来すような導電性の錆の発生を皆無とし
て、メタライズ金属層と外部電気回路基板の配線導体と
のロウ付け強度も極めて強固となすことも可能となる。
（実施例） 次に本発明の作用効果を下記に示す実験例に基づいて
説明する。
説明する。
まず、20mmのアルミナから成る生セラミック体あるい
はセラミック焼結体50個の一主面にタングステン、モリ
ブデン、マンガン等から成るメタライズ用ペーストを使
用して長さ10mm,幅10mm、厚み20μｍのパターンを印刷
するとともにこれを還元雰囲気（窒素−水素雰囲気）
中、約1400〜1600℃の温度で焼成し、セラミック体表面
にメタライズ金属層を被着させる。次に前記メタライズ
金属層表面に被覆層として白金（Pt）、パラジウム（P
d）もしくはそれらの合金をめっきにより層着させ、そ
の後、金を主成分とする金属から成る金属層をめっきに
より層着させる。そして次に直径30μｍのアルミニウム
ワイヤを超音波ボンディング法により前記金属層上にル
ープ状に２点接合する。しかる後、前記ループ状ワイヤ
の中央部に金属層面に対して垂直方向の外力を加えて引
張り、該引張り荷重が3g以下でワイヤが接合部より剥離
した個数を調べた。
はセラミック焼結体50個の一主面にタングステン、モリ
ブデン、マンガン等から成るメタライズ用ペーストを使
用して長さ10mm,幅10mm、厚み20μｍのパターンを印刷
するとともにこれを還元雰囲気（窒素−水素雰囲気）
中、約1400〜1600℃の温度で焼成し、セラミック体表面
にメタライズ金属層を被着させる。次に前記メタライズ
金属層表面に被覆層として白金（Pt）、パラジウム（P
d）もしくはそれらの合金をめっきにより層着させ、そ
の後、金を主成分とする金属から成る金属層をめっきに
より層着させる。そして次に直径30μｍのアルミニウム
ワイヤを超音波ボンディング法により前記金属層上にル
ープ状に２点接合する。しかる後、前記ループ状ワイヤ
の中央部に金属層面に対して垂直方向の外力を加えて引
張り、該引張り荷重が3g以下でワイヤが接合部より剥離
した個数を調べた。
また同時に、試料を空気中450℃の温度で15分間加熱
処理した後、該試料を水蒸気中に曝しメタライズ金属
層、被覆層及び金属層の腐蝕を加速させるスチームエー
ジングを16時間実施し、その後メタライズ金属層等の表
面を顕微鏡により観察して、変色しているものの数を調
べた。
処理した後、該試料を水蒸気中に曝しメタライズ金属
層、被覆層及び金属層の腐蝕を加速させるスチームエー
ジングを16時間実施し、その後メタライズ金属層等の表
面を顕微鏡により観察して、変色しているものの数を調
べた。
なお、試料番号17〜21は本発明品に対する比較例であ
り、試料番号17〜19はメタライズ金属層の全面に白金、
パラジウムもしくはそれらの合金を主成分とする金属層
を被着させるとともに該金属層にワイヤを接合させたも
の、また試料番号20、21はメタライズ金属層全面に従来
使用されているニッケルと金を順次層着させたものであ
る。
り、試料番号17〜19はメタライズ金属層の全面に白金、
パラジウムもしくはそれらの合金を主成分とする金属層
を被着させるとともに該金属層にワイヤを接合させたも
の、また試料番号20、21はメタライズ金属層全面に従来
使用されているニッケルと金を順次層着させたものであ
る。
以上の結果を第１表に示す。
第１表から明らかなように、メタライズ金属層上に白
金、パラジウムもしくはそれらの合金を主成分とする被
覆層のみを層着させた試料番号17、18、19では3g以下の
引張り荷重においてワイヤの剥離するものが50％以上も
あり、またメタライズ金属層上に従来のニッケルと金を
層着させた試料番号20、21は錆の発生による変色率が60
％もあるのに対し、本発明品は3gの引張りテストでもワ
イヤの剥がれがほとんどなく、変色率も２％以下であ
る。
金、パラジウムもしくはそれらの合金を主成分とする被
覆層のみを層着させた試料番号17、18、19では3g以下の
引張り荷重においてワイヤの剥離するものが50％以上も
あり、またメタライズ金属層上に従来のニッケルと金を
層着させた試料番号20、21は錆の発生による変色率が60
％もあるのに対し、本発明品は3gの引張りテストでもワ
イヤの剥がれがほとんどなく、変色率も２％以下であ
る。
なお、本発明は上述の実施例、実験例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば他
の成分を添加すること等も可能であり、この場合、前述
の実験例と同等の結果が得られることを確認している。
のではなく、本発明の要旨を逸脱しない範囲であれば他
の成分を添加すること等も可能であり、この場合、前述
の実験例と同等の結果が得られることを確認している。
以上詳述した通り、本発明のチップキャリアは容器に
設けたメタライズ金属層上に白金、パラジウムもしくは
その合金を主成分とする被覆層を層着させるとともに半
導体素子の電極が接続されるボンディングパッド部の前
記被覆層上に金を主成分とする金属層を層着させたこと
から、半導体装置としての機能に支障を来すような導電
性の錆や変色の発生を大幅に低減させることが可能とな
るとともに半導体素子の各電極を外部電気配線基板の配
線導体に確実、かつ強固に接続させることができ、半導
体集積回路素子を収容するチップキャリアとして極めて
有用である。
設けたメタライズ金属層上に白金、パラジウムもしくは
その合金を主成分とする被覆層を層着させるとともに半
導体素子の電極が接続されるボンディングパッド部の前
記被覆層上に金を主成分とする金属層を層着させたこと
から、半導体装置としての機能に支障を来すような導電
性の錆や変色の発生を大幅に低減させることが可能とな
るとともに半導体素子の各電極を外部電気配線基板の配
線導体に確実、かつ強固に接続させることができ、半導
体集積回路素子を収容するチップキャリアとして極めて
有用である。
第１図は本発明のチップキャリアの一実施例を示す断面
図、第２図は従来のチップキャリアの断面図である。 １……絶縁基体 ３……メタライズ金属層 ４……被覆層 ５……金属層 12……ワイヤボンディング部
図、第２図は従来のチップキャリアの断面図である。 １……絶縁基体 ３……メタライズ金属層 ４……被覆層 ５……金属層 12……ワイヤボンディング部
Claims (1)
- 【請求項１】半導体素子を収容する容器に、半導体素子
と外部電気回路とを接続するためのメタライズ金属層を
設けるとともに該メタライズ金属層上に白金、パラジウ
ムもしくはそれらの合金を主成分とする被覆層を層着し
て成るチップキャリアにおいて、半導体素子の電極が接
続されるボンディングパッド部の前記被覆層上に金を主
成分とする金属層を層着させたことを特徴とするチップ
キャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62304125A JP2537064B2 (ja) | 1987-11-30 | 1987-11-30 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62304125A JP2537064B2 (ja) | 1987-11-30 | 1987-11-30 | チップキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144641A JPH01144641A (ja) | 1989-06-06 |
| JP2537064B2 true JP2537064B2 (ja) | 1996-09-25 |
Family
ID=17929337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62304125A Expired - Fee Related JP2537064B2 (ja) | 1987-11-30 | 1987-11-30 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537064B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759597B1 (en) * | 1998-02-02 | 2004-07-06 | International Business Machines Corporation | Wire bonding to dual metal covered pad surfaces |
-
1987
- 1987-11-30 JP JP62304125A patent/JP2537064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01144641A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537064B2 (ja) | チップキャリア | |
| JP2571944B2 (ja) | チップキャリア | |
| JP2627509B2 (ja) | 導電層を有する電子部品 | |
| JPS5933851A (ja) | 気密封止半導体容器 | |
| JPH0736952B2 (ja) | メタライズ金属層の表面被覆構造 | |
| JP2742625B2 (ja) | リード付き電子部品 | |
| JP2759297B2 (ja) | リード付き電子部品 | |
| JPS6158259A (ja) | チツプキヤリア | |
| JPH071789B2 (ja) | リ−ド付き電子部品 | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JP3231984B2 (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP3309045B2 (ja) | リード付き電子部品 | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2003155593A (ja) | 配線基板 | |
| JPH0787233B2 (ja) | 金の導電層を有する電子部品 | |
| JPS6383291A (ja) | 金の導電層を有する電子部品 | |
| JP2764340B2 (ja) | 半導体素子収納用パッケージ | |
| JP3537667B2 (ja) | 配線基板 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05222472A (ja) | リード付き電子部品 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |