JPH01144641A - チップキャリア - Google Patents

チップキャリア

Info

Publication number
JPH01144641A
JPH01144641A JP30412587A JP30412587A JPH01144641A JP H01144641 A JPH01144641 A JP H01144641A JP 30412587 A JP30412587 A JP 30412587A JP 30412587 A JP30412587 A JP 30412587A JP H01144641 A JPH01144641 A JP H01144641A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor element
layer
coating layer
metallic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30412587A
Other languages
English (en)
Other versions
JP2537064B2 (ja
Inventor
Yoshihiro Hosoi
義博 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP62304125A priority Critical patent/JP2537064B2/ja
Publication of JPH01144641A publication Critical patent/JPH01144641A/ja
Application granted granted Critical
Publication of JP2537064B2 publication Critical patent/JP2537064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子、特に半導体集積回路素子を収容す
る半導体素子収納用パッケージに関し、より詳細には外
部電気配線基板の配線導体に外部リード端子を介するこ
となく直接ロウ付けし、これによって内部に収容する半
導体素子を外部電気回路と電気的に接続するように成し
たチップキャリア(リードレスパッケージ)の改良に関
するものである。
〔従来の技術〕
従来、半導体集積回路素子(以下、半導体素子という)
を収容するためのチップキャリアは第2図に示すように
セラミック、ガラス等の電気絶縁材料から成り、その外
周部、即ち側面及び底面に半導体素子を外部電気回路に
接続するためのタングステン(K)、モリブデン(Mo
)等の高融点金属粉末から成るメタライズ金属層23を
形成した絶縁基体21と蓋体22とから構成されており
、絶縁基体21と蓋体22から成る絶縁容器内部に半導
体素子26が収容され気密封止されて半導体装置となる
この従来のチップキャリアは内部に収容した半導体素子
26を外部電気回路に接続するためにメタライズ金属層
23の絶縁基体21底面部が外部電気配線基板28の配
線導体29にロウ材30を介しロウ付けされ、メタライ
ズ金属層23の絶縁基体21底面部にはその表面にロウ
付は強度を強固とするためのニッケル等の金属層24が
めっきにより被着されている。
しかし乍ら、絶縁基体21には直接めっきができないこ
と及びめっき液の循環が悪いこと等からメタライズ金属
層23の側面で絶縁基体21表面近傍部分にはニッケル
めっき層24を被着させることができず、ニッケルめっ
き層24と絶縁基体21との間にわずかな間隙が形成さ
れる。そのためこの間隙の一部に大気中に含まれる水分
等が付着するとニッケルめっき層24に酸素濃度の相違
によるすきま腐蝕作用を発生し、ニッケルめっき層24
に酸化物(錆)を形成して変色させることがある。また
この酸化物は導電性で、かつ拡散しやすいという性質を
有していることから多数のメタライズ金属層23が近接
して形成されているチップキャリアにおいては前記錆の
拡散により隣接するメタライズ金属層23間が短絡し、
その結果、半導体装置としての機能に支障を来たすとい
う重大な欠点を誘発する。
そこで、上記欠点を解消するためにタングステン(−)
、モリブデン(Mo)、マンガン(Mn)等の高融点金
属から成るメタライズ金属層の外表面全面にロウ材(特
に半田)と極めて反応性(濡れ性)の高い、化学的に安
定な白金(Pt) 、パラジウム(Pd)もしくはそれ
らの合金を主成分とする被覆層を形成したチップキャリ
アを本出願人は先に提案した。
〔発明が解決しようとする問題点〕
しかし乍ら、この半導体素子を収容する容器に半導体素
子と外部電気回路とを接続するためのメタライズ金属層
を形成するとともに該メタライズ金属層表面に白金やパ
ラジウム等の被覆層を層着させたチップギヤリアにおい
ては、前記メタライズ金属層表面に白金やパラジウムも
しくはそれらの合金を主成分とする被覆層を設けたこと
から変色や半導体装置としての機能に支障を来すような
導電性の錆の発生を皆無とし、かつ外部電気配線基板の
配線導体に強固にロウ材は取着することができるものの
、半導体素子の電極をアルミニウムや金等のワイヤを介
して電気的に接続する際、前記白金、パラジウムもしく
はそれらの合金はそのヌープ硬度が300〜500と高
いため、超音波ボンディング法によりワイヤを前記被覆
層に接合させる場合、ワイヤが被覆層表面を滑って強固
に溶着接合させることができず、その結果、内部に収容
する半導体素子を外部電気回路に確実に接続することが
できないという欠点を誘発する。
〔発明の目的〕
本発明者は上記欠点に鑑み種々の実験の結果、タングス
テン(W)、モリブデン(Mo)、マンガン(Mn)等
の高融点金属から成るメタライズ金属層表面にロウ材(
特に半田)と極めて反応性(濡れ性)の高い、化学的に
安定な白金(Pt)、パラジウム(Pd)もしくはそれ
らの合金を主成分とする金属から成る被覆層を設け、か
つ半導体素子の電極がワイヤを介して接続されるボンデ
ィングバソド部の前記被覆層上に金(Au)を主成分と
する金属から成る金属層を層着させると導電性の錆の発
生を皆無とし、かつメタライズ金属層とロウ材との濡れ
性が著しく改善されて、チップキャリアの絶縁基体底面
のメタライズ金属層を外部電気配線基板の配線導体に強
固にロウ材は取着することができ、更にはアルミニウム
や金等から成るワイヤと被覆層との接合を強固として半
導体素子の各電極をメタライズ金属層に確実に接続し得
ることを知見した。
本発明は」二記知見に基づき、変色や半導体装置として
の機能に支障を来すような導電性の錆の発生が皆無で、
かつ外部電気配線基板の配線導体とのロウ材は強度を極
めて強固なものとなし、内部に収容する半導体素子を外
部電気配線基板の配線導体に確実に接続することができ
るチップキャリアを(是供することをその目的とするも
のである。
な接続することができるチップキャリアを提供すること
にある。
〔問題点を解決するための手段〕
本発明は半導体素子を収容する容器に、半導体素子と外
部電気回路とを接続するためのメタライズ金属層を設&
−するとともに該メタライズ金属層上に白金、パラジウ
ムもしくはそれらの合金を主成分とする被覆層を層着し
て成るチップキャリアにおいて、半導体素子の電極が接
続されるボンディングバソド部の前記被覆層上に金を主
成分とする金属層を層着させたことを特徴とするもので
ある。
〔実施例〕
次に本発明を第1図に示す実施例に基づき詳細に説明す
る。
第1図は本発明のチップキャリアの一実施例を示し、1
はセラミック、ガラス等の電気絶縁材料から成る絶縁基
体、2は金等を被着させたコバール等の金属材料から成
る蓋体である。
この絶縁基体1と蓋体2で半導体素子を収納する容器を
構成する。
前記絶縁基体1はその上面中央部に半導体素子を収容す
るための空所を形成する段状の凹部を有しており、凹部
底面には半導体素子6が接着材を介し取着されている。
また前記絶縁基体1には凹部段状上面から側面を介し底
面にかけて導出しているメタライズ金属層3が形成され
ており、メタライズ金属層3の凹部段状上面には半導体
素子6の電極がワイヤ7を介し電気的に接続され、また
メタライズ金属層3の基体1底面部は外部電気配線基板
8の配線導体9に半田等のロウ材10を介しロウ付けさ
れる。
前記メタライズ金属層3はタングステン(−)、モリブ
デン(Mo)等の高融点金属粉末から成り、従来周知の
スクリーン印刷等の厚膜手法を採用することにより絶縁
基体1の外周部に形成される。
また、前記メタライズ金属層3の露出外表面には白金(
Pt)、パラジウム(Pd)もしくはそれらの合金を主
成分とする被覆層4がめつき等により被着形成されてお
り、被覆層4は化学的に安定であることからメタライズ
金属層3の側面で、絶縁基体1の表面近傍部分に間隙を
形成し、該間隙内に大気中に含まれる水分等が付着した
としてもすきま腐蝕作用を受けることはなく導電性の錆
を発生することは一切ない、またこの被覆層4は半田等
のロウ材と極めて反応性(濡れ性)が良(、メタライズ
金属層3を外部電気配線基板8の配線導体9に強めて強
固にロウ付けすることも可能となる。
尚、前記白金(P t)等から成る被覆層4はその層厚
を0.3〜3.0 μmとすると安価にして、かつチッ
プキャリア底面のメタライズ金属層を外部電気−7= 回路基板の配線導体に強固にロウ付けすることができる
ことがら層厚を0.3〜3.0μmの範囲とすることが
好ましい。
また、前記メタライズ金属層3上に設けた被覆層4の上
部で半導体素子6の電極がワイヤ7を介し電気的に接続
されるポンディングパッド部12には金を主成分とする
金属、例えば金(八〇)に微量のコバルト(Co)、イ
ンジウム(In)、アンチモン(Sb)等を添加した金
属から成る金属層5が層着されており、該金属層5ばめ
っき等により被覆層4の半導体素子6の電極が接続され
るポンディングパッド部の上部に層着形成される。
前記金属層5は金を主成分とする金属により成っている
ことから、その硬度は低く、かつ化学的に安定あてるこ
とから半導体素子6の電極をアルミニウム(AI)や金
(Au)等のワイヤ7を介し接続する際、ワイヤ7と金
属層5とを確実に溶着させて強固な接合を可能とすると
ともに金属層5自体に酸化による変色等が発生すること
もない。
尚、前記金を主成分とする金属層5はその硬度(ヌープ
硬度)を90以下、層厚を0.3〜3.0μmとすると
安価にして、かつワイヤ7をメタライズ金属層3表面に
設けた被覆層4上に確実に接続することができ、金属層
5は硬度(ヌープ硬度)を90以下、層厚を0.3〜3
.0μmの範囲とすることが好ましい。
尚、前記金を主成分とする金属層5は半導体素子6の電
極がワイヤ7を介して接続される被覆層4のポンディン
グパッド部上にのみ設ける必要はなく、被覆層4の露出
するそと表面全面に設けてもよい。
また、前記絶縁基体1の最上面にはメタライズ金属層3
が、更にその上部には被覆層4及び金属層5が夫々めっ
きにより被着されており、その上にコパール等の金属材
料から成る蓋体2を載置するとともに金−錫合金等の封
止部材11を介し取着することによりチップキャリア内
部の空所は外気から完全に気密に封止され最終製品であ
る半導体装置となる。
かくして、本発明のチップキャリアによれば、容器に半
導体素子と外部電気回路とを接続するためのメタライズ
金属層を設けるとともに該メタライズ金属層上に白金、
パラジウムもしくはそれらの合金を主成分とする被覆層
を層着し、かつ半導体素子の電極が接続されるポンディ
ングパッド部の前記被覆層上に金を主成分とする金属層
を設けたことからアルミニウム(A」)や金(Au)等
から成るワイヤを前記ポンディングパッド部に強固に接
合させることが可能となり、半導体素子の各電極を外部
電気回路に確実に接続することができる。
また、すきま腐蝕作用による変色や半導体装置としての
機能に支障を来すような導電性の錆の発生を皆無として
、メタライズ金属層と外部電気回路基板の配線導体との
ロウ付は強度も極めて強固となすことも可能となる。
(実験例) 次に本発明の作用効果を下記に示す実験例に基づいて説
明する。
まず、20mm角のアルミナから成る生セラミツク体あ
るいはセラミック焼結体50個の一主面にタングステン
、モリブデン、マンガン等から成るメタライズ用ペース
トを使用して長さ10mm、幅10mm、厚み20μm
のパターンを印刷するとともにこれを還元雰囲気(窒素
−水素雰囲気)中、約1400〜1600℃の温度で焼
成し、セラミック体表面にメタライズ金属層を被着させ
る。次に前記メタライズ金属層表面に被覆層として白金
(Pt)、パラジウム(Pd)もしくはそれらの合金を
めっきにより層着させ、その後、金を主成分とする金属
から成る金属層をめっきにより層着させる。そして次に
直径30μmのアルミニウムワイヤを超音波ボンディン
グ法により前記金属層上にループ状に2点接合する。
しかる後、前記ループ状ワイヤの中央部に金属層面に対
して垂直方向の外力を加えて引張り、該引張り荷重が3
g以下でワイヤが接合部より剥離した個数を調べた。
また同時に、試料を空気中450°Cの温度で15分間
加熱処理した後、該試料を水蒸気中に曝しメタライズ金
属層、被覆層及び金属層の腐蝕を加速させるスチームエ
ージングを16時間実施し、その後メタライズ金属層等
の表面を顕微鏡により観察して、変色しているものの数
を調べた。
なお、試料番号17〜21は本発明品に対する比較例で
あり、試料番号17〜19はメタライズ金属層の全面に
白金、パラジウムもしくはそれらの合金を主成分とする
金属層を被着させるとともに該金属層にワイヤを接合さ
せたもの、また試料番号20.21はメタライズ金属層
全面に従来使用されているニッケルと金を順次層着させ
たものである。
以上の結果を第1表に示す。
(以下、余白) =12− 第1表から明らかなように、メタライズ金属層上に白金
、パラジウムもしくはそれらの合金を主成分とする被覆
層のみを層着させた試料番号17.18.19では3g
以下の引張り荷重においてワイヤの剥離するものが50
%以上もあり、またメタライズ金属層上に従来のニッケ
ルと金を層着させた試料番号20.21は錆の発生によ
る変色率が60%もあるのに対し、本発明品は3gの引
張りテストでもワイヤの剥がれがほとんどなく、変色率
も2%以下である。
なお、本発明は上述の実施例、実験例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲であれば他の
成分を添加すること等も可能であり、この場合、前述の
実験例と同等の結果が得られることを石室a忍している
〔発明の効果〕
以上詳述した通り、本発明のチップキャリアは容器に設
けたメタライズ金属層上に白金、パラジウムもしくはそ
の合金を主成分とする被覆層を層着させるとともに半導
体素子の電極が接続されるボンディングパソド部の前記
被覆層上に金を主成分とする金属層を層着させたことが
ら、半導体装置としての機能に支障を来すような導電性
の錆や変色の発生を大幅に低減させることが可能となる
とともに半導体素子の各電極を外部電気配線基板の配線
導体に確実、かつ強固に接続させることができ、半導体
集積回路素子を収容するチップキャリアとして極めて有
用である。
【図面の簡単な説明】
第1図は本発明のチップキャリアの一実施例を示す断面
図、第2図は従来のチップキャリアの断面図である。 1・・・絶縁基体 3・・・メタライズ金属層 4・・・被覆層 5・・・金属層 12・・・ワイヤボンディング部

Claims (1)

    【特許請求の範囲】
  1.  半導体素子を収容する容器に、半導体素子と外部電気
    回路とを接続するためのメタライズ金属層を設けるとと
    もに該メタライズ金属層上に白金、パラジウムもしくは
    それらの合金を主成分とする被覆層を層着して成るチッ
    プキャリアにおいて、半導体素子の電極が接続されるボ
    ンディングパッド部の前記被覆層上に金を主成分とする
    金属層を層着させたことを特徴とするチップキャリア。
JP62304125A 1987-11-30 1987-11-30 チップキャリア Expired - Fee Related JP2537064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62304125A JP2537064B2 (ja) 1987-11-30 1987-11-30 チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62304125A JP2537064B2 (ja) 1987-11-30 1987-11-30 チップキャリア

Publications (2)

Publication Number Publication Date
JPH01144641A true JPH01144641A (ja) 1989-06-06
JP2537064B2 JP2537064B2 (ja) 1996-09-25

Family

ID=17929337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62304125A Expired - Fee Related JP2537064B2 (ja) 1987-11-30 1987-11-30 チップキャリア

Country Status (1)

Country Link
JP (1) JP2537064B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519845B1 (en) * 1998-02-02 2003-02-18 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519845B1 (en) * 1998-02-02 2003-02-18 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces

Also Published As

Publication number Publication date
JP2537064B2 (ja) 1996-09-25

Similar Documents

Publication Publication Date Title
US6294826B1 (en) Molded electronic component having pre-plated lead terminals and manufacturing process thereof
JPS62113457A (ja) プラグイン型半導体パツケ−ジの製造方法
JP2571944B2 (ja) チップキャリア
JPH01144641A (ja) チップキャリア
JPS5933851A (ja) 気密封止半導体容器
JP2627509B2 (ja) 導電層を有する電子部品
JPH0736952B2 (ja) メタライズ金属層の表面被覆構造
JPS6158259A (ja) チツプキヤリア
JP2759297B2 (ja) リード付き電子部品
JP2742625B2 (ja) リード付き電子部品
JPS6383291A (ja) 金の導電層を有する電子部品
JPH0787233B2 (ja) 金の導電層を有する電子部品
JPH071789B2 (ja) リ−ド付き電子部品
JP2831182B2 (ja) 金の導電層を有する電子部品
JP2750232B2 (ja) 電子部品収納用パッケージ
JPS639957A (ja) 半導体リ−ドフレ−ム
JP2003155593A (ja) 配線基板
JP2685159B2 (ja) 電子部品収納用パッケージ
JPS6151986A (ja) リ−ド付き電子部品
JPS62241364A (ja) リ−ド付き電子部品及びその製造方法
JPH02174253A (ja) 金属部にレニウム層を有する電子部品パッケージ
JPS6041867B2 (ja) 多金属層を有する電子部品
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPS6356996A (ja) 金の導電層を有する電子部品
JPH05222472A (ja) リード付き電子部品

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees