JPS6041867B2 - 多金属層を有する電子部品 - Google Patents
多金属層を有する電子部品Info
- Publication number
- JPS6041867B2 JPS6041867B2 JP13386880A JP13386880A JPS6041867B2 JP S6041867 B2 JPS6041867 B2 JP S6041867B2 JP 13386880 A JP13386880 A JP 13386880A JP 13386880 A JP13386880 A JP 13386880A JP S6041867 B2 JPS6041867 B2 JP S6041867B2
- Authority
- JP
- Japan
- Prior art keywords
- layers
- layer
- metallic
- nickel
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は絶縁基体上に金屈面を有する半導体チップ収納
用パッケージ等の電子部品の改良に関するものである。
用パッケージ等の電子部品の改良に関するものである。
従来、各種の電子部品の金属面には金がその佼れた物理
的性質により広く利用されている。例えば半導体チップ
収納用セラミックパッケージにおいては、半導体チップ
を取着するダイアタッチ部あるいは半導体チップの電極
と外部リードとを接続するためのワイヤを取着するワイ
ヤボンディング部があり、これらはセラミック基体Ｍｏ
、Ｍｎ）Ｍｏ−Ｍｎ、、Ｗ等をメタライズした金属面上
にメッキ、蒸着、スパッタリング等により金の層が形成
されている。この金の層を形成する理由としては（Ｉ）
高導電性であること、（■）耐酸化性が良いこと、（■
）耐変色性（耐腿色性）が高いこと、（■）半導体チッ
プのシリコン（Ｓｉ）と容易に合金化し、Ａｕ−Ｓｉ共
晶合金を作つて堅固な接合強度を発揮すること等、金の
特性が評価されているからであるがこのような利点が発
揮されるためには用途によつても違うが通常約２．０μ
以上の厚みが必要となり、それ以下に薄層化して高価な
金の使用量を減らしてコストダウンを図ることは至難で
あつた。その理由は金の層を薄くすると、半導体チップ
をダイアタッチ部にＡｕ−Ｓｉ共晶により取着したとき
、Ａｕ−Ｓｉの共晶合金がＭｏ）Ｍｎ等のメタライズ金
属面に直接接触することとなり、両者の馴染の悪さに起
因して、チップ剥離し易くなる。
的性質により広く利用されている。例えば半導体チップ
収納用セラミックパッケージにおいては、半導体チップ
を取着するダイアタッチ部あるいは半導体チップの電極
と外部リードとを接続するためのワイヤを取着するワイ
ヤボンディング部があり、これらはセラミック基体Ｍｏ
、Ｍｎ）Ｍｏ−Ｍｎ、、Ｗ等をメタライズした金属面上
にメッキ、蒸着、スパッタリング等により金の層が形成
されている。この金の層を形成する理由としては（Ｉ）
高導電性であること、（■）耐酸化性が良いこと、（■
）耐変色性（耐腿色性）が高いこと、（■）半導体チッ
プのシリコン（Ｓｉ）と容易に合金化し、Ａｕ−Ｓｉ共
晶合金を作つて堅固な接合強度を発揮すること等、金の
特性が評価されているからであるがこのような利点が発
揮されるためには用途によつても違うが通常約２．０μ
以上の厚みが必要となり、それ以下に薄層化して高価な
金の使用量を減らしてコストダウンを図ることは至難で
あつた。その理由は金の層を薄くすると、半導体チップ
をダイアタッチ部にＡｕ−Ｓｉ共晶により取着したとき
、Ａｕ−Ｓｉの共晶合金がＭｏ）Ｍｎ等のメタライズ金
属面に直接接触することとなり、両者の馴染の悪さに起
因して、チップ剥離し易くなる。
また、ワイヤをダイアボンディング部に取着する場合も
金の絶対量の不足からワイヤの接合部が馴染みの悪いメ
タライズ金属面と接触することとなり、接着強度が不充
分となる。更に金の層には多数のピンホールが存在し、
このピンホールを通してメタライズ金属面が酸化され腿
色したり導電性が悪くなる。・・・・・・などの欠陥が
目立つからである。また、金の下地としてニッケルの層
を力缶し金の接着強度を改良したものもあるが、これも
金の層を薄層化すると金とニッケルが相互に拡散し合い
金の層の表面にニッケルが析出し、これが酸化されてニ
ッケル酸化物を生成し、その結果金の導電層表面を変色
させると同時に導電性を劣化させることになる。
金の絶対量の不足からワイヤの接合部が馴染みの悪いメ
タライズ金属面と接触することとなり、接着強度が不充
分となる。更に金の層には多数のピンホールが存在し、
このピンホールを通してメタライズ金属面が酸化され腿
色したり導電性が悪くなる。・・・・・・などの欠陥が
目立つからである。また、金の下地としてニッケルの層
を力缶し金の接着強度を改良したものもあるが、これも
金の層を薄層化すると金とニッケルが相互に拡散し合い
金の層の表面にニッケルが析出し、これが酸化されてニ
ッケル酸化物を生成し、その結果金の導電層表面を変色
させると同時に導電性を劣化させることになる。
更に、ニッケル酸化物もＡｕ−Ｓｉ共晶合金と馴染みが
極めて悪く半導体チップめ取着が困難となるため、この
改良型においても金の導電性の薄層化は不可能であつた
。本発明は上記欠点に鑑み案出されたものて、その目的
は高価な金の使用を除外してコストダウンを図るととも
に接合強度、耐酸化性、耐腿色性が従来のものと何ら遜
色のない電子部品を提供することにある。
極めて悪く半導体チップめ取着が困難となるため、この
改良型においても金の導電性の薄層化は不可能であつた
。本発明は上記欠点に鑑み案出されたものて、その目的
は高価な金の使用を除外してコストダウンを図るととも
に接合強度、耐酸化性、耐腿色性が従来のものと何ら遜
色のない電子部品を提供することにある。
本発明者は種々の実験によりニッケル−リン（Ｎｉ−Ｐ
）とパラジウム（Ｐｄ）を二層構造することにより、半
導体チップを取着する時やワイヤボンドを行なう時等に
印加される熱により（Ｎｉ−Ｐ）層のＮ１及びＰがＰｄ
層中に拡散し、半導体チップ取着する為のＡｕ−Ｓｉ等
のロウ材あるいはワイヤホンデイングのワイヤと極めて
馴染みのよいＮ１−Ｐ−Ｐｄの混合層を形成するととも
にＮ１及びＰの拡散速度の相違さらＰｄの表面にＰが析
出し、これが酸化されて薄い酸化リンの酸化物層を形成
し、この酸化物層が極めて耐酸化性、耐変色性にすぐれ
ており、Ｐｄ及びＰｄ層中に拡散されたＮ１の表面部の
酸化を抑制して該金属層の導電性の劣化や腿色を防止し
得ることを知見するに至つた。
）とパラジウム（Ｐｄ）を二層構造することにより、半
導体チップを取着する時やワイヤボンドを行なう時等に
印加される熱により（Ｎｉ−Ｐ）層のＮ１及びＰがＰｄ
層中に拡散し、半導体チップ取着する為のＡｕ−Ｓｉ等
のロウ材あるいはワイヤホンデイングのワイヤと極めて
馴染みのよいＮ１−Ｐ−Ｐｄの混合層を形成するととも
にＮ１及びＰの拡散速度の相違さらＰｄの表面にＰが析
出し、これが酸化されて薄い酸化リンの酸化物層を形成
し、この酸化物層が極めて耐酸化性、耐変色性にすぐれ
ており、Ｐｄ及びＰｄ層中に拡散されたＮ１の表面部の
酸化を抑制して該金属層の導電性の劣化や腿色を防止し
得ることを知見するに至つた。
本発明は上記知見に基つき絶縁基体上に金属面を有する
電子部品において該金属面上にニッケル−リン及びパラ
ジウムの二層の金属層を形成し、熱により前記ニッケル
、リンがパラジウムの層内に拡散されることを特徴とす
るものである。
電子部品において該金属面上にニッケル−リン及びパラ
ジウムの二層の金属層を形成し、熱により前記ニッケル
、リンがパラジウムの層内に拡散されることを特徴とす
るものである。
本発明によれば、高価な金を使用することなく安価なニ
ッケル−リン、パラジウムを使用することにより従来品
に比して約４５％の製品コストの低下が可能となり、し
かも性能的にも半導体チップやワイヤとの接合強度も従
来品と何等遜色なく、また耐酸化性、耐腿色性も変りな
く良好な性能が得られる。本発明においては絶縁基体上
の金属面上に順次ニッケル−リン及びパラジウムの二層
の金属層を設ける以外に金属面上に予めニッケル層を設
け、その上に前記二層の金属層を設けることもできる。
ッケル−リン、パラジウムを使用することにより従来品
に比して約４５％の製品コストの低下が可能となり、し
かも性能的にも半導体チップやワイヤとの接合強度も従
来品と何等遜色なく、また耐酸化性、耐腿色性も変りな
く良好な性能が得られる。本発明においては絶縁基体上
の金属面上に順次ニッケル−リン及びパラジウムの二層
の金属層を設ける以外に金属面上に予めニッケル層を設
け、その上に前記二層の金属層を設けることもできる。
以下に本発明を添付図面に示す実施例に基づき詳細に説
明する。
明する。
第１図は本発明の電子部品として半導体チップ収納用積
層型セラミックパッケージを例に採つて示した平面図、
第２図は第１図の要部拡大断面図、第３図は第２図のＸ
部の拡大断面図であり、第４図は本発明の別の実施例の
層構造を示す断面図てある。
層型セラミックパッケージを例に採つて示した平面図、
第２図は第１図の要部拡大断面図、第３図は第２図のＸ
部の拡大断面図であり、第４図は本発明の別の実施例の
層構造を示す断面図てある。
図においては１はアルミナ、ベリリア等から成るセラミ
ックハウジングであり、２は半導体チップ８の電極と外
部リード１０との電気的導通をはかるためのワイヤ９を
取着するワイヤボンディング用金属面である。
ックハウジングであり、２は半導体チップ８の電極と外
部リード１０との電気的導通をはかるためのワイヤ９を
取着するワイヤボンディング用金属面である。
金属面２はその一部がセラミックハウジング１の端面に
まで延長されており、セラミックハウジング１の端面に
おいてロウ材等を介して該金属面２と外部リード１０と
が接合されている。３は半導体チップ８をマウントする
ためのダイヤタッチ部の金属面である。
まで延長されており、セラミックハウジング１の端面に
おいてロウ材等を介して該金属面２と外部リード１０と
が接合されている。３は半導体チップ８をマウントする
ためのダイヤタッチ部の金属面である。
これら金属面２，３の直上にはニッケル−リンの金属層
４，５が設けられ、更にその上にはパラジウムの金属層
６，７が夫々層設されている。金属層７にはＡＵ−Ｓ１
等のロウ材を介して半導体チップ８が取着されており、
該半導体チップ８の各電極はワイヤ９を介して金属層６
と電気的に接合され、外部リード１０に導出される。前
記金属面２，３はセラミック基体にモリブデン、マンガ
ン、もしくはタングステン等をメタライズするか或は銅
、鉄、アルミニウム等の金属層４，５，６，７は電気メ
ッキ、無電解メッキ、真空蒸着、スパッタリング等の手
法により形成されている。
４，５が設けられ、更にその上にはパラジウムの金属層
６，７が夫々層設されている。金属層７にはＡＵ−Ｓ１
等のロウ材を介して半導体チップ８が取着されており、
該半導体チップ８の各電極はワイヤ９を介して金属層６
と電気的に接合され、外部リード１０に導出される。前
記金属面２，３はセラミック基体にモリブデン、マンガ
ン、もしくはタングステン等をメタライズするか或は銅
、鉄、アルミニウム等の金属層４，５，６，７は電気メ
ッキ、無電解メッキ、真空蒸着、スパッタリング等の手
法により形成されている。
第４図の別の実施例においては金属面３″上にニッケル
層１１が形成され、該ニッケル層１１上にニッケル−リ
ンの金属層５″とパラジウムの金属層７″が設けられて
いる。
層１１が形成され、該ニッケル層１１上にニッケル−リ
ンの金属層５″とパラジウムの金属層７″が設けられて
いる。
このニッケル層１１は層４，５，６及び７と同様の手法
にて形成される。このニッケル層はニッケル−リン層を
絶縁基体上の金属面に強固に接合させるための下地層と
して働く。本発明はハイブリツロＣ用プリント基板、Ｉ
Ｃパッケージ、コネクタープラグ等絶縁基体上に金属面
を有する電子部品のすべてに適用される。
にて形成される。このニッケル層はニッケル−リン層を
絶縁基体上の金属面に強固に接合させるための下地層と
して働く。本発明はハイブリツロＣ用プリント基板、Ｉ
Ｃパッケージ、コネクタープラグ等絶縁基体上に金属面
を有する電子部品のすべてに適用される。
次に実施例に基づき従来品と対照しながら本発明の作用
効果を説明する。実施例 （１）対象： アルミナ質セラミックから成るセラミック基体上にモリ
ブデン（ＭＯ）のメタライズ金属面を形成し、該メタラ
イズ金属面上に金（Ａｕ）の金属層を形成したもの（従
来品）、上記金の金属層に代えてニッケル−リン（Ｎｉ
−Ｐ）、パラジウム（Ｐｄ）の層を形成したもの（本発
明品）を準備し、前記各金属層と半導体チップとの接合
性（後述のダイアタッチテストによる）及び半導体チッ
プの電極と半導体パッケージの電極とを結線するのに使
用されるワイヤとの接合性（後述のワイヤボンディング
テストによる）を調べ、その良品率を求め、その結果を
表−Ｉに示す。
効果を説明する。実施例 （１）対象： アルミナ質セラミックから成るセラミック基体上にモリ
ブデン（ＭＯ）のメタライズ金属面を形成し、該メタラ
イズ金属面上に金（Ａｕ）の金属層を形成したもの（従
来品）、上記金の金属層に代えてニッケル−リン（Ｎｉ
−Ｐ）、パラジウム（Ｐｄ）の層を形成したもの（本発
明品）を準備し、前記各金属層と半導体チップとの接合
性（後述のダイアタッチテストによる）及び半導体チッ
プの電極と半導体パッケージの電極とを結線するのに使
用されるワイヤとの接合性（後述のワイヤボンディング
テストによる）を調べ、その良品率を求め、その結果を
表−Ｉに示す。
（■挟験方法 ５（ａ
）ダイアタッチテスト５Ｔｍ１１１角のＳｉチップ３０
個を約４０００Ｃに加熱された絶縁基体上の金属層に２
７７！７７！角て厚み０．０５？のＡｕ−Ｓｉのロウ材
を介し３０秒間圧接、振動させてボンディングし、ボン
ディング終了１θ後、Ｓｉチップを３０ｋ９１ｃＩｔの
外力で引張りＳｌチップが絶縁基体よりはがれなかつた
良品の数をかぞえ良品率を求めた。
）ダイアタッチテスト５Ｔｍ１１１角のＳｉチップ３０
個を約４０００Ｃに加熱された絶縁基体上の金属層に２
７７！７７！角て厚み０．０５？のＡｕ−Ｓｉのロウ材
を介し３０秒間圧接、振動させてボンディングし、ボン
ディング終了１θ後、Ｓｉチップを３０ｋ９１ｃＩｔの
外力で引張りＳｌチップが絶縁基体よりはがれなかつた
良品の数をかぞえ良品率を求めた。
】）ワイヤボンディングテスト
２５ｐφのＡｕのワイヤを約２５０℃に加熱された絶縁
基体上の金属層に圧接しボンディングし、ボンディング
終了後６ｙの荷重を加えて引張り、ワイヤカく．絶縁基
体からはがれなかつた良品の数をかぞえ良品率を求めた
。
基体上の金属層に圧接しボンディングし、ボンディング
終了後６ｙの荷重を加えて引張り、ワイヤカく．絶縁基
体からはがれなかつた良品の数をかぞえ良品率を求めた
。
上表−１からも判るように従来品のものは高価は金を少
なくとも２．０μ以上の層厚としなければ、ダイヤタッ
チ及びワイヤボンディングにおいて高い良品率が得られ
ないのに対し、本発明のものは安価なニッケル−リン及
びパラジウムを使用し、かつその層厚が０．０６μ（ニ
ッケル−リンが０．０５μ、パラジウムが０．０１μ）
でも高い良品率が得られ半導体パッケージのコストを大
幅に低減することが可能となつた。
なくとも２．０μ以上の層厚としなければ、ダイヤタッ
チ及びワイヤボンディングにおいて高い良品率が得られ
ないのに対し、本発明のものは安価なニッケル−リン及
びパラジウムを使用し、かつその層厚が０．０６μ（ニ
ッケル−リンが０．０５μ、パラジウムが０．０１μ）
でも高い良品率が得られ半導体パッケージのコストを大
幅に低減することが可能となつた。
なお、ダイアタッチ部、ワイヤボンディング部の耐酸化
性、耐腿色性については今回特にデータは示していない
が、これはそのテスト方法に普遍的なものがないからで
ある。
性、耐腿色性については今回特にデータは示していない
が、これはそのテスト方法に普遍的なものがないからで
ある。
ただし、目視検査によれば表−１に示す本発明はいずれ
も導体接続部の酸化、腿色に関して、その発生がみられ
なかつた。
も導体接続部の酸化、腿色に関して、その発生がみられ
なかつた。
以上の通り、本発明は高価な金を一切使わないため製品
コストを大幅に低減することが可能となり、しかも接合
強度、耐酸化性、耐腿色性等の特性は金を使用したもの
に匹敵する高品質が得られるため各種の電子部品の金属
面上の金属層に有効に適用される。
コストを大幅に低減することが可能となり、しかも接合
強度、耐酸化性、耐腿色性等の特性は金を使用したもの
に匹敵する高品質が得られるため各種の電子部品の金属
面上の金属層に有効に適用される。
第１図は本発明の電子部品を半導体チップ収納用積層型
セラミックパッケージを例に採つて示した平面図、第２
図は第１図の要部拡大断面図、第・３図は第２図のＸ部
の拡大断面図てあり、第４図は本発明の別の実施例の金
属層構造を示す拡大断面図である。 １はセラミックハウジング、２，２′，３は（メタライ
ズ）金属面、４，５はニッケル−リン，金属層、６，７
はパラジウム金属層、８は半導体チップを夫々表わす。
セラミックパッケージを例に採つて示した平面図、第２
図は第１図の要部拡大断面図、第・３図は第２図のＸ部
の拡大断面図てあり、第４図は本発明の別の実施例の金
属層構造を示す拡大断面図である。 １はセラミックハウジング、２，２′，３は（メタライ
ズ）金属面、４，５はニッケル−リン，金属層、６，７
はパラジウム金属層、８は半導体チップを夫々表わす。
Claims (1)
- １ 絶縁基体上に金属面を有する電子部品において該金
属面上にニッケル−リン及びパラジウムの二層の金属層
を形成し、熱により前記ニッケル及びリンがパラジウム
の層内に拡散されることを特徴とする多金属層を有する
電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13386880A JPS6041867B2 (ja) | 1980-09-25 | 1980-09-25 | 多金属層を有する電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13386880A JPS6041867B2 (ja) | 1980-09-25 | 1980-09-25 | 多金属層を有する電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5758341A JPS5758341A (en) | 1982-04-08 |
| JPS6041867B2 true JPS6041867B2 (ja) | 1985-09-19 |
Family
ID=15114927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13386880A Expired JPS6041867B2 (ja) | 1980-09-25 | 1980-09-25 | 多金属層を有する電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041867B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127052A (en) * | 1997-06-10 | 2000-10-03 | Canon Kabushiki Kaisha | Substrate and method for producing it |
| JP3619016B2 (ja) * | 1997-06-10 | 2005-02-09 | キヤノン株式会社 | 基板及びその製造方法 |
-
1980
- 1980-09-25 JP JP13386880A patent/JPS6041867B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5758341A (en) | 1982-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| WO2014027418A1 (ja) | 電子部品および電子部品の製造方法 | |
| US6759597B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| JPS6041867B2 (ja) | 多金属層を有する電子部品 | |
| US10896889B2 (en) | Multilayer clip structure attached to a chip | |
| JPS6034257B2 (ja) | 金の導電層を有する電子部品 | |
| JPH05206620A (ja) | 金属ベース回路基板 | |
| JP3495773B2 (ja) | 回路基板 | |
| EP0964446A2 (en) | An electronic circuit assembly | |
| JPS62131526A (ja) | 金めつきされた電子部品 | |
| JP2571944B2 (ja) | チップキャリア | |
| JPS63137574A (ja) | メタライズ金属層の表面被覆構造 | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPS628532A (ja) | 金メツキされた電子部品パツケ−ジ | |
| JPH07153866A (ja) | セラミック回路基板 | |
| EP0993034A2 (en) | Method for bonding bumped electronic components to a substrate | |
| JPH03206633A (ja) | 半導体装置 | |
| JPS6229147A (ja) | 金の導電層を有する電子部品 | |
| JPH1050915A (ja) | 半導体装置及びその製造方法 | |
| JPH1131754A (ja) | 配線基板 | |
| JPS6158259A (ja) | チツプキヤリア | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPH01144641A (ja) | チップキャリア | |
| JPS628533A (ja) | 金めつきされた電子部品パツケ−ジ |