JPS6034257B2 - 金の導電層を有する電子部品 - Google Patents

金の導電層を有する電子部品

Info

Publication number
JPS6034257B2
JPS6034257B2 JP7046780A JP7046780A JPS6034257B2 JP S6034257 B2 JPS6034257 B2 JP S6034257B2 JP 7046780 A JP7046780 A JP 7046780A JP 7046780 A JP7046780 A JP 7046780A JP S6034257 B2 JPS6034257 B2 JP S6034257B2
Authority
JP
Japan
Prior art keywords
layer
gold
conductive layer
metal
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7046780A
Other languages
English (en)
Other versions
JPS56167339A (en
Inventor
武彦 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP7046780A priority Critical patent/JPS6034257B2/ja
Publication of JPS56167339A publication Critical patent/JPS56167339A/ja
Publication of JPS6034257B2 publication Critical patent/JPS6034257B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Contacts (AREA)

Description

【発明の詳細な説明】 本発明は金属面（メタラィズ面）上に下地層としてのニ
ッケル層及び金の導電層を有する半導体収納用セラミッ
クパッケージ等の電子部品の改良に関する。
金はその優れた物理的性質により、各種の電子部品に広
く利用されている。
例えが半導体収納用セラミックパッケージに於いては、
半導体チップを取着するダイアタッチ部あるいは半導体
チップの電極と外部リードとを接続するためのワイヤを
取着するワイヤボンディング部があり、これ等はセラミ
ックにＭｏ，Ｍｎ，Ｍｏ−Ｍｎ，Ｗ等をメタラィズした
金属面上にメッキ、蒸着、スパッタリング等により金の
層が形成されている。この金の層を形成する理由として
は、‘ｉ｝高導電性、‘ｉｉ）耐酸化性が良いこと、‘
ｉｉｉ｝耐変色性（耐腿色性）が高いこと、肋半導体チ
ップのシリコン（Ｓｊ）と容易に合金化しＡｕ−Ｓｉ共
晶合金を作って堅固な接合強度を発揮すること、等の金
の特性が評価されているからであるが、このような利点
が発揮されるためには用途によっても違うが、通常約２
．０ｒ以上の厚みが必要となり、それ以下に薄層化して
高価な金の使用量を減らしてコストダウンを図ることは
至難であった。その理由は金の層を薄くすると、半導体
チップをダイアタッチ部にＡｕ−Ｓｉの共晶により取着
したとき、Ａｕ−Ｓｉの共晶合金がＭｏ，Ｍｎ等の金属
面に直接接触することとなり、両者の馴染みの悪さに起
因した、チップが剥離し易くなる。
またワイヤをワイヤボンデング部に取着する場合も金合
絶対量の不足からワイヤの接合部が馴染みの悪い金属面
と接触することとなり、接着強度が不充分となる。更に
、金の層には多数のピンホールが存在し、このピンホー
ルを通して金属面が酸化され腿色したり導電性が悪くな
る。−などの欠陥が目立つからである。一方、金の導電
層の下地としてニッケル層を施し、金の導電層の接着強
度を改良したものもあるが、これも金層を薄層化すると
、金とニッケルが相互に拡散し合い、金層の表面にニッ
ケルが析出しこれが酸化されてニッケル酸化物を生成し
てしまい金の導電層表面を変色させると同時に導電性を
劣化させることになる。
更に、ニッケル酸化物もＡｕ−Ｓｉ共晶合金と馴染みが
極めて悪く半導体チップの取着が困難となる問題点が残
されている。このような点に鑑み、ＡｕとＮｉとの間に
相互に拡散するのを防ぐための中間金属層として、Ｔｊ
めつき層を設けることが侍開昭５２一１２９３４７６に
より、また、コバ−ル板やモリブデン板を中間金属層と
して適用することが、侍開昭４９−４舷７２により夫々
提案されたが、金層が薄化すると、半導体チップの接合
強度がなお低下するという問題点があった（後掲の表１
参照）。
上言己１こ鑑み、本発明者は種々実験研究の結果、金属
面（メタラィズ面）、下地層としてのニッケル層及び金
属を含む層構成に於て、ニッケル層と金届との間に銀・
パラジウム及びそれらの合金からなる金属層を介層する
と、こ金属層はＡｕ−Ｓｉ共晶合金と馴染み非常によく
て金層の薄層化に役立つと共に金属層とニッケル層の２
層によって金層中のピンホールの厚み方向に対する遮断
効果が更に改善され、しかもニッケル層から金層へニッ
ケルの拡散を上記金属層によって十分に阻止して金属の
導電性の劣化、腿色を防止し得ることを知見するに至っ
たのである。
即ち、本発明は金属面上に下地層としてのニッケル層及
び金の導電層を有する電子部品に於て、上記ニッケル層
と金の導電層との間に銀、パラジウム及びこれらの合金
のいづれかよりなる金属層を設けたことを特徴とする金
の導電層を有する電子部品に係わる。本発明によれば金
層の下地層として、それより安価な銀、パラジウム及び
それらの合金を使用することにより、従来品の約１■ご
の１である０．２〃程度にまで金の薄層化が可能となり
、その結果、製品コストの低下が約束される。
同時に、性能的には半導体チップに対してもワイヤに対
しても従来の接合強度に何等遜色がなく、また、耐酸化
性、耐腿色性も変わりがなく、良好な性能が得られる。
以下に本発明を望ましい実施例図を探って更に詳述する
。第１図は本発明電子部品を半導体収納用積層型セラミ
ックパッケージを例に探って示した平面図、第２図は第
１図のロー０線拡大断面図、第３図は第２図の×部の拡
大断面図である。
図に於いて、１はセラミックハウジングであり、２は半
導体チップの電極と外部リード１０との電気的導通をは
かるためにワイヤ９を取着するワイヤボンディング用金
属面であり、該金属面２はその一部をセラミックハウジ
ング１の端面にまで延長されており、セラミックハウジ
ング１の端面に於いてロウ材等を介して、該金属面２と
外部リード１０とが接合されている。
３は半導体チップ４をマウントするダイアタッチ部のメ
タラィズ金属面である。
これら金属面２，３の直上には下地層としてのニッケル
層１１が層設され、その上に銀もしくはパラジウムの金
属層５，６が夫々設けられ、更に金属層５，６上に金の
導電層７，８が夫々層設されている。９は半導体チップ
４の電極と金の導電層７との間にブリッヂされた金ある
いはアルミニウムからなるワイヤである。
メタラィズ金属面２，３は従釆と同機、モリブデン、マ
ンガン、タングステンもしくはモリブデンーマンガン等
をメタラィズしたもの或いは通常の電子部品を構成する
銅、鉄、アルミニウム等の金属を貼付したものでもよく
、金の導電層７，８及び銀、パラジウム及びそれらの合
金からなる金属層５，６は電気メッキ、無電解〆ッキ、
真空蒸着、スパッタリング等の通常の薄膜手法によって
形成される。前記ニッケル層１１も層７，８，５及び６
と同様の手法にて形成される。このニッケル層１１は銀
、パラジウム及びそれらの合金から成る金属層５，６が
Ｍｏ，Ｍｕ等の金属面２，３に強固に接合させる下地層
として働くと同時に金属層５，６と協働して金層７，８
内のピンホ−ルを遮断する機能を発揮するからである。
本発明は、ハイブリッドＩＣ用プリント基板にパッケー
ジ、ネクタープラグ、マイクロスイッチ等のように金属
面上にニッケル層を介して金の導電層が設けられる電子
部品のすべてに適用される。
次に、従釆品と対照した実施例に基づき本発明の作用効
果を説明する。
（実施例） ‘ｉ’対象： アルミナ費セラミックスから成るセラミック基板にモリ
ブデン（Ｍｏ）のメタラィズ層を形成し、該メタラィズ
層上に金（Ａｕ）の導電層を直接形成したもの（１）、
ニッケル（Ｎｉ）層を介在させて形成したもの（Ｄ）、
メタラィズ層上に銀（Ａｇ）層を設けてその上に金（Ａ
ｕ）層を届積したもの（ｍ）、この銀層に代ってパラジ
ウム（Ｐｄ）を置いたもの（Ｗ）、メタラィズ層上にニ
ッケル層を設けその上にチタン（Ｔｉ）層を介して金層
を層着したもの（Ｖ）、チタン層をコバルト（Ｃｏ）層
に代替したもの（町）及びコバルト層を銅（Ｃｕ）層に
置換したものの（肌）（以上、比較例としての従来品）
及び（Ｄ），（Ｗ），（Ｖ），（の），（Ｗ）のニッケ
ル層と金の導電層との間に銀（Ａｇ）あるいはパラジウ
ム（Ｐｄ）の金属層を介在させたもの（ロＸ），（Ｋ）
（本発明品）を準備し、前記各セラミック基板のＡｕ導
電層と半導体素子を形成しているシリコン（Ｓｉ）のチ
ップとの接合性（後述のダイアタッチテスストによる）
及び半導体チップの電極と半導体パッケージの電極とを
結線するためのワイヤとの接合性（後述のワイヤボンデ
ィングテストによる）を調べ、その良品率を求めた。
結果を表１に示す。｛ｉｉ｝ 実験方法 （ａ｝ ダイアタッチテスト １肌角のＳｊチップ３０個を約４００ｏｏに加熱された
セラミック基板のＡｕ導電層上に３の砂間圧倭、振動さ
せＡｕとＳｉとの共晶合金を形成さすことによりＳｉチ
ップをセラミック基板上にボンデイングしボンディング
終了后、Ｓｉチップを３０ｋｇ／地の外力で引張り、Ｓ
ｉチップがセラミック基板から剥がれなかった良品の数
をかぞえ良品率を求めた。
｛ｂ｝ ワイヤボンディングテスト ２５リマのＡｕのワイヤを約１５０ｏｏに加熱されたセ
ラミック基板のＡｕ層上に圧接してボンディングし、ボ
ンディング終了后、６夕の荷重を加えて引張りワイヤが
セラミック基板から剥がれなかった良品の数をかぞえ良
品率を求めた。
表 １ 上記（表１）から判るように、従来品（１），（０）の
ものはＡｕの導電層を２ム以上にしなければダイアタッ
チ及びワイヤボンド‘こ於いて、そこそこの接合強度の
あるものが高い良品率が得られないのに対し、本発明の
ものはＡｕの層を０．２仏にまで薄層化しても高い良品
率が得られ、Ａｕの導電層の厚みを従来品に比し１／Ｉ
０にまで薄層化してもなお、実用性のある接合強度を保
証し得るものである。
次に、従来品（ｍ）〜（Ｗ）と本発明品とを比較するに
金属電層がｌｒ迄はダイアタッチ及びワイヤボンドの接
合強度の良品率は殆んど変らないが、１一より薄化した
０．５仏になると良品率は下がり０．２叫こなると更に
低下し〔（ｍ）・・・８９％以下、（Ｗ）・・・８６％
以下、（Ｖ）・・・６％以下（０もある）、（Ｗ）・・
・殆んど０に近い。（肌）・・・全部が０〕で、従来品
（Ｖ）、（Ｗ），（Ｗ）は金の導電層が薄化すると実用
性が全くないことが判明した。この理由として従来品（
Ｖ）では金の導電層には多量のピンホールがあり、この
ために金層と直姿々触しているチタン層（なお、Ｔｉは
Ｎｉより更に酸化され易い金属）が容易に酸化され、チ
タン酸化物がＡｕ−Ｓｉ共晶合金との濡れが悪いためで
あろうと考えられ、従釆品（汎）ではコバルトがニッケ
ルとほゞ同程度の金層への拡散性を持っためであろうと
、従来品（肌）では銅が加熱により（ロウ付時の加熱）
によって金の導電層中に拡散してＡｕ−Ｓｉ共晶合金の
形成が困難になるためであろうと、夫々考えられる。一
方、従来品（ｍ），（Ｗ）の０．２仏の接合強度を本発
明品と比較した時両者間には良品率に於いて、相応の差
（特にダイアタッチに於て１２〜１８％の差）がみられ
ることも明らかになり、本発明のものが進歩的であるこ
とが確認された。なお、（表１）に於てダイアタッチ部
、ワイヤボンディング部の耐酸化性、耐腿色性について
は、今回特にデータをもっては示していないが、本発明
の実施例で表１の内容に従って得たものは、導体接続部
の酸化、腿色に関してはその発生がみられていないこと
が事実として確認された。
なお、上述した実施例においては、金層の下地層として
銀もしくはパラジウムの層を設けたものについて述べた
が、銀、パラジウム夫々の合金についても上記とほぼ同
様の結果が得られた。
【図面の簡単な説明】
第１図は本発明電子部品を半導体収納用積層型セラミッ
クパッケージを例に探って示した平面図、第２図は第１
図ロー０線拡大断面図、第３図は第２図はのＸ部の拡大
断面図である。 符号の説明、１……セラミックハウジング、２，２′，
３・…・・（メタラィズ）金属面、４・・・・・・半導
体チップ、５，５′，６・・・・・・銀、パラジウム及
びそれらの合金からなる金属層、７，８・・・・・・金
の導電層、９・・・・・・ワイヤボンディング、１０・
・・・．・外部リード、１１・・・・・・ニッケル層。 第１図第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. １ 金属面上に下地層としてのニツケル層及び金の導電
    層を有する電子部品に於て、上記ニツケル層と金の導電
    層との間に銀、パラジウム及びこれらの合金のいづれか
    よりなる金属層を設けたことを特徴とする金の導電層を
    有する電子部品。
JP7046780A 1980-05-26 1980-05-26 金の導電層を有する電子部品 Expired JPS6034257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7046780A JPS6034257B2 (ja) 1980-05-26 1980-05-26 金の導電層を有する電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7046780A JPS6034257B2 (ja) 1980-05-26 1980-05-26 金の導電層を有する電子部品

Publications (2)

Publication Number Publication Date
JPS56167339A JPS56167339A (en) 1981-12-23
JPS6034257B2 true JPS6034257B2 (ja) 1985-08-07

Family

ID=13432347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7046780A Expired JPS6034257B2 (ja) 1980-05-26 1980-05-26 金の導電層を有する電子部品

Country Status (1)

Country Link
JP (1) JPS6034257B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107845A (ja) * 1983-11-17 1985-06-13 Toshiba Corp 半導体用回路基板
JPS60110127A (ja) * 1983-11-18 1985-06-15 Sony Corp 積層金属電極を有する半導体装置
JPS62150606A (ja) * 1985-12-23 1987-07-04 松下電工株式会社 電気接点
CA2080814C (en) * 1991-02-25 1997-11-25 Keizo Harada Wiring board
JPH06283623A (ja) * 1993-03-26 1994-10-07 Ngk Insulators Ltd 半導体パッケージ
DE4431847C5 (de) * 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung

Also Published As

Publication number Publication date
JPS56167339A (en) 1981-12-23

Similar Documents

Publication Publication Date Title
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
TW519861B (en) Packaging substrate for electronic elements and electronic device having packaged structure
US4513905A (en) Integrated circuit metallization technique
JPS6034257B2 (ja) 金の導電層を有する電子部品
JP2000068396A (ja) ハーメチックシール用カバー
JP2627509B2 (ja) 導電層を有する電子部品
JPS6041867B2 (ja) 多金属層を有する電子部品
JPS59107586A (ja) 超伝導フリツプチツプボンデイング方法
JPS61181136A (ja) ダイボンデイング方法
JPS6236090A (ja) 窒化アルミニウムの金属化方法
JP3723350B2 (ja) 配線基板およびその製造方法
JP3036291B2 (ja) 半導体装置の実装構造
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JPS62131526A (ja) 金めつきされた電子部品
JP2831182B2 (ja) 金の導電層を有する電子部品
JPS61222143A (ja) 金メツキされた電子部品とその製法
JPS60206054A (ja) リ−ドフレ−ム
JPS628533A (ja) 金めつきされた電子部品パツケ−ジ
JPS60198761A (ja) ろう付け方法
JPH03206633A (ja) 半導体装置
JPS6015958A (ja) 半導体装置
JPS63164224A (ja) 電気接続用テ−プ状リ−ド
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JPH0357222A (ja) 半導体集積回路装置
JPH073850B2 (ja) 電子部品における外部リ−ド端子の表面加工法