JPH02174253A - 金属部にレニウム層を有する電子部品パッケージ - Google Patents

金属部にレニウム層を有する電子部品パッケージ

Info

Publication number
JPH02174253A
JPH02174253A JP63330597A JP33059788A JPH02174253A JP H02174253 A JPH02174253 A JP H02174253A JP 63330597 A JP63330597 A JP 63330597A JP 33059788 A JP33059788 A JP 33059788A JP H02174253 A JPH02174253 A JP H02174253A
Authority
JP
Japan
Prior art keywords
nickel
film
plating
rhenium
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63330597A
Other languages
English (en)
Inventor
Osamu Miyazawa
修 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Mining and Cement Co Ltd
Original Assignee
Mitsubishi Mining and Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Mining and Cement Co Ltd filed Critical Mitsubishi Mining and Cement Co Ltd
Priority to JP63330597A priority Critical patent/JPH02174253A/ja
Publication of JPH02174253A publication Critical patent/JPH02174253A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体素子等を収容する電子部品パッケージ
に関し、更に詳しくは耐ボンディング性、耐熱性を有し
、かつはんだ濡れ性の良好な金めつきが施されている金
属部を有する電子部品パッケージに関するものである。
[従来の技術] 従来、電子部品パッケージは、電子部品をダイボンディ
ングする箇所、ワイヤーボンディングする箇所を有し、
このほか外部リードの接続箇所には外部リードが接続さ
れている。これらの箇所は、通常、金めつきが施され、
ダイボンディング性、ワイヤーボンディング性を向上さ
せているとともにはんだ付は性、耐熱性および耐食性を
も持たせている。
このような電子部品パッケージは、パッケージを構成す
るセラミックの所要部分にメタライズを施し、更にこの
メタライズされた層に金めつきが施されるが、例えば、
前記メタライズ層上に無電解ニッケルめっきまたは電気
ニッケルめっきを施してニッケル皮膜を形成した後、こ
のメタライズ層のうちの外部リード接続箇所にリー°ド
を接続し、更に電気ニッケルめっきを施し、その上に電
気金めっきを施す。ついで他のメタライズ層には半導体
チップを搭載し、ダイボンディングおよびワイヤーボン
ディングを行った後、得られたパッケージは、キャップ
により封止することが行われている。
こような金属部のめっきに関する技術は、従来いくつか
の文献にもみられ、例えば特開昭55−34692号公
報には、金属部のニッケル皮膜上にニッケルーコバルト
合金めっきを施したものが記載され、また特開昭58−
4955号公報には、同様にニッケル皮膜上にロジウム
めっきを施したものが記載されている。
[発明が解決しようとする問題点] しかしながら、前述の如く金属部がめっきされた電子部
品パッケージにおいては、キャップによる封止の際、加
熱することが行われているが、この加熱条件が過酷(例
えば450℃、約10分等)であるため、ダイボンディ
ングしたベレット中のシリコンが金めつき皮膜の下地層
であるニッケル皮膜中にまで拡散し、ここで脆いニッケ
ルーシリコン合金層を形成して、ニッケル層内で剥離現
象が生じ、これが原因でダイボンディングしたシリコン
チップが剥離する。
またシリコンチップが搭載されたマウント部以外の配線
部、例えば金層/ニッケル層/タングステン層からなる
配線部では、ニッケル皮膜中のニッケルが金めつき皮膜
中に拡散していき、金めつき皮膜表面に露出し、ここで
ニッケルは酸化ニッケルを形成することとなり、そのた
めはんだ付は不良の発生原因となり、大きな問題となっ
ている。
一方前記公知文献に記載された金属部のニッケル皮膜上
にニッケルーコバルト合金めっきを施したものは、合金
比を制御することが困難であり、また同様にロジウムめ
っきを施したものは、めっき液の分解という問題があり
、実用上障害となっている。
そこで、本発明者は、前記の問題点に鑑みて、種々研究
を重ねた結果、ニッケルめっき層と金めっき層とをある
種の金属を用いて隔離することにより、前記の問題が解
決されることを見出し、本発明はこれに基づいて発明さ
れたものである。
したがって、本発明の目的は、電子部品等とめっきされ
た金属部との間の剥離を防止し、かつ良好なはんだ濡れ
性および耐熱性を有することにより高信頼性のある金属
部を有する電子部品パッケージを提供することにある。
[問題点を解決するための手段] したがって、本発明の前記目的は、 1)金めつきが施されている金属部を有する電子部品パ
ッケージにおいて、該金属部は金めつきの下地層として
レニウムめっきが施されていることを特徴とする電子部
品パッケージ、および2)前記電子部品パッケージにお
いて、金属部がセラミック基板の表面をメタライジング
してなる金属面であることを特徴とする電子部品パッケ
ージによって達成される。
[発明の詳細な説明] 次に本発明を更に具体的に説明する。
本発明に用いられるパケージは、各種のものが用いられ
るが、好ましくは、セラミックからなり、気密封止され
るものがよい。
また本発明に用いられる金属部の表面をめっきするには
、無電解めっき又は電気めっきなど適宜の手段が用いら
れる。
本発明に用いられるレニウムめっき層は、ニッケルメッ
キ層と金めっき層との間に設けられるもので、これによ
り、ダイボンディング性、ワイヤーボンディング性等を
良好にする。このレニウムめっき層の厚さは、適用場所
に応じて種々の値を取り得るが、好ましくは0.2 μ
rn〜7.0μmの範囲で用いられ、更に好ましくは0
.2μll〜5.0μmの範囲がよい。
このレニウムめっき層を形成するためのレニウムめっき
は、過レニウム酸アンモニウム等のレニウム酸化合物を
含む電気めっき液が用いられ、電流密度10〜20 A
 / d m ’の条件で行われる。
[作用] 本発明においては、その詳細なメカニズムについては明
らかでないが、金層とニッケル層との間でレニウム層が
バリヤーとして作用し、両者の相互拡散を防止している
ものと推定される。
[実施例] 次に、本発明を図面を参照しながら実施例によって、さ
らに詳しく説明するが、これは本発明の好ましい実施態
様の例を示すにすぎず、本発明はこれに限定されない。
実施例 第1図は、本発明に係る金属部にレニウム層を有する電
子部品パッケージを示す断面図である。
第1図において、1はセラミック基板であり、このセラ
ミック基板1の所定の箇所には、ダイボンディング箇所
、ワイヤーボンディング箇所およびリード接続箇所等の
パッド2を有し、このパッド2には、タングステン又は
モリブデンがメタライズされている。3は第1のニッケ
ル皮膜であり、このパッド2にニッケルが無電解めっき
又は電気めっきにより形成される。ここで外部導出用リ
ード11が銀ロウ付7を用いてロウ付けされている。
4は第2のニッケル皮膜であり、該皮膜は、第1のニッ
ケル皮膜3に電気めっきにより2〜5μmの厚さに形成
される。5はレニウムめっき皮膜であり、第2のニッケ
ル皮膜4上に形成され、ニッケルが金皮膜の表面に露出
することを防止している。
前記のレニウムめっぎ皮膜は、以下のレニウムめっき液
を用いて形成された。
レニウムめっき液 1)過レニウム酸アンモニウム 0.025mol/ 
f!(NLReO4) 2)クエン酸         Q、1mol/j2液
温 50℃、 電流密度  10〜20A/dm2 更に6は金めつき皮膜であり、前記のレニウムめっき皮
膜5に2μmの厚さで形成される。
この金めつき皮膜6を形成する金めつき液は、テンペレ
ックス401(日中貴金属社製)を用いた。
このようにして各金属層がめっきされた金属部を有する
パッケージは、シリコンチップ12をダイボンディング
し、つづいてワイヤーボンディングする。さらに密封す
るためにセラミック基板1を低融点ガラス8を用いてセ
ラミック封止キャップ9で封止している。低融点ガラス
8は、1種のシール材である。10はボンディングワイ
ヤーである。
以上のようにして得られた電子部品パッケージに通用さ
れた、本発明に用いられるレニウムめっき皮膜について
、第1表に示される如く、その厚さを0〜7.0μmの
範囲で代えて、以下に記載される種々の評価試験を行っ
た。
[評価試験方法] (1)ダイボンディング性試験 シリコンチップを窒素ガス中450℃でスクライブしな
がら、ボンディングし、ボンディング後、X線透視によ
って観察し、チップ周辺の90%以上がAu/St共晶
合金で濡れているものを合格とした。
(2)耐熱性試験 ダイボンディングしたサンプルを空気中で460℃、1
5分加熱した後、ヒートショック試験(200℃〜0℃
、各10秒間保持、5サイクル)を行い、シリコンチッ
プが剥離しないものを良好とした。
(3)リード折り曲げによる剥離試験 めっきされた外部導出用リード11に荷重を加え、折り
曲げ(MIL−5TD883.2004による)を行い
、めっ辣層が剥れないものを良好とした。
(4)はんだ濡れ性試験 外部導出用リード11にはんだデイツプを行い、はんだ
濡れ面積が95%以上あるもの(MIL−8τ0883
,20G3による)を良好とした。
得られた結果を第1表に示す。
以下余白 第1表から明らかなように、本発明においては、金めつ
きの下地層としてレニウムのめっき皮膜を有するものは
、本発明の効果を有するが、総合的にはレニウムのめっ
き皮膜の厚さが0.2μ■〜5.0μIの範囲において
、前記の各試験の結果が全て良好であることがわかった
[発明の効果] 本発明は、パッケージの金属部に施される金めつき層に
対して、下地層としてレニウムめっき皮膜を用いたので
、耐ボンディング性、耐熱性、リード折り曲げによる剥
離性並びにはんだデイツプ時の濡れ性等に優れた効果を
有する。
【図面の簡単な説明】
第1図は、本発明に係る金属部にレニウム層を有する電
子部品パッケージを示す断面図である。 符号の説明 1・・・セラミック基板 2・・・メタライズ(パッド部) 3・・・第1ニツケル皮膜 4 ・ 5 ・ 6 ・ 8 ・ 10 ・ 11 ・ 12 ・ ・第2ニツケル皮膜 ・レニウム皮膜 ・金めつき層 7・・・銀ロウ材 ・低融点ガラス  9・・・キャップ ・ボンディングワイヤー ・外部導出用リード ・シリコンチップ

Claims (1)

  1. 【特許請求の範囲】 1)金めっきが施されている金属部を有する電子部品パ
    ッケージにおいて、該金属部は金めっきの下地層として
    レニウムめっきが施されていることを特徴とする電子部
    品パッケージ。 2)金属部がセラミック基板の表面をメタライジングし
    てなる金属面であることを特徴とする特許請求の範囲第
    1項記載の電子部品パッケージ。
JP63330597A 1988-12-27 1988-12-27 金属部にレニウム層を有する電子部品パッケージ Pending JPH02174253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63330597A JPH02174253A (ja) 1988-12-27 1988-12-27 金属部にレニウム層を有する電子部品パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63330597A JPH02174253A (ja) 1988-12-27 1988-12-27 金属部にレニウム層を有する電子部品パッケージ

Publications (1)

Publication Number Publication Date
JPH02174253A true JPH02174253A (ja) 1990-07-05

Family

ID=18234434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63330597A Pending JPH02174253A (ja) 1988-12-27 1988-12-27 金属部にレニウム層を有する電子部品パッケージ

Country Status (1)

Country Link
JP (1) JPH02174253A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368048B2 (en) 2002-01-18 2008-05-06 Japan Science And Technology Agency Method for forming Re alloy coating film having high-Re-content through electroplating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368048B2 (en) 2002-01-18 2008-05-06 Japan Science And Technology Agency Method for forming Re alloy coating film having high-Re-content through electroplating

Similar Documents

Publication Publication Date Title
US5906312A (en) Solder bump for flip chip assembly and method of its fabrication
US4675243A (en) Ceramic package for semiconductor devices
JPH0917932A (ja) Icパッケージ
JPH04115558A (ja) 半導体装置用リードフレーム
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
US8399996B2 (en) Chip carrier
US5821617A (en) Surface mount package with low coefficient of thermal expansion
USH498H (en) Electronic component including soldered electrical leads
US12069802B2 (en) Pre-plating of solder layer on solderable elements for diffusion soldering
JPS6243343B2 (ja)
JPH02174253A (ja) 金属部にレニウム層を有する電子部品パッケージ
KR900003472B1 (ko) 전자부품의 도금방법
JPS5933851A (ja) 気密封止半導体容器
EP0869548A1 (en) Resin-sealed wireless bonded semiconductor device
JPS628532A (ja) 金メツキされた電子部品パツケ−ジ
Zakel et al. Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy
JPS639957A (ja) 半導体リ−ドフレ−ム
JPS63137574A (ja) メタライズ金属層の表面被覆構造
US20240373548A1 (en) Pre-Plating of Solder Layer on Solderable Elements for Diffusion Soldering
JPS628533A (ja) 金めつきされた電子部品パツケ−ジ
JPS62131526A (ja) 金めつきされた電子部品
JP2571944B2 (ja) チップキャリア
US20020175424A1 (en) Process of forming metal surfaces compatible with a wire bonding and semiconductor integrated circuits manufactured by the process
JPH02231750A (ja) 金属部にレニウム―ニッケル合金層を有する電子部品パッケージ