JPS62241364A - リ−ド付き電子部品及びその製造方法 - Google Patents

リ−ド付き電子部品及びその製造方法

Info

Publication number
JPS62241364A
JPS62241364A JP61084572A JP8457286A JPS62241364A JP S62241364 A JPS62241364 A JP S62241364A JP 61084572 A JP61084572 A JP 61084572A JP 8457286 A JP8457286 A JP 8457286A JP S62241364 A JPS62241364 A JP S62241364A
Authority
JP
Japan
Prior art keywords
external lead
lead pin
insulating base
solder
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61084572A
Other languages
English (en)
Inventor
Takashi Nakai
隆司 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP61084572A priority Critical patent/JPS62241364A/ja
Publication of JPS62241364A publication Critical patent/JPS62241364A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は外部リードピンがかしめ止めにより取着されて
なる電子部品、具体的にはＩＣパッケージやハイブリッ
目Ｃ用配線基板等のリード付き電子部品に関するもので
ある。
（従来の技術） 従来、リード付き電子部品、例えば半導体集積回路素子
を収納するためのＩＣパッケージは第３図に示すように
、セラミック、ガラス、樹脂等の電気絶縁材料から成り
、その上面に金（Ａｕ）、銀−パラジウム（Ａｇ−Ｐｄ
）等の金属から成る金属Ｎ１２を有する絶縁基体１１と
、半導体集積回路素子を外部電気回路に電気的に接続す
るために前記金属層１２と接続され、かつ絶縁基体１１
に取着された外部リードピン１３と、椀状の蓋体１４と
から構成されており、その内部に半導体集積回路素子１
５が収納され、気密封止されて半導体装置となる。
この従来のＩＣパッケージは通常、外部リードピン１３
が絶縁基体１１に設けた貫通孔内に挿通され、しかる後
、外部リードピン１３の上部もしくは下部より圧力を印
加し、外部リードピン１３の一部を絶縁基体１１を挟持
するよう変形させる、所謂かしめ止めによって絶縁基体
１１に取着されており、外部リードピン１３と金属Ｎ１
２とは半田１６を介し電気的に接続されている。
（発明が解決しようとする問題点） しかし乍ら、この従来のＩＣパッケージは、通常外部リ
ードピン１３がかしめ止めの容易さ、ｉ電率の高さ等か
ら銅（Ｃｕ）が使用されており、該銅は大気中の水分が
付着すると酸化され、銅（Ｃｕ）の酸化物（錆）を形成
して変色させることがある。この銅の酸化物は導電性で
、かつ拡散しやすいという性質を有しているため多数の
外部リードピンが近接してかしめ止めされている場合に
は、前記錆の拡散により隣接する外部リードピンが短絡
し、その結果、半導体装置としての機能に支障を来すと
いう重大な欠点を誘発する。
また上記欠点を解消するために外部リードピン１３を絶
縁基体１１にかしめ止めした後、外部リードピン１３の
外表面をめっきにより化学的に安定な半田や金（Ａｕ）
等で被覆することも考えられるが、めっき液の循環が悪
いことに起因して絶縁基体１１の貫通孔内に位置する外
部リードピン１３の外表面を完全に被覆することができ
ず、その結果、絶８Ｍ基体１１の貫通孔内に位置する外
部リードピン１３の外表面に大気中に含まれる水分等が
付着すると前述と同様の問題が発生してしまう。
また、更には外部リードピンを構成する銅の表面に酸化
物が形成されると、該銅の酸化物は半田等のロウ材と濡
れ性が悪く、外部リードピンと金属層とを半田を介し接
続する場合、半田が金属層側にのみ流れて外部リードピ
ンに接着せず、両者を確実に電気的接続することができ
ないという欠点も有していた。
（発明の目的） 本発明者は上記欠点に鑑み種々の実験の結果、外部リー
ドピンの外表面全面を予め半田で被覆しておき、これを
絶縁基体にかしめ止めすると外部リードピンに導電性の
錆の発生を皆無として、かつ絶縁基体に強固に取着し得
ることを知見した。
本発明は上記知見に基づき、外部リードピンに変色や電
子部品としての機能に支障を来すような導電性の錆の発
生を有効に防止するとともに絶縁基体表面に被着形成し
た金属層と確実に電気接続ができ、かつ外部リードピン
を絶縁基体に強固にかしめ止めして取着強度が極めて大
のリード付き電子部品及びその製造方法を提供すること
をその目的とするものである。
（問題点を解決するための手段） 本発明は絶縁基体に設けた貫通孔内に外部リードピンを
かしめ止めにより取着して成るリード付き電子部品にお
いて、前記外部リードピンの外表面全面が半田により被
覆されていることを特徴とするものである。
本発明はＩＣパッケージ、ハイブリードＩＣ用配線基板
等の絶縁基体に外部リードピンがかしめ止めにて取着さ
れる電子部品のすべてに適用される。
（実施例） 次に本発明を第１図に示す実施例に基づき詳細に説明す
る。
第１図は本発明のリード付き電子部品を半導体集積回路
素子を収納するＩＣパッケージに適用した場合の一実施
例を示し、１はセラミック、ガラス、樹脂等の電気絶縁
材料から成る絶縁基体である。
前記絶縁基体１の上面中央部には半導体集積回路素子５
が接着材を介し取着されている。
また前記絶縁基体１の上面には金属層２が被着形成され
ており、該金属Ｎ２の一端には半導体集積回路素子５の
電極がワイヤ６を介し接続され、また他端は後述する絶
縁基体１にかしめ止めされた外部リードピン３に半田７
を介し接続される。
これにより半導体集積回路素子５は外部リードピン３を
外部電気回路と接続した際、ワイヤ８．金属層２及び外
部リードピン３を介し外部電気回路と接続されることと
なる。
前記金属層２は金（Ａｕ）、銀−パラジウム（Ａｇ−Ｐ
ｄ）等の金属から成り、従来周知の厚膜手法、薄膜手法
を採用することにより絶縁基体ｌ上に被着形成される。
また前記金属層２の一端が接続される外部リードピン３
は絶縁基体１に設けた貫通孔ｌａ内にかしめ止めによっ
て取着されており、該外部リードピン３は半導体集積回
路素子を外部電気回路に接続する作用を為す。
前記外部リードピン３は銅（Ｃｕ）等のかしめ止めに適
した硬度を有し、かつ導電率が高い材料から成り、その
外表面全面が化学的に安定な半田から成る被覆層３ａで
覆われている。そのためこの外部リードピン３に大気中
に含まれる水分等が直接付着することはなく、外部リー
ドピン３に錆が発生することは一切ない。また、外部リ
ードピン３の外表面に被着した被覆層３ａに水分が付着
しても該被覆層３ａは化学的に安定な耐蝕性に優れた材
料であることから錆を発生することもない。
前記外部リードピン３の外表面全面に被着された半田か
ら成る被覆層３ａは外部リードピン３を絶縁基体１にか
しめ止めする前に外部リードピン３の外表面全面に被着
され、その厚みが２．０〜１０．０μｍとなるように例
えばメッキ方法により被着される。
また前記外部リードピン３は絶縁基体１にかしめ止めし
た後、絶縁基体１上面の金属層２に半田７を介し電気的
に接続される。この場合、外部リードピン３の外表面全
面には半田から成る被覆層３ａが被着されており、半田
と濡れ性が悪い酸化物を形成することがないことから外
部リードピン３と金属層２とは半田７を介し確実に電気
的接続される。
前記絶縁基体１の上面にはセラミック、ガラス、樹脂等
の電気絶縁材料から成る椀状の蓋体４がガラス、樹脂等
の封止部材を介して取着されており、これによりＩＣパ
ッケージ内部に半導体集積回路素子５が収納され、気密
封止されて最終製品である半導体装置となる。
次に本発明のリード付き電子部品における絶縁基体に外
部リードピンを取着する方法について第２図に示す工程
図に基づき説明する。
まず第２図（ａ）に示す如く、中間部に鍔部３ｂを有し
、外表面全面に半田から成る被覆層３ａを有する外部リ
ードピン３を治具Ａの貫通孔に鍔部３ｂを治具へ上面に
係止させて装填する。
次に第２図（ｂ）に示す如く、治具Ａに装填した外部リ
ードピン３を上面に金ｆｆ、層２を有する絶縁基体１の
貫通孔ｌａ内に挿通させる。この場合、絶縁基体１の貫
通孔１ａはその孔径が外表面に被覆層３ａを有する外部
リードピン３の外径と同一もしくはそれより若干大とな
してあり、貫通孔ｌａ内へのリードピン３の挿通を容易
となしである。
尚、前記貫通孔１ａは絶縁基体１がセラミックから成る
場合には、焼成前のセラミックグリーンシートに従来周
知の打抜き加工法により穿孔しておくことによって形成
され、また樹脂から成る場合には、硬化板状体となした
ものに従来周知の孔あけ加工法により穿孔することによ
って形成される。
そして最後に第２図（ｃ）に示す如（、外部リードピン
３の頭部を圧力印加装置Ｂにより５０Ｋｇ／ｃｍ２の圧
力で押圧し、外部リードピン３の頭部を変形させて鍔部
３ｃを形成し、該鍔部３ｃと３ｂとで絶縁基体１を挟持
させることによって外部リードピン３の絶縁基体１への
かしめ止めによる取着が完了する。
尚、この場合、外部リードピン３の外表面全面に被着さ
れている被覆層３ａは軟質であることから外部リードピ
ン３の頭部を圧力印加装置Ｂにより押圧、変形させる際
、外部リードピン３に追従して同様の変形を行い外部リ
ードピン３の外表面から剥離したり、あるいは被覆層３
ａ中にクランクが発生したりすることはなく、かしめ止
め後も外部リードピン３の外表面全面を完全に被覆する
ことができる。
（実験例） 次に本発明の作用効果を下記に示す実験例に基づいて説
明する。
まず、銅（Ｃｕ）から成る直径０．５　ｍｍφの外部り
−ドピンを準備するとともにその外表面全面にメッキに
より第１表に示す組成の半田から成る被覆層を被着させ
試料を得る。
次に各試料２０個づつを第１図に示す表面に金（Ａｕ）
の金属層を有するＩＣパッケージの絶縁基体に設けた直
径０．７ｍｍ　φの貫通孔内に挿通させ、しかる後、第
２図に示す方法によって５０にｇ／　ｃｄの圧力で押圧
し、変形させてかしめ止めするとともにリフロー半田に
より外部リードピンと金属層とを電気的に接続させる。
次に、これらを旧Ｌ−５ＴＤ−８８３−１００４に規定
の温湿度サイクル試験を２４０時間（１０サイクル）行
い、その後、外部リードビンの表面を顕微鏡により観察
し、変色しているものの数を調べた。また同時に外部リ
ードピンと金属層の濡れ性も調べた。
尚、比較試料１及び２は本発明品と比較するための試料
であり、比較試料１は外部リードピンの外表面に半田の
被覆層を全く被着してないもの、また比較試料２はかし
め後、外部リードビンの外表面にメッキにより半田から
成る被覆層を被着したものである。
上記の結果を第１表に示す。
（発明の効果） 上記実験結果からも判るように銅から成る外部リードピ
ンをそのまま絶縁基体にかしめ止めしたものは錆の発生
による変色率が９５χもあり、またかしめ止め後の外部
リードピンに被覆層を設けたものは絶縁基体の貫通孔内
部より鯖が発生し、その変色率が８０２もあるのに対し
、本発明の外表面全面に予め半田から成る被覆層を被着
した外部リードピンをかしめ止めしたものは錆の発生に
よる変色は全く発生していない。
また、外部リードピンの外表面全面に半田から成る被覆
層を被着したものは半田の濡れ性が極めて良好で外部リ
ードピンと金属層を確実に電気的接続し得ることも判る
。
従って、外表面全面に半田が被着された外部リードピン
をかしめ止めにより取着した本発明のリード付き電子部
品は変色や電子部品としての機能に支障を来すような導
電性の鯖の発生が有効に防止され、かつ外部リードピン
と絶縁基体上面に被着形成された金属層との半田を介し
ての電気的接続が確実に行え、信頼性を極めて高いもの
となすことができる。
【図面の簡単な説明】
第１図は本発明のリード付き電子部品としてＩＣパッケ
ージを例とした場合の断面図、第２図（ａ）〜（ｃ）は
第１図のＩＣパッケージにおける外部リードピンを絶縁
基体に取着する際の取着方法を説明するための工程図、
第３図は従来のリード付き電子部品としてＩＣパッケー
ジを例とした断面図である。 １：絶縁基体　　１ａ：貫通孔

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁基体に設けた貫通孔内に外部リードピンをか
    しめ止めにより取着して成るリード付き電子部品におい
    て、前記外部リードピンの外表面全面が半田により被覆
    されていることを特徴とするリード付き電子部品。
  2. （２）絶縁基体に設けた貫通孔内に外表面全面が半田に
    より被覆された外部リードピンを挿通させ、しかる後、
    前記外部リードピンの上部もしくは下部より圧力を印加
    し、外部リードピンの一部を絶縁基体を挟持するよう変
    形させることによって外部リードピンを絶縁基体の貫通
    孔内に取着して成るリード付き電子部品の製造方法。
JP61084572A 1986-04-11 1986-04-11 リ−ド付き電子部品及びその製造方法 Pending JPS62241364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61084572A JPS62241364A (ja) 1986-04-11 1986-04-11 リ−ド付き電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61084572A JPS62241364A (ja) 1986-04-11 1986-04-11 リ−ド付き電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JPS62241364A true JPS62241364A (ja) 1987-10-22

Family

ID=13834382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61084572A Pending JPS62241364A (ja) 1986-04-11 1986-04-11 リ−ド付き電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JPS62241364A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287658A (ja) * 1988-09-26 1990-03-28 Nec Corp プラスチック・ピン・グリッド　アレイ・パッケージ型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287658A (ja) * 1988-09-26 1990-03-28 Nec Corp プラスチック・ピン・グリッド　アレイ・パッケージ型半導体装置

Similar Documents

Publication Publication Date Title
US3729820A (en) Method for manufacturing a package of a semiconductor element
US4640436A (en) Hermetic sealing cover and a method of producing the same
US6486551B1 (en) Wired board and method of producing the same
JPH0249021B2 (ja)
US6294826B1 (en) Molded electronic component having pre-plated lead terminals and manufacturing process thereof
US5345038A (en) Multi-layer ceramic packages
EP0384586A2 (en) High reliability plastic package for integrated circuits
JPS62241364A (ja) リ−ド付き電子部品及びその製造方法
JPH0590465A (ja) 半導体装置
JP2627509B2 (ja) 導電層を有する電子部品
JPS62222661A (ja) リ−ド付き電子部品及びその製造方法
JPS63137574A (ja) メタライズ金属層の表面被覆構造
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JPS6158259A (ja) チツプキヤリア
JPS6383291A (ja) 金の導電層を有する電子部品
JP2571944B2 (ja) チップキャリア
JPH06232317A (ja) 多端子電子部品とその製造方法
JPS62204560A (ja) リ−ド付き電子部品
JP2560869B2 (ja) 二端子面実装形半導体装置
JPS6360549A (ja) 金の導電層を有する電子部品
JPS635238Y2 (ja)
JP2537064B2 (ja) チップキャリア
JPH03280458A (ja) リード付き電子部品
JPS6292354A (ja) ハイブリツドｉｃ
JPS6356996A (ja) 金の導電層を有する電子部品