JPS635238Y2 - - Google Patents
Info
- Publication number
- JPS635238Y2 JPS635238Y2 JP1981117854U JP11785481U JPS635238Y2 JP S635238 Y2 JPS635238 Y2 JP S635238Y2 JP 1981117854 U JP1981117854 U JP 1981117854U JP 11785481 U JP11785481 U JP 11785481U JP S635238 Y2 JPS635238 Y2 JP S635238Y2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- lead
- layer
- insulating substrate
- metallized layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 8
- 238000005219 brazing Methods 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000006355 external stress Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体素子を収納するための半導体パ
ツケージの改良に関するものである。
ツケージの改良に関するものである。
従来、半導体素子、特に集積回路素子を収納す
るためのパツケージは第１図に示すように、セラ
ミツク、ガラス等の電気絶縁材料から成り、その
上面にモリブデン（Mo）、タングステン（Ｗ）
等の金属粉末から成るメタライズ層２を有する絶
縁基板１と、半導体素子５を外部回路に電気的に
接続するために前記メタライズ層２にロウ接され
た外部リード３と蓋体４とから構成されており、
その内部に半導体素子５が収納され、気密封止さ
れて半導体装置となる。
るためのパツケージは第１図に示すように、セラ
ミツク、ガラス等の電気絶縁材料から成り、その
上面にモリブデン（Mo）、タングステン（Ｗ）
等の金属粉末から成るメタライズ層２を有する絶
縁基板１と、半導体素子５を外部回路に電気的に
接続するために前記メタライズ層２にロウ接され
た外部リード３と蓋体４とから構成されており、
その内部に半導体素子５が収納され、気密封止さ
れて半導体装置となる。
この従来の半導体パツケージは外部リード３を
絶縁基板１上面のメタライズ層２に強固にロウ接
するために通常、該メタライズ層２の外表面にロ
ウ材と接合性がよい金等の金属層６がメツキによ
り形成されている。
絶縁基板１上面のメタライズ層２に強固にロウ接
するために通常、該メタライズ層２の外表面にロ
ウ材と接合性がよい金等の金属層６がメツキによ
り形成されている。
しかしながら、メツキ液の循環の悪さに起因し
てシールリング７の周囲を金属層６により完全に
覆うことは困難であり、このため露出している外
部リード３の固定端側の部分Ａに大気中に含まれ
る水分が付着すると、該水分がメタライズ層２及
び金属層６に接触して電解質として働き、メタラ
イズ層２と金属層６との間に両金属のエネルギー
準位の相違から電流が流れる電池作用を生じ、こ
の電池作用によりエネルギー準位が低いメタライ
ズ層２の金属が除々に溶出し、ついにはメタライ
ズ層２が断線してしまうという欠点を有してい
た。
てシールリング７の周囲を金属層６により完全に
覆うことは困難であり、このため露出している外
部リード３の固定端側の部分Ａに大気中に含まれ
る水分が付着すると、該水分がメタライズ層２及
び金属層６に接触して電解質として働き、メタラ
イズ層２と金属層６との間に両金属のエネルギー
準位の相違から電流が流れる電池作用を生じ、こ
の電池作用によりエネルギー準位が低いメタライ
ズ層２の金属が除々に溶出し、ついにはメタライ
ズ層２が断線してしまうという欠点を有してい
た。
本考案は上記欠点に鑑み案出されたもので、そ
の目的とするところは絶縁基板上に形成したメタ
ライズ層に大気中に含まれる水分が付着しても該
メタライズ層が電池作用によつて溶出し、断線す
ることがなく、且つ外部リードに印加される外部
応力に対しても十分なロウ接強度を有する半導体
パツケージを提供することにある。
の目的とするところは絶縁基板上に形成したメタ
ライズ層に大気中に含まれる水分が付着しても該
メタライズ層が電池作用によつて溶出し、断線す
ることがなく、且つ外部リードに印加される外部
応力に対しても十分なロウ接強度を有する半導体
パツケージを提供することにある。
本考案は、絶縁基板上面に形成されたメタライ
ズ層に外部リードがロウ接されて成る半導体パツ
ケージにおいて、半導体素子が接続されるメタラ
イズリードがスルーホールを介して絶縁基板の側
面に導出され、且つこの導出部と絶縁基板上面の
前記メタライズ層とを接続するようにメタライズ
リードが延長され、これにより迂回導電路が形成
されたことを特徴とするものである。
ズ層に外部リードがロウ接されて成る半導体パツ
ケージにおいて、半導体素子が接続されるメタラ
イズリードがスルーホールを介して絶縁基板の側
面に導出され、且つこの導出部と絶縁基板上面の
前記メタライズ層とを接続するようにメタライズ
リードが延長され、これにより迂回導電路が形成
されたことを特徴とするものである。
以下、本考案を第２図に示す実施例に基づき詳
細に説明する。
細に説明する。
なお、図中従来品と同一個所には同一符号が付
してある。
してある。
第２図は本考案の半導体パツケージの一実施例
を示し、１はセラミツク、ガラス等の電気絶縁材
料から成る絶縁基板であり、その上面中央部には
半導体素子５を収納する凹部１３が形成されてい
る。この絶縁基板１の上面には凹部Ｂの縁部から
シールリング７の内部にかけてメタライズリード
２ａが、またシールリング７の外側から絶縁基板
１の側面端部にかけてメタライズ層２ｂがそれぞ
れ形成されており、メタライズリード２ａには半
導体素子５の電極がワイヤ８を介し電気的に接続
されまた、メタライズ層２ｂには外部リード３が
ロウ材９を介しロウ接される。
を示し、１はセラミツク、ガラス等の電気絶縁材
料から成る絶縁基板であり、その上面中央部には
半導体素子５を収納する凹部１３が形成されてい
る。この絶縁基板１の上面には凹部Ｂの縁部から
シールリング７の内部にかけてメタライズリード
２ａが、またシールリング７の外側から絶縁基板
１の側面端部にかけてメタライズ層２ｂがそれぞ
れ形成されており、メタライズリード２ａには半
導体素子５の電極がワイヤ８を介し電気的に接続
されまた、メタライズ層２ｂには外部リード３が
ロウ材９を介しロウ接される。
前記メタライズリード２ａは絶縁基板１に形成
したスルーホール１０を介し基板１の側面に導出
されており、且つ該導出部には基板側面に延長さ
れたメタライズリード２ｃにより前記メタライズ
層２ｂに接続されている。これにより絶縁基板１
上面のメタライズリード２ａはスルーホール１０
及び延長メタライズリード２ｃによる迂回導電路
を介しメタライズ層２ｂに接続されることにな
る。
したスルーホール１０を介し基板１の側面に導出
されており、且つ該導出部には基板側面に延長さ
れたメタライズリード２ｃにより前記メタライズ
層２ｂに接続されている。これにより絶縁基板１
上面のメタライズリード２ａはスルーホール１０
及び延長メタライズリード２ｃによる迂回導電路
を介しメタライズ層２ｂに接続されることにな
る。
前記メタライズリード２ａ、メタライズ層２
ｂ、及び迂回導電路（スルーホール１０及び側面
メタライズリード２ｃ）はモリブデン（Mo）、
タングステン（Ｗ）等の金属粉末により形成さ
れ、スクリーン印刷等の従来周知の厚膜手法によ
り形成される。
ｂ、及び迂回導電路（スルーホール１０及び側面
メタライズリード２ｃ）はモリブデン（Mo）、
タングステン（Ｗ）等の金属粉末により形成さ
れ、スクリーン印刷等の従来周知の厚膜手法によ
り形成される。
また、前記迂回導電路は例えば絶縁基板１が複
数枚のセラミツクシートの積層体から成つている
場合は、プレス等により孔を形成し、該孔にモリ
ブデン等の金属粉末を埋入した未焼成のセラミツ
クシートと、上面にモリブデン等の金属粉末によ
る導電路を形成したセラミツクシート等を準備し
これらを積層、焼結一体とすることにより一挙に
形成することができる。
数枚のセラミツクシートの積層体から成つている
場合は、プレス等により孔を形成し、該孔にモリ
ブデン等の金属粉末を埋入した未焼成のセラミツ
クシートと、上面にモリブデン等の金属粉末によ
る導電路を形成したセラミツクシート等を準備し
これらを積層、焼結一体とすることにより一挙に
形成することができる。
前記絶縁基板１上のメタライズ層２ｂ及び基板
１側面のメタライズリード２ｃの外表面には外部
リード３のロウ接を容易にするロウ材と接合性が
よい金属、例えば金等の金属層６がメツキ等によ
り形成されている。この金属層６は前記メタライ
ズ層２ｂがメツキ液の循環が悪い部分Ａを除いて
形成されているため、その外表面を完全に被覆す
るとともに、その厚みも均一に形成することがで
きる。したがつて大気中に含まれる水分は被覆金
属層６に付着することはあつても下地のメタライ
ズ層２ｂには接することはなく、メタライズ金属
と被覆金属との間に電池作用を発生することはな
く、そのため下地のメタライズ金属が溶出し、断
線することは全くない。
１側面のメタライズリード２ｃの外表面には外部
リード３のロウ接を容易にするロウ材と接合性が
よい金属、例えば金等の金属層６がメツキ等によ
り形成されている。この金属層６は前記メタライ
ズ層２ｂがメツキ液の循環が悪い部分Ａを除いて
形成されているため、その外表面を完全に被覆す
るとともに、その厚みも均一に形成することがで
きる。したがつて大気中に含まれる水分は被覆金
属層６に付着することはあつても下地のメタライ
ズ層２ｂには接することはなく、メタライズ金属
と被覆金属との間に電池作用を発生することはな
く、そのため下地のメタライズ金属が溶出し、断
線することは全くない。
前記絶縁基板１上面のメタライズ層２ｂ上には
外部リード３がロウ材９を介し、ロウ接されるが
該ロウ材９は外部リード３をロウ接する際に、そ
の一部が基板１側面のメタライズリード２ｃに流
れ、外部リード３と側面メタライズリード２ｃと
の間にロウ材９の溜りを形成する。このため外部
リード３に上下方向の外部応力が印加されても外
部リード３が剥れることのない十分な接着強度が
得られるという付随的な効果を奏する。
外部リード３がロウ材９を介し、ロウ接されるが
該ロウ材９は外部リード３をロウ接する際に、そ
の一部が基板１側面のメタライズリード２ｃに流
れ、外部リード３と側面メタライズリード２ｃと
の間にロウ材９の溜りを形成する。このため外部
リード３に上下方向の外部応力が印加されても外
部リード３が剥れることのない十分な接着強度が
得られるという付随的な効果を奏する。
以上のとおり、本考案の半導体パツケージによ
れば半導体素子が接続されるメタライズリードが
迂回導電路を介して外部リードロウ接用のメタラ
イズ層と接続されており、メツキ液の循環の悪い
部分のメタライズ金属の形成がないため、該メタ
ライズ金属の外表面を外部リードのロウ接を容易
にする金属が完全に被覆することができ、大気中
の水分の付着によるメタライズ金属の溶出を完全
に防止することができる。
れば半導体素子が接続されるメタライズリードが
迂回導電路を介して外部リードロウ接用のメタラ
イズ層と接続されており、メツキ液の循環の悪い
部分のメタライズ金属の形成がないため、該メタ
ライズ金属の外表面を外部リードのロウ接を容易
にする金属が完全に被覆することができ、大気中
の水分の付着によるメタライズ金属の溶出を完全
に防止することができる。
更に迂回導電路の側面メタライズリードと外部
リードとの間にロウ材の溜りが必然的に形成さ
れ、その結果外部リードの外部応力に対する接着
強度が顕著に向上し、極めて信頼性の高い半導体
パツケージを提供することができる。
リードとの間にロウ材の溜りが必然的に形成さ
れ、その結果外部リードの外部応力に対する接着
強度が顕著に向上し、極めて信頼性の高い半導体
パツケージを提供することができる。
なお、本考案は上述した実施例に限定されるも
のでなく、本考案の要旨を逸脱しない範囲であれ
ば種々の変更は可能である。
のでなく、本考案の要旨を逸脱しない範囲であれ
ば種々の変更は可能である。
第１図は従来の半導体パツケージの断面図であ
り、第２図は本考案の一実施例を示す断面図であ
る。 １：絶縁基板、２ｂ：メタライズ層、２ａ，２
ｃ：メタライズリード、３：外部リード、１０：
スルーホール。
り、第２図は本考案の一実施例を示す断面図であ
る。 １：絶縁基板、２ｂ：メタライズ層、２ａ，２
ｃ：メタライズリード、３：外部リード、１０：
スルーホール。
Claims (1)
- 絶縁基板上面に半導体素子の電極が接続される
メタライズリードと外部リードがロウ接されるメ
タライズ層とがシールリングを間に挾んで設けら
れ、且つ前記メタライズリードがスルーホールを
介して絶縁基板の側面に導出されると共にこの導
出部と前記メタライズ層とを接続するように該メ
タライズリードが延長されることにより迂回導電
路が形成され、更に前記外部リードが前記メタラ
イズ層の外表面にロウ材との接合性の良い金属層
を介してロウ接されていることを特徴とする半導
体パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981117854U JPS5822741U (ja) | 1981-08-07 | 1981-08-07 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981117854U JPS5822741U (ja) | 1981-08-07 | 1981-08-07 | 半導体パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5822741U JPS5822741U (ja) | 1983-02-12 |
| JPS635238Y2 true JPS635238Y2 (ja) | 1988-02-12 |
Family
ID=29912006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981117854U Granted JPS5822741U (ja) | 1981-08-07 | 1981-08-07 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822741U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045045A (ja) * | 1983-08-23 | 1985-03-11 | Shinko Electric Ind Co Ltd | 多層セラミックパッケ−ジ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5318962A (en) * | 1976-08-05 | 1978-02-21 | Nec Corp | Semiconductor package |
| JPS5660038A (en) * | 1980-10-20 | 1981-05-23 | Nec Corp | Semiconductor device |
-
1981
- 1981-08-07 JP JP1981117854U patent/JPS5822741U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5318962A (en) * | 1976-08-05 | 1978-02-21 | Nec Corp | Semiconductor package |
| JPS5660038A (en) * | 1980-10-20 | 1981-05-23 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5822741U (ja) | 1983-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS635238Y2 (ja) | ||
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP3199672B2 (ja) | 電子部品収納用パッケージ | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP3020783B2 (ja) | 半導体素子収納用パッケージ | |
| JP2577088Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2517203Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPH0922957A (ja) | 半導体素子収納用パッケージ | |
| JP3207118B2 (ja) | 半導体素子収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH06140526A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0567009U (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0936145A (ja) | 半導体装置 | |
| JPH0637199A (ja) | 半導体素子収納用パッケージ |