JP3020783B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3020783B2 JP3020783B2 JP5266187A JP26618793A JP3020783B2 JP 3020783 B2 JP3020783 B2 JP 3020783B2 JP 5266187 A JP5266187 A JP 5266187A JP 26618793 A JP26618793 A JP 26618793A JP 3020783 B2 JP3020783 B2 JP 3020783B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- insulating base
- sealing material
- metal layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体素子を収容するための半導体素子収納用パッケージは
アルミナセラミックス等の電気絶縁材料から成り、その
上面の略中央部に半導体素子を収容するための凹部を有
し、且つ該凹部周辺から下面にかけて導出されたタング
ステン、モリブデン、マンガン等の高融点金属粉末から
成るメタライズ配線層を有する絶縁基体と、半導体素子
を外部電気回路に電気的に接続するために前記メタライ
ズ配線層に銀ロウ等のロウ材を介し取着された外部リー
ド端子と、コバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）等の
金属材料から成る蓋体とから構成されており、絶縁基体
の凹部底面に半導体素子を接着剤により取着固定し、半
導体素子の各電極とメタライズ配線層とをボンディング
ワイヤを介して電気的に接続するとともに絶縁基体の上
面に蓋体を半田等から成る封止材により接合させ、絶縁
基体と蓋体とから成る容器の内部に半導体素子を気密に
封止することによって製品としての半導体装置となる。
体素子を収容するための半導体素子収納用パッケージは
アルミナセラミックス等の電気絶縁材料から成り、その
上面の略中央部に半導体素子を収容するための凹部を有
し、且つ該凹部周辺から下面にかけて導出されたタング
ステン、モリブデン、マンガン等の高融点金属粉末から
成るメタライズ配線層を有する絶縁基体と、半導体素子
を外部電気回路に電気的に接続するために前記メタライ
ズ配線層に銀ロウ等のロウ材を介し取着された外部リー
ド端子と、コバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）等の
金属材料から成る蓋体とから構成されており、絶縁基体
の凹部底面に半導体素子を接着剤により取着固定し、半
導体素子の各電極とメタライズ配線層とをボンディング
ワイヤを介して電気的に接続するとともに絶縁基体の上
面に蓋体を半田等から成る封止材により接合させ、絶縁
基体と蓋体とから成る容器の内部に半導体素子を気密に
封止することによって製品としての半導体装置となる。
【０００３】尚、かかる従来の半導体素子収納用パッケ
ージは絶縁基体への蓋体の接合が、絶縁基体の上面に予
めタングステン、モリブデン、マンガン等の高融点金属
粉末から成る四角形状の枠状金属層を被着させておき、
該枠状金属層の上部に半田等の封止材とコバール金属等
の金属材料から成る蓋体を順次載置させるとともにこれ
を約３３０℃の温度に加熱し、封止材を溶融させること
によって行われる。
ージは絶縁基体への蓋体の接合が、絶縁基体の上面に予
めタングステン、モリブデン、マンガン等の高融点金属
粉末から成る四角形状の枠状金属層を被着させておき、
該枠状金属層の上部に半田等の封止材とコバール金属等
の金属材料から成る蓋体を順次載置させるとともにこれ
を約３３０℃の温度に加熱し、封止材を溶融させること
によって行われる。
【０００４】また、前記絶縁基体の上面に被着させた四
角形状の枠状金属層はその外形寸法が蓋体の位置ずれ及
び蓋体の側面と枠状金属層との間に封止材の溜まり部を
形成し蓋体の絶縁基体への接合を強固とするのを考慮し
て若干大きめに形成してあり、また蓋体を絶縁基体に接
合させ容器内部を気密に封止する封止材の量は蓋体及び
絶縁基体に反りがあっても両者を確実、強固に接合さ
せ、容器の気密封止を完全とするために多少、多めとな
っている。
角形状の枠状金属層はその外形寸法が蓋体の位置ずれ及
び蓋体の側面と枠状金属層との間に封止材の溜まり部を
形成し蓋体の絶縁基体への接合を強固とするのを考慮し
て若干大きめに形成してあり、また蓋体を絶縁基体に接
合させ容器内部を気密に封止する封止材の量は蓋体及び
絶縁基体に反りがあっても両者を確実、強固に接合さ
せ、容器の気密封止を完全とするために多少、多めとな
っている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、封止材の
量が蓋体と絶縁基体の反りを考慮して多少、多めとなっ
ていることから絶縁基体に蓋体を封止材を介して接合さ
せる際、蓋体及び絶縁基体の反りが小さいと封止材が過
剰となって一部が絶縁基体の凹部内に入り込み、これが
内部に収容する半導体素子やメタライズ配線層、ボンデ
ィングワイヤ等に接触するとともに半導体素子の各電極
間に電気的短絡を招来させ、半導体素子に誤動作を起こ
させるという欠点を有していた。また同時に前記過剰の
封止材はその一部が蓋体の側面を伝って上面にまで這い
上がり、外観不良を発生するという欠点も有していた。
来の半導体素子収納用パッケージにおいては、封止材の
量が蓋体と絶縁基体の反りを考慮して多少、多めとなっ
ていることから絶縁基体に蓋体を封止材を介して接合さ
せる際、蓋体及び絶縁基体の反りが小さいと封止材が過
剰となって一部が絶縁基体の凹部内に入り込み、これが
内部に収容する半導体素子やメタライズ配線層、ボンデ
ィングワイヤ等に接触するとともに半導体素子の各電極
間に電気的短絡を招来させ、半導体素子に誤動作を起こ
させるという欠点を有していた。また同時に前記過剰の
封止材はその一部が蓋体の側面を伝って上面にまで這い
上がり、外観不良を発生するという欠点も有していた。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は封止材の一部が絶縁基体と蓋体とから成
る容器内部に入り込んだり、蓋体の上面に這い上がるの
を有効に防止し、外観不良の発生を皆無として、且つ内
部に収容する半導体素子を長期間にわたり、正常に作動
させることができる半導体素子収納用パッケージを提供
することにある。
で、その目的は封止材の一部が絶縁基体と蓋体とから成
る容器内部に入り込んだり、蓋体の上面に這い上がるの
を有効に防止し、外観不良の発生を皆無として、且つ内
部に収容する半導体素子を長期間にわたり、正常に作動
させることができる半導体素子収納用パッケージを提供
することにある。
【０００７】
【課題を解決するための手段】本発明は絶縁基体と蓋体
とから成り、絶縁基体に被着させた四角形状を成す枠状
金属層に蓋体を封止材を介し接合させることによって内
部に半導体素子を気密に封止するようになした半導体素
子収納用パッケージであって、前記四角形状を成す枠状
金属層の角部を除く外周部に、延出領域を設けたことを
特徴とするものである。
とから成り、絶縁基体に被着させた四角形状を成す枠状
金属層に蓋体を封止材を介し接合させることによって内
部に半導体素子を気密に封止するようになした半導体素
子収納用パッケージであって、前記四角形状を成す枠状
金属層の角部を除く外周部に、延出領域を設けたことを
特徴とするものである。
【０００８】
【作用】本発明は絶縁基体上に被着された四角形状を成
す枠状金属層の角部を除く外周部に延出領域を設けたこ
とから絶縁基体に蓋体を封止材を介して接合させる際、
蓋体及び絶縁基体の反りが小さく封止材が過剰になった
としてもその封止材の過剰分は前記枠状金属層に設けた
延出領域に流出し、吸収されることとなって絶縁基体と
蓋体とから成る容器の内部に入り込んだり、蓋体の上面
に這い上がったりすることはなく、その結果、外観不良
を発生することが皆無になるとともに容器内部に収容す
る半導体素子等への封止材の接触も皆無となって半導体
素子を長期間にわたり正常に作動させることが可能とな
る。
す枠状金属層の角部を除く外周部に延出領域を設けたこ
とから絶縁基体に蓋体を封止材を介して接合させる際、
蓋体及び絶縁基体の反りが小さく封止材が過剰になった
としてもその封止材の過剰分は前記枠状金属層に設けた
延出領域に流出し、吸収されることとなって絶縁基体と
蓋体とから成る容器の内部に入り込んだり、蓋体の上面
に這い上がったりすることはなく、その結果、外観不良
を発生することが皆無になるとともに容器内部に収容す
る半導体素子等への封止材の接触も皆無となって半導体
素子を長期間にわたり正常に作動させることが可能とな
る。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【００１０】図１及び図２は本発明の半導体素子収納用
パッケージの一実施例を示す図であり、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体素
子３を収容するための容器４が構成される。
パッケージの一実施例を示す図であり、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体素
子３を収容するための容器４が構成される。
【００１１】前記絶縁基体１はアルミナセラミックス等
の電気絶縁材料から成り、その上面略中央部に半導体素
子３を収容するための空所を形成する凹部１ａが設けて
あり、該凹部１ａ底面には半導体素子３がガラス、ロウ
材等の接着剤を介し取着される。
の電気絶縁材料から成り、その上面略中央部に半導体素
子３を収容するための空所を形成する凹部１ａが設けて
あり、該凹部１ａ底面には半導体素子３がガラス、ロウ
材等の接着剤を介し取着される。
【００１２】前記絶縁基体１はアルミナセラミックスか
ら成る場合、例えば、アルミナ（Ａｌ2 Ｏ3 ）、シリカ
（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア（Ｍｇ
Ｏ）等の原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカレンダーロール法等を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに複数枚積層し、高温（約
１６００℃）で焼成することによって製作される。
ら成る場合、例えば、アルミナ（Ａｌ2 Ｏ3 ）、シリカ
（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア（Ｍｇ
Ｏ）等の原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカレンダーロール法等を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに複数枚積層し、高温（約
１６００℃）で焼成することによって製作される。
【００１３】また前記絶縁基体１には凹部１ａ周辺から
下面にかけて導出する複数のメタライズ配線層５が形成
されており、該メタライズ配線層５の凹部１ａ周辺部に
は半導体素子３の各電極がボンディングワイヤ６を介し
て電気的に接続され、また下面に導出された部位には外
部電気回路と接続される外部リード端子７が銀ロウ等の
ロウ材を介して取着される。
下面にかけて導出する複数のメタライズ配線層５が形成
されており、該メタライズ配線層５の凹部１ａ周辺部に
は半導体素子３の各電極がボンディングワイヤ６を介し
て電気的に接続され、また下面に導出された部位には外
部電気回路と接続される外部リード端子７が銀ロウ等の
ロウ材を介して取着される。
【００１４】前記メタライズ配線層５はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
高融点金属粉末に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁基体１となるセラミックグリー
ンシートに予め従来周知のスクリーン印刷法等により印
刷塗布しておくことによって絶縁基体１の凹部１ａ周辺
から下面にかけて被着形成される。
モリブデン、マンガン等の高融点金属粉末から成り、該
高融点金属粉末に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁基体１となるセラミックグリー
ンシートに予め従来周知のスクリーン印刷法等により印
刷塗布しておくことによって絶縁基体１の凹部１ａ周辺
から下面にかけて被着形成される。
【００１５】尚、前記メタライズ配線層５はその露出す
る表面にニッケル、金等の良導電性で、且つ耐蝕性に優
れた金属をメッキ法により０. １乃至２０. ０μｍの厚
みに層着させておくとメタライズ配線層５の酸化腐食を
有効に防止することができるとともにメタライズ配線層
５とボンディングワイヤ６との接続及びメタライズ配線
層５と外部リード端子７とのロウ付けを極めて強固なも
のとなすことができる。従って、前記メタライズ配線層
５の酸化腐食を防止し、メタライズ配線層５とボンディ
ングワイヤ６との接続及びメタライズ配線層５と外部リ
ード端子７とのロウ付けを強固とするにはメタライズ配
線層５の露出する表面にニッケル、金等を０. １乃至２
０. ０μｍの厚みに層着させておくことが好ましい。
る表面にニッケル、金等の良導電性で、且つ耐蝕性に優
れた金属をメッキ法により０. １乃至２０. ０μｍの厚
みに層着させておくとメタライズ配線層５の酸化腐食を
有効に防止することができるとともにメタライズ配線層
５とボンディングワイヤ６との接続及びメタライズ配線
層５と外部リード端子７とのロウ付けを極めて強固なも
のとなすことができる。従って、前記メタライズ配線層
５の酸化腐食を防止し、メタライズ配線層５とボンディ
ングワイヤ６との接続及びメタライズ配線層５と外部リ
ード端子７とのロウ付けを強固とするにはメタライズ配
線層５の露出する表面にニッケル、金等を０. １乃至２
０. ０μｍの厚みに層着させておくことが好ましい。
【００１６】また前記メタライズ配線層５にロウ付けさ
れる外部リード端子７は内部に収容する半導体素子３を
外部電気回路に接続する作用を為し、外部リード端子７
を外部電気回路に接続することによって内部に収容され
る半導体素子３はメタライズ配線層５及び外部リード端
子７を介し外部電気回路と電気的に接続されることとな
る。
れる外部リード端子７は内部に収容する半導体素子３を
外部電気回路に接続する作用を為し、外部リード端子７
を外部電気回路に接続することによって内部に収容され
る半導体素子３はメタライズ配線層５及び外部リード端
子７を介し外部電気回路と電気的に接続されることとな
る。
【００１７】前記外部リード端子７はコバール金属（Ｆ
ｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ合金）
等の金属材料から成り、コバール金属等のインゴット
（塊）を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
ｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ合金）
等の金属材料から成り、コバール金属等のインゴット
（塊）を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
【００１８】前記絶縁基体１はまたその上面で凹部１ａ
を囲むように四角形状を成す枠状金属層８が被着形成さ
れており、該枠状金属層８には例えばコバール金属や４
２アロイ等の金属材料から成る蓋体２が半田等の封止材
９を介して接合され、これによって絶縁基体１と蓋体２
とから成る容器４の内部に半導体素子３が気密に封止さ
れる。
を囲むように四角形状を成す枠状金属層８が被着形成さ
れており、該枠状金属層８には例えばコバール金属や４
２アロイ等の金属材料から成る蓋体２が半田等の封止材
９を介して接合され、これによって絶縁基体１と蓋体２
とから成る容器４の内部に半導体素子３が気密に封止さ
れる。
【００１９】前記絶縁基体１の上面に被着させた枠状金
属層８は絶縁基体１の上面に蓋体２を封止材９を介して
接合する際の下地金属層として作用し、その外形寸法は
蓋体２の位置ずれ及び蓋体２の側面と枠状金属層８との
間に封止材９の溜まり部を形成し、蓋体２の絶縁基体へ
の接合を強固とするのを考慮して若干大きめに形成され
ている。
属層８は絶縁基体１の上面に蓋体２を封止材９を介して
接合する際の下地金属層として作用し、その外形寸法は
蓋体２の位置ずれ及び蓋体２の側面と枠状金属層８との
間に封止材９の溜まり部を形成し、蓋体２の絶縁基体へ
の接合を強固とするのを考慮して若干大きめに形成され
ている。
【００２０】前記枠状金属層８は例えばタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、前
述のメタライズ配線層５と同様の方法によって絶縁基体
１の上面に被着形成される。
モリブデン、マンガン等の高融点金属粉末から成り、前
述のメタライズ配線層５と同様の方法によって絶縁基体
１の上面に被着形成される。
【００２１】更に前記四角形状を成す枠状金属層８は図
２に示すように各辺の略中央部の外周部に四角型の延出
領域１０が設けられている。
２に示すように各辺の略中央部の外周部に四角型の延出
領域１０が設けられている。
【００２２】前記延出領域１０は封止材９の過剰分を吸
収する作用を為し、絶縁基体１に被着させた枠状金属層
８に蓋体２を封止材９を介して接合させる際、蓋体２及
び絶縁基体１の反りが小さく封止材９が過剰になったと
してもその封止材９の過剰分は延出領域１０に流出して
吸収され、絶縁基体１と蓋体２とから成る容器４内部に
入り込んだり、蓋体２の上面に這い上がったりすること
はない。従って、この半導体素子収納用パッケージによ
れば封止材９の蓋体２上面への這い上がりによる外観不
良の発生が皆無になるとともに容器４内部に収容されて
いる半導体素子３等への封止材９の接触が皆無となり半
導体素子３を長期間にわたり正常に作動させることが可
能となる。
収する作用を為し、絶縁基体１に被着させた枠状金属層
８に蓋体２を封止材９を介して接合させる際、蓋体２及
び絶縁基体１の反りが小さく封止材９が過剰になったと
してもその封止材９の過剰分は延出領域１０に流出して
吸収され、絶縁基体１と蓋体２とから成る容器４内部に
入り込んだり、蓋体２の上面に這い上がったりすること
はない。従って、この半導体素子収納用パッケージによ
れば封止材９の蓋体２上面への這い上がりによる外観不
良の発生が皆無になるとともに容器４内部に収容されて
いる半導体素子３等への封止材９の接触が皆無となり半
導体素子３を長期間にわたり正常に作動させることが可
能となる。
【００２３】尚、前記延出領域１０は枠状金属層８の外
周辺全周に設けると絶縁基体１に設けた枠状金属層８と
蓋体２とを封止材９を介して接合させる際、封止材９の
過剰分が枠状金属層８の全周に広がるとともに該封止材
９の硬化に伴う引っ張り応力が枠状金属層８の各辺角部
に大きく作用し、枠状金属層８の各辺角部を絶縁基体１
上面より剥離させたり、絶縁基体１の枠状金属層８の角
部が位置する部位にクラックが発生したりして容器４の
気密封止の信頼性が大きく低下してしまう。従って、前
記延出領域１０は容器４の気密封止の信頼性を確保する
ため四角形状を成す枠状金属層８の角部を除く外周部に
のみ形成される。
周辺全周に設けると絶縁基体１に設けた枠状金属層８と
蓋体２とを封止材９を介して接合させる際、封止材９の
過剰分が枠状金属層８の全周に広がるとともに該封止材
９の硬化に伴う引っ張り応力が枠状金属層８の各辺角部
に大きく作用し、枠状金属層８の各辺角部を絶縁基体１
上面より剥離させたり、絶縁基体１の枠状金属層８の角
部が位置する部位にクラックが発生したりして容器４の
気密封止の信頼性が大きく低下してしまう。従って、前
記延出領域１０は容器４の気密封止の信頼性を確保する
ため四角形状を成す枠状金属層８の角部を除く外周部に
のみ形成される。
【００２４】また前記延出領域１０はその平面積が枠状
金属層８の平面積に対して５％未満となると延出領域１
０において封止材９の過剰分を完全に吸収するのが困難
となる。従って、前記延出領域１０はその平面積を枠状
金属層８の平面積に対して５％以上としておくことが好
ましい。
金属層８の平面積に対して５％未満となると延出領域１
０において封止材９の過剰分を完全に吸収するのが困難
となる。従って、前記延出領域１０はその平面積を枠状
金属層８の平面積に対して５％以上としておくことが好
ましい。
【００２５】更に前記延出領域１０はタングステン、モ
リブデン、マンガン等の高融点金属粉末から成り、絶縁
基体１の上面に枠状金属層８を被着形成する際に同時に
枠状金属層８の角部を除く外周部に形成される。
リブデン、マンガン等の高融点金属粉末から成り、絶縁
基体１の上面に枠状金属層８を被着形成する際に同時に
枠状金属層８の角部を除く外周部に形成される。
【００２６】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体１の凹部１ａ底面に半導体素子３
を接着剤を介して取着するとともに半導体素子３の各電
極をメタライズ配線層５にボンディングワイヤ６を介し
て電気的に接続し、しかる後、絶縁基体１の上面に被着
させた枠状金属層８に蓋体２を半田等から成る封止材９
を介して接合させ、絶縁基体１と蓋体２とから成る容器
４内部に半導体素子３を気密に封止することによって製
品としての半導体装置となる。
ジによれば、絶縁基体１の凹部１ａ底面に半導体素子３
を接着剤を介して取着するとともに半導体素子３の各電
極をメタライズ配線層５にボンディングワイヤ６を介し
て電気的に接続し、しかる後、絶縁基体１の上面に被着
させた枠状金属層８に蓋体２を半田等から成る封止材９
を介して接合させ、絶縁基体１と蓋体２とから成る容器
４内部に半導体素子３を気密に封止することによって製
品としての半導体装置となる。
【００２７】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では延出
領域１０を枠状金属層８の各辺中央部の外周部に各々、
１ケ所ずつ四角型に形成したが、枠状金属層８の角部を
除く外周部であれば、その形状、個数、位置は何ら特定
されるものではない。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では延出
領域１０を枠状金属層８の各辺中央部の外周部に各々、
１ケ所ずつ四角型に形成したが、枠状金属層８の角部を
除く外周部であれば、その形状、個数、位置は何ら特定
されるものではない。
【００２８】また上述の実施例では蓋体２をコバール金
属や４２アロイ等の金属材料で形成したものを使用した
がこれをアルミナセラミックス等の電気絶縁材料で形成
したものを使用してもよい。この場合、電気絶縁材料か
ら成る蓋体２を絶縁基体１の枠状金属層８に封止材９を
介して接合させるために蓋体２の下面外周部及び側面に
は封止材９が接合する金属層を予め被着させておく必要
がある。
属や４２アロイ等の金属材料で形成したものを使用した
がこれをアルミナセラミックス等の電気絶縁材料で形成
したものを使用してもよい。この場合、電気絶縁材料か
ら成る蓋体２を絶縁基体１の枠状金属層８に封止材９を
介して接合させるために蓋体２の下面外周部及び側面に
は封止材９が接合する金属層を予め被着させておく必要
がある。
【００２９】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体上に被着された四角形状を成す枠状金
属層の角部を除く外周部に延出領域を設けたことから絶
縁基体に蓋体を封止材を介して接合させる際、蓋体及び
絶縁基体の反りが小さく封止材が過剰になったとしても
その封止材の過剰分は前記枠状金属層に設けた延出領域
に流出し、吸収されることとなって絶縁基体と蓋体とか
ら成る容器の内部に入り込んだり、蓋体の上面に這い上
がったりすることはなく、その結果、外観不良を発生す
ることが皆無になるとともに容器内部に収容する半導体
素子等への封止材の接触も皆無となって半導体素子を長
時間にわたり正常に作動させることが可能となる。
よれば、絶縁基体上に被着された四角形状を成す枠状金
属層の角部を除く外周部に延出領域を設けたことから絶
縁基体に蓋体を封止材を介して接合させる際、蓋体及び
絶縁基体の反りが小さく封止材が過剰になったとしても
その封止材の過剰分は前記枠状金属層に設けた延出領域
に流出し、吸収されることとなって絶縁基体と蓋体とか
ら成る容器の内部に入り込んだり、蓋体の上面に這い上
がったりすることはなく、その結果、外観不良を発生す
ることが皆無になるとともに容器内部に収容する半導体
素子等への封止材の接触も皆無となって半導体素子を長
時間にわたり正常に作動させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示すパッケージの絶縁基体の平面図であ
る。
る。
１・・・絶縁基体 ２・・・蓋体 ３・・・半導体素子 ４・・・容器 ５・・・メタライズ配線層 ７・・・外部リード端子 ８・・・枠状金属層 ９・・・封止材 １０・・延出領域
Claims (1)
- 【請求項１】絶縁基体と蓋体とから成り、絶縁基体に被
着させた四角形状を成す枠状金属層に蓋体を封止材を介
し接合させることによって内部に半導体素子を気密に封
止するようになした半導体素子収納用パッケージであっ
て、前記四角形状を成す枠状金属層の角部を除く外周部
に、延出領域を設けたことを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5266187A JP3020783B2 (ja) | 1993-10-25 | 1993-10-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5266187A JP3020783B2 (ja) | 1993-10-25 | 1993-10-25 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122666A JPH07122666A (ja) | 1995-05-12 |
| JP3020783B2 true JP3020783B2 (ja) | 2000-03-15 |
Family
ID=17427468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5266187A Expired - Fee Related JP3020783B2 (ja) | 1993-10-25 | 1993-10-25 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020783B2 (ja) |
-
1993
- 1993-10-25 JP JP5266187A patent/JP3020783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122666A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3020783B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176250B2 (ja) | 半導体素子収納用パッケージ | |
| JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP4355097B2 (ja) | 配線基板の製造方法 | |
| JP3318453B2 (ja) | 電子部品収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2724083B2 (ja) | 半導体素子収納用パッケージ | |
| JP3847220B2 (ja) | 配線基板 | |
| JPS635238Y2 (ja) | ||
| JP3441170B2 (ja) | 配線基板 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2003243553A (ja) | 配線基板 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3722737B2 (ja) | 配線基板 | |
| JP3850338B2 (ja) | 配線基板 | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |