JP2003243553A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003243553A
JP2003243553A JP2002043756A JP2002043756A JP2003243553A JP 2003243553 A JP2003243553 A JP 2003243553A JP 2002043756 A JP2002043756 A JP 2002043756A JP 2002043756 A JP2002043756 A JP 2002043756A JP 2003243553 A JP2003243553 A JP 2003243553A
Authority
JP
Japan
Prior art keywords
pad
melting point
brazing material
electric circuit
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002043756A
Other languages
English (en)
Inventor
Koichi Hirayama
浩一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002043756A priority Critical patent/JP2003243553A/ja
Publication of JP2003243553A publication Critical patent/JP2003243553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】 【課題】配線基板の接続パッドと外部電気回路とを接続
する低融点ロウ材に破断が発生し、半導体素子の外部電
気回路への接続信頼性が低下する。 【解決手段】電気絶縁材料から成り、表面に半導体素子
搭載部を有する四角形状の絶縁基体１と、該絶縁基体１
の下面に形成された多数の接続パッド６と、前記絶縁基
体１の前記搭載部から前記接続パッド６にかけて導出さ
れる複数個の配線導体２とから成る配線基板４であっ
て、前記絶縁基体１下面のコーナー部に補助パッド９を
形成するとともに該補助パッド９の外縁部を前記絶縁基
体１表面に接合されている被覆層１０で被覆し、かつ前
記補助パッド９の表面に突起部１１を形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージ等に用いられる配線基板に関し、詳しくは実装
した半導体素子の各電極を所定の外部電気回路に長期間
にわたり安定して電気的に接続させることができる配線
基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子が搭載される配線基板
は、ガラスセラミック焼結体等の電気絶縁材料から成
り、その表面に半導体素子が搭載される搭載部を有する
絶縁基体と、絶縁基体の半導体素子搭載部またはその周
辺から下面にかけて導出される、例えば銅や銀等の金属
粉末から成る複数個の配線導体と、絶縁基体の下面に形
成され、前記配線導体と電気的に接続された複数個の平
面四角形状をなす接続パッドとから構成されており、絶
縁基体の搭載部に半導体素子をガラス、樹脂、ロウ材等
から成る接着剤を介して接着固定させるとともに半導体
素子の各電極と配線導体とをボンディングワイヤ等の電
気的接続手段を介して電気的に接続し、しかる後、必要
に応じて前記半導体素子を蓋体や封止樹脂で気密封止さ
せることによって半導体装置となる。
【０００３】かかる半導体装置は、外部電気回路基板上
に、該外部電気回路基板の回路配線と絶縁基体下面の接
続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟ん
で対向するよう載置させ、しかる後、前記低融点ロウ材
を約２００℃〜３００℃の温度で加熱溶融させ、外部電
気回路基板の回路配線と絶縁基体下面の接続パッドとを
接合させることにより外部電気回路基板に実装され、同
時に配線基板に搭載されている半導体素子の各電極が配
線導体および低融点ロウ材を介して外部電気回路基板に
電気的に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子が搭載される配線基板は絶縁基体がガラ
スセラミック焼結体等のセラミックス材料で形成されて
おり、その熱膨張係数が約３×１０-6／℃〜１０×１０
-6／℃であるのに対し、外部電気回路基板は一般にガラ
スエポキシ樹脂等の樹脂材で形成されており、その熱膨
張係数が３０×１０-6／℃〜５０×１０-6／℃であり、
大きく相異することから、配線基板の接続パッドと外部
電気回路基板の回路配線とを低融点ロウ材を介して接合
させて外部電気回路基板上に半導体装置を実装した後、
半導体素子の作動時に発する熱が配線基板の絶縁基体と
外部電気回路基板に繰り返し作用すると、両者間に両者
の熱膨張係数の差に起因して大きな熱応力が繰り返し生
じ、この熱応力で接続パッドと低融点ロウ材との界面付
近で低融点ロウ材に破断が発生し、半導体素子と外部電
気回路との電気的接続が短期間で破れてしまうという問
題があった。
【０００５】そこで、上記欠点を解消するために絶縁基
体のコーナー部に補助パッドを設け、この補助パッドを
外部電気回路基板に設けたダミーのパッド等に低融点ロ
ウ材を介し接続することによって接続パッドと低融点ロ
ウ材との間に作用する熱応力を除去し、接続パッドと低
融点ロウ材との接合を強固として半導体素子と外部電気
回路との電気的接続の信頼性を向上させるという手段が
考えられる。
【０００６】しかしながら、配線基板の絶縁基体のコー
ナー部に補助パッドを設けた場合、外部電気回路基板上
に配線基板を実装した直後は、補助パッドと外部電気回
路基板に設けたダミーのパッド等との接合が接続パッド
と低融点ロウ材との間に作用する熱応力を除去し、接続
パッドと低融点ロウ材との界面付近で低融点ロウ材に破
断が生じるのを有効に防止することができるものの配線
基板の絶縁基体と外部電気回路基板との間に熱応力が繰
り返し発生作用した際、補助パッドと低融点ロウ材との
界面付近の低融点ロウ材に破断が発生して接続パッドと
低融点ロウ材との界面付近の低融点ロウ材に破断が発生
して接続パッドと低融点ロウ材との間に熱応力が作用す
るのを除去することができなくなり、その結果、配線基
板の絶縁基体と外部電気回路基板との間に発生する熱応
力によって接続パッドと低融点ロウ材との界面付近で低
融点ロウ材に破断が発生し、半導体素子と外部電気回路
との電気的接続の信頼性を長期間にわたり維持すること
ができないという欠点を有する。
【０００７】また、上記のように配線基板の絶縁基体と
外部電気回路基板との間に熱応力が繰返し発生し作用し
た際、補助パッドの絶縁基体に対する被着強度が劣化
し、補助パッドと絶縁基体の界面または界面付近の補助
パッド内部に破断が発生して接続パッドと低融点ロウ材
との間に熱応力が作用するのを除去することができなく
なり、その結果、配線基板の絶縁基体と外部電気回路基
板との間に発生する熱応力によって接続パッドと低融点
ロウ材との界面付近で低融点ロウ材に破断が発生し、半
導体素子と外部電気回路との電気的接続の信頼性を長期
間にわたり維持することができなくなるという欠点もあ
った。
【０００８】特に、近時、配線基板の小型化が著しく、
また、半導体素子等の電極数の増加に対応して接続パッ
ドの数も多くなり、絶縁基体の下面に高密度で形成され
るようになりつつあるため、補助パッドの面積をあまり
大きくすることできず、配線基板と外部電気回路基板と
の接続信頼性の向上は、さらに難しくなってきている。
【０００９】また特に、絶縁基体がガラスセラミック焼
結体から成る場合、補助パッドの材料として銅や銀等の
融点が比較的低い金属粉末が使用され、補助パッドの絶
縁基体に対する被着強度が低くなる傾向があるため、配
線基板と外部電気回路基板との接続信頼性の向上はより
一層難しくなってきている。
【００１０】
【課題を解決するための手段】本発明の配線基板は、電
気絶縁材料から成り、表面に半導体素子搭載部を有する
四角形状の絶縁基体と、該絶縁基体の下面に形成された
多数の接続パッドと、前記絶縁基体の前記搭載部から前
記接続パッドにかけて導出される複数個の配線導体とか
ら成る配線基板であって、前記絶縁基体下面のコーナー
部に補助パッドを形成するとともに該補助パッドの外縁
部を前記絶縁基体表面に接合されている被覆層で被覆
し、かつ前記補助パッドの表面に突起部を形成したこと
を特徴とするものである。
【００１１】また本発明の配線基板は、前記突起部およ
び被覆層の頂部位置が前記補助パッド表面からほぼ同一
高さにあることを特徴とするものである。
【００１２】更に本発明の配線基板は、前記突起部およ
び被覆層の頂部位置が前記補助パッド表面から１０μｍ
乃至３０μｍの高さにあることを特徴とするものであ
る。
【００１３】本発明の配線基板によれば、絶縁基体下面
のコーナー部に補助パッドを形成するとともに、該補助
パッドの外縁部を前記絶縁基体表面に接合されている被
覆層で被覆したことから、絶縁基体がガラスセラミック
焼結体で形成されているような場合であっても、被覆層
により補助パッドの外縁部を絶縁基体の表面に強固に被
着させておくことができ、また同時に補助パッドに突起
部を設けたことからこの突起部の側壁面の分、補助パッ
ドと低融点ロウ材との接合面積が増加するとともに低融
点ロウ材中に突起部が入り込んで大きなアンカー効果を
得ることができるようになって低融点ロウ材を絶縁基体
に強固に被着している補助パッドに強固に接合させるこ
とが可能となり、これによって、接続パッドと低融点ロ
ウ材との間に作用する熱応力を長期間にわたり除去する
ことができ、接続パッドと低融点ロウ材との接合を長期
間にわたり維持することを可能として、半導体素子と外
部電気回路との電気的接続の信頼性を極めて優れたもの
となすことができる。
【００１４】
【発明の実施の形態】次に本発明を添付の図面を基にし
て詳細に説明する。図１は、本発明の配線基板を使用し
た半導体素子収納用パッケージの一実施例を示す断面
図、図２はその底面図、図３は要部拡大平面図、図４は
要部拡大断面図であり、１は絶縁基体、２は配線導体で
ある。この絶縁基体１と配線導体２とで半導体素子３を
搭載する配線基板４が構成される。
【００１５】前記絶縁基体１は、例えばガラスセラミッ
ク焼結体、酸化アルミニウム質焼結体、窒化アルミニウ
ム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の
電気絶縁材料から成り、その上面に半導体素子３が搭載
収容される凹部１ａを有し、該凹部１ａ底面には半導体
素子３がガラスや樹脂、ロウ材等の接着材を介して接着
固定される。
【００１６】前記絶縁基体１は、例えばガラスセラミッ
ク焼結体から成る場合、酸化アルミニウム、ホウ珪酸系
ガラス等の原料粉末に適当な有機バインダー、溶剤を添
加混合して泥漿状のセラミックスラリーとなすとともに
該セラミックスラリーを従来周知のドクターブレード法
やカレンダーロール法等のシート成型技術を採用してシ
ート状のセラミックグリーンシート（セラミック生シー
ト）を得、しかる後、前記セラミックグリーンシートを
切断加工や打ち抜き加工により適当な形状とするととも
にこれを複数枚積層し、最後に前記積層されたセラミッ
クグリーンシートを還元雰囲気中、約１０００℃の温度
で焼成することによって製作される。
【００１７】また前記絶縁基体１は、その凹部１ａ周辺
から側面を介し下面にかけて多数の配線導体２が被着形
成されており、該配線導体２の凹部１ａ周辺部位には半
導体素子３の各電極がボンディングワイヤ５を介して電
気的に接続され、また絶縁基体１下面に導出された部位
には配線導体２と電気的に接続する複数の平面四角形状
をなす接続パッド６が形成されている。
【００１８】前記配線導体２および接続パッド６は、半
導体素子３の電極を外部電気回路に接続する作用をな
し、例えば銅、銀、金、タングステン、モリブデン、マ
ンガン等の金属材料からなり、銅等の金属粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストを絶縁基体１
となるセラミックグリーンシートに予め従来周知のスク
リーン印刷法により所定パターンに印刷塗布しておくこ
とによって、絶縁基体１の凹部１ａ周辺から下面にかけ
て被着形成される。
【００１９】また前記接続パッド６は、配線基板４を外
部電気回路基板に実装する外部端子として作用し、低融
点ロウ材７を介して外部電気回路基板８の回路配線８ａ
に接合され、これにより半導体素子３の電極が外部電気
回路基板８の回路配線８ａと電気的に接続される。
【００２０】更に前記絶縁基体１は、図２、図３に示す
ように、下面の各コーナー部に平面四角形状をなす補助
パッド９が形成されている。
【００２１】前記補助パッド９は、外部電気回路基板８
に設けたダミーのパッド等に低融点ロウ材７を介して接
合され、絶縁基体１と外部電気回路基板８との間に生じ
る熱応力が接続パッド６と低融点ロウ材７との界面に作
用するのを防止し、これによって接続パッド６と外部電
気回路基板８の回路配線８ａとの低融点ロウ材７を介し
ての接合が強固となる。
【００２２】前記補助パッド９は例えば銅、銀、金、タ
ングステン、モリブデン、マンガン等の金属材料からな
り、上述の配線導体２や接続パッド６と同様の方法、具
体的には銅等の金属粉末に有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁基体１となるセラミックグリ
ーンシートに予め従来周知のスクリーン印刷法により所
定パターンに印刷塗布しておくことによって、絶縁基体
１の各コーナー部に被着形成される。
【００２３】また前記補助パッド９は、その外縁部が絶
縁基体１の表面に接合されている被覆層１０で被覆され
ている。
【００２４】前記被覆層１０は、補助パッド９を絶縁基
体１表面に強固に被着させる作用をなし、例えば、絶縁
基体１と同種の材料、具体的にはガラスセラミック焼結
体、酸化アルミニウム質焼結体、窒化アルミニウム質焼
結体、ムライト質焼結体、炭化珪素質焼結体等で形成さ
れている。
【００２５】前記被覆層１０は、例えば、ガラスセラミ
ック焼結体から成る場合であれば、酸化アルミニウム、
ホウ珪酸系ガラス等の原料粉末に適当な有機バインダ
ー、溶剤を添加混合して泥漿状のセラミックスラリーと
なすとともに該セラミックスラリーをスクリーン印刷法
等で、絶縁基体１となるセラミックグリーンシートの表
面から補助パッド９となる金属ペーストの印刷表面にか
けて印刷塗布しておくことによって形成される。
【００２６】前記補助パッド９は絶縁基体１と被覆層１
０とで挟まれ、絶縁基体１に強固に被着されていること
から補助パッド９と外部電気回路基板８に設けたダミー
のパッド等とを低融点ロウ材７を介して接合させた後、
補助パッド９と絶縁基体１との接合界面等に絶縁基体１
と外部電気回路基板８との間に発生する熱応力が作用し
たとしても、補助パッド９と絶縁基体１との界面に破断
等を生じることはなく、これによって絶縁基体１と外部
電気回路基板８との間に生じる熱応力が接続パッド６と
低融点ロウ材７との界面に作用するのが確実に防止さ
れ、接続パッド６と外部電気回路基板８の回路配線８ａ
との低融点ロウ材７を介しての接合を強固となすことが
できる。
【００２７】更に前記補助パッド９はその表面に突起部
１１が形成されている。前記突起部１１は、補助パッド
９と低融点ロウ材７との接合面積を増加させるとともに
突起部１１を低融点ロウ材７中に入り込ませて大きなア
ンカー効果を生じさせる作用をなし、これによって低融
点ロウ材７の補助パッド９に対する接合を非常に強固な
ものとなすことができ、補助パッド９と低融点ロウ材７
との界面付近に破断が生じることはない。従って、補助
パッド９と外部電気回路基板８に設けたダミーのパッド
等との低融点ロウ材７を介しての接合が強固となり、絶
縁基体１と外部電気回路基板８との間に生じる熱応力が
接続パッド６と低融点ロウ材７との界面に作用するのが
より一層確実に防止されて接続パッド６と外部電気回路
基板８の回路配線８ａとの低融点ロウ材７を介しての接
続の信頼性がより一層高いものとなる。
【００２８】なお、前記突起部１１は、例えば、補助パ
ッド９と同種の材料、具体的には銅や銀、金、タングス
テン、モリブデン、マンガン等から成り、絶縁基体１と
なるセラミックグリーンシートに金属ペーストを所定パ
ターンに印刷塗布しておくことによって補助パッド９を
形成する際、金属ペーストを部分的に２度、３度の重ね
印刷を施しておくことによって補助パッド９の表面に形
成される。
【００２９】また前記被覆層１０および突起部１１はそ
の頂部の位置を補助パッド９の表面からほぼ同一の高さ
になるよう設定しておくと、配線基板４を外部電気回路
基板８に接続・実装するとき、突起部１１および被覆層
１０の表面により、配線基板４を外部電気回路基板８上
に水平に、安定して接続することがより一層容易とな
る。従って、前記突起部１１および被覆層１０は、その
頂部の位置がそれぞれ補助パッド９の表面よりほぼ同一
高さとなるようにしておくことが好ましい。
【００３０】更に前記被覆層１０および突起部１１はそ
の頂部位置が補助パッド９表面より１０μｍ乃至３０μ
ｍの高さとなるように設定しておくと補助パッド９と外
部電気回路基板８に設けたダミーのパッド等とを低融点
ロウ材７を介して接合させる際、補助パッド９とダミー
のパッド等の間に適度な空間が形成されるとともに該空
間内に充填される低融点ロウ材の量が適量となり、同時
に低融点ロウ材７中に突起部１１を入り込ませることに
よる効果が大きなものとなり、これによって補助パッド
９と外部電気回路基板８に設けたダミーのパッド等の低
融点ロウ材を介しての接合が極めて強固となる。従っ
て、前記被覆層１０および突起部１１はその頂部の位置
が補助パッド９表面より１０μｍ乃至３０μｍの高さと
なるように設定しておくことが好ましい。
【００３１】かくして本発明の配線基板によれば、絶縁
基体１の凹部１ａ底面に半導体素子３をガラスや樹脂、
ロウ材等の接着材を介して接着固定するとともにこの半
導体素子３の各電極を配線導体２にボンディングワイヤ
５を介して電気的に接続し、しかる後、絶縁基体１の上
面に金属やセラミックスから成る蓋体１２をガラスや樹
脂、ロウ材等の封止材を介して接合させ、絶縁基体１と
蓋体１２とから成る容器内部に半導体素子３を気密に封
止することによって製品としての半導体装置が完成す
る。
【００３２】なお、本発明の配線基板は上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能であり、例えば、前記
配線導体２、接続パッド６および補助パッド９の露出す
る領域にニッケルまたは銅を１μｍ〜１０μｍ、金を
０．０５μｍ〜５μｍの厚さで順次、被着させておく
と、配線導体２、接続パッド６および補助パッド９の酸
化腐蝕を効果的に防ぐことができるとともに、接続パッ
ド６および補助パッド９に対し低融点ロウ材７を、配線
導体２に対しボンディングワイヤ５を強固に接合、接続
させることができる。
【００３３】
【発明の効果】本発明の配線基板によれば、絶縁基体下
面のコーナー部に補助パッドを形成するとともに、該補
助パッドの外縁部を前記絶縁基体表面に接合されている
被覆層で被覆したことから、絶縁基体がガラスセラミッ
ク焼結体で形成されているような場合であっても、被覆
層により補助パッドの外縁部を絶縁基体の表面に強固に
被着させておくことができ、また同時に補助パッドに突
起部を設けたことからこの突起部の側壁面の分、補助パ
ッドと低融点ロウ材との接合面積が増加するとともに低
融点ロウ材中に突起部が入り込んで大きなアンカー効果
を得ることができるようになって低融点ロウ材を絶縁基
体に強固に被着している補助パッドに強固に接合させる
ことが可能となり、これによって、接続パッドと低融点
ロウ材との間に作用する熱応力を長期間にわたり除去す
ることができ、接続パッドと低融点ロウ材との接合を長
期間にわたり維持することを可能として、半導体素子と
外部電気回路との電気的接続の信頼性を極めて優れたも
のとなすことができる。
【図面の簡単な説明】
【図１】本発明の配線基板の一実施例を示す断面図であ
る。
【図２】図１に示す配線基板の底面図である。
【図３】図１に示す配線基板の要部拡大平面図である。
【図４】図１に示す配線基板の要部拡大断面図である。
【符号の説明】
１・・・・絶縁基体 １ａ・・・凹部 ２・・・・配線導体 ３・・・・半導体素子 ４・・・・配線基板 ５・・・・ボンディングワイヤ ６・・・・接続パッド ７・・・・低融点ロウ材 ８・・・・外部電気回路基板 ８ａ・・・回路配線 ９・・・・補助パッド １０・・・被覆層 １１・・・突起部 １２・・・蓋体

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】電気絶縁材料から成り、表面に半導体素子
    搭載部を有する四角形状の絶縁基体と、該絶縁基体の下
    面に形成された多数の接続パッドと、前記絶縁基体の前
    記搭載部から前記接続パッドにかけて導出される複数個
    の配線導体とから成る配線基板であって、 前記絶縁基体下面のコーナー部に補助パッドを形成する
    とともに該補助パッドの外縁部を前記絶縁基体表面に接
    合されている被覆層で被覆し、かつ前記補助パッドの表
    面に突起部を形成したことを特徴とする配線基板。
  2. 【請求項２】前記突起部および被覆層の頂部位置が前記
    補助パッド表面からほぼ同一高さにあることを特徴とす
    る請求項１に記載の配線基板。
  3. 【請求項３】前記突起部および被覆層の頂部位置が前記
    補助パッド表面から１０μｍ乃至３０μｍの高さにある
    ことを特徴とする請求項１に記載の配線基板。
JP2002043756A 2002-02-20 2002-02-20 配線基板 Pending JP2003243553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002043756A JP2003243553A (ja) 2002-02-20 2002-02-20 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002043756A JP2003243553A (ja) 2002-02-20 2002-02-20 配線基板

Publications (1)

Publication Number Publication Date
JP2003243553A true JP2003243553A (ja) 2003-08-29

Family

ID=27783420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002043756A Pending JP2003243553A (ja) 2002-02-20 2002-02-20 配線基板

Country Status (1)

Country Link
JP (1) JP2003243553A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041858A (ja) * 2006-08-04 2008-02-21 Epson Toyocom Corp 表面実装型電子デバイスとそのパッケージの製造方法
JP2016219561A (ja) * 2015-05-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041858A (ja) * 2006-08-04 2008-02-21 Epson Toyocom Corp 表面実装型電子デバイスとそのパッケージの製造方法
JP2016219561A (ja) * 2015-05-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP2003243553A (ja) 配線基板
JP2004288660A (ja) 配線基板
JP3838940B2 (ja) 配線基板
JP2003179175A (ja) 配線基板
JP3784345B2 (ja) 配線基板
JP2003158220A (ja) 配線基板
JP2004288661A (ja) 配線基板
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2003218489A (ja) 配線基板
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP3872401B2 (ja) 配線基板
JP2004022841A (ja) 配線基板
JP2001185675A (ja) 半導体装置
JP3872399B2 (ja) 配線基板
JP2948991B2 (ja) 半導体素子収納用パッケージ
JP3441170B2 (ja) 配線基板
JP2004200416A (ja) 配線基板
JP2003338576A (ja) 配線基板
JP2004179179A (ja) 配線基板
JP2001127187A (ja) 配線基板
JP2006128300A (ja) 配線基板